CN102685439A - 一种使用fpga实现图像数据传输控制的装置及方法 - Google Patents

一种使用fpga实现图像数据传输控制的装置及方法 Download PDF

Info

Publication number
CN102685439A
CN102685439A CN2012101697589A CN201210169758A CN102685439A CN 102685439 A CN102685439 A CN 102685439A CN 2012101697589 A CN2012101697589 A CN 2012101697589A CN 201210169758 A CN201210169758 A CN 201210169758A CN 102685439 A CN102685439 A CN 102685439A
Authority
CN
China
Prior art keywords
fpga
data
shift register
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101697589A
Other languages
English (en)
Inventor
梁忠东
安博文
李进文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Maritime University
Original Assignee
Shanghai Maritime University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Maritime University filed Critical Shanghai Maritime University
Priority to CN2012101697589A priority Critical patent/CN102685439A/zh
Publication of CN102685439A publication Critical patent/CN102685439A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

本发明公开了一种使用FPGA实现图像数据传输控制的装置，它包括依次连接的图像传感器、FPGA和DSP芯片，所述DSP芯片的视频端口与FPGA连接，所述FPGA设置有输入时序控制模块和输出时序控制模块；所述输出和输入时序控制模块只需各两个一位的移位寄存器构成相应的二分频电路，提供了Cr和Cb数据的输出和输入使能信号，对应的二分频电路与FPGA内的常用硬件资源构成数据输出和输入通道，并完成相关数据的时序控制功能。本发明的有益效果在于：采用FPGA替代专用芯片来完成时序控制工作，通过编程实现，灵活度高，成本低，开发周期缩短。

Description

一种使用FPGA实现图像数据传输控制的装置及方法
技术领域
本发明涉及图像传输领域，具体的说，特别涉及到一种使用FPGA实现图像数据传输控制的装置及方法。
背景技术
在高分辨率扫描成像系统中，FPGA中接受图像传感器的数据完成初步的插值运算产生24位RGB图像数据后（例如bayer转RGB的插值计算）,再通过rgb2ycbcr模块转换为3个8位的YCbCr数据，传输至核心处理芯片如DSP以进行复杂的数字信号处理运算。DSP完成运算处理后再把运算好的图像数据以相同的数据格式传输至FPGA，最终由FPGA完成最后的数据的传输（如传输至上位机）。如果使用专用芯片来做FPGA和DSP之间数据的转换接口，则必然需要DSP工作在核心数字运算的同时完成专用芯片的配置和控制任务，降低了DSP的效率。同时专用芯片自身需要一定的成本，也相应的需要一些外围电路来配置，这些外围电路同样占用一定的资源和成本。
发明内容
本发明的目的在于提供一种使用FPGA实现图像数据传输控制的装置及方法，采用FPGA替代专用芯片来完成时序控制工作，克服了传统技术中的不足，从而实现本发明的目的。
本发明所解决的技术问题可以采用以下技术方案来实现：
一种使用FPGA实现图像数据传输控制的装置，它包括依次连接的图像传感器、FPGA和DSP芯片，所述DSP芯片的视频端口与FPGA连接，其特征在于，所述FPGA设置有输入时序控制模块和输出时序控制模块。
在本发明的一个实施例中，所述输出时序控制模块包括由两个1位移位寄存器和数据输出时钟构成的二分频电路；移位寄存器的输出端分别是Cb_o_en和Cr_o_en使能信号，移位寄存器的时钟端连接数据输出时钟，移位寄存器的输入端分别接入Cr_o_en信号取反和Cr_o_en信号。
在本发明的一个实施例中，所述输入时序控制模块包括由两个1位移位寄存器和数据输入时钟构成的二分频电路；移位寄存器的输出端分别是Cb_i_en和Cr_i_en使能信号，移位寄存器的时钟端连接数据输入时钟，移位寄存器的输入端分别接入Cr_i_en信号取反和Cr_i_en信号。
一种使用FPGA实现图像数据传输控制的方法，其特征在于，所述方法包括如下步骤：首先从图像传感器获取的图像信号通过FPGA预处理插值成RGB信号，然后将RGB信号转换成YCbCr数据，再通过输出时序控制模块传输至DSP芯片的视频捕获端口，DSP芯片完成核心的数字处理运算后，通过显示端口把YCbCr格式的数据传输到FPGA中，通过输入时序控制模块处理后最终传输至上位机进行图像的最终处理和拼接。
本发明的有益效果在于：采用FPGA替代专用芯片来完成时序控制工作，通过编程实现，灵活度高，成本低，开发周期缩短。
附图说明
图1为本发明所述的输出时序控制模块的示意图。
图2为本发明所述的输入时序控制模块的示意图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
本发明所述的一种使用FPGA实现图像数据传输控制的装置，它包括依次连接的图像传感器、FPGA和DSP芯片，所述DSP芯片的视频端口与FPGA连接，所述FPGA设置有输入时序控制模块和输出时序控制模块。
所述输出时序控制模块包括由两个1位移位寄存器和数据输出时钟构成的二分频电路；移位寄存器的输出端分别是Cb_o_en和Cr_o_en使能信号，移位寄存器的时钟端连接数据输出时钟，移位寄存器的输入端分别接入Cr_o_en信号取反和Cr_o_en信号。
在FPGA输出YCbCr数据到DSP的16位视频捕获端口时，8位Y信号的数据线连接到一个8位移位寄存器的数据输入端，移位寄存器的时钟连接数据输出时钟，移位寄存器的8位数据输出端口连接DSP的视频捕获端口16位数据线的高8位。8位Cr和Cb信号的数据线各连接一个8位移位寄存器的数据输入端，这两个移位寄存器的时钟端口都连接Cr_o_en使能信号，两个移位寄存器的8位数据输出端分别接入第一个16位输入8位输出的数据选择器的两个8位数据输入端，数据选择器的选择使能接Cr_o_en，第一个数据选择器的数据输出端口接在第二个16位输入8位输出的数据选择器的一个数据输入端，另外一个8位数据输入端连接Cb信号连接的移位寄存器的8位数据输出端，第二个数据选择器的选择使能接Cb_o_en。第二个数据选择器的8位数据输出端口连接DSP的视频捕获端口之间的16位数据线的低8位。
所述输入时序控制模块包括由两个1位移位寄存器和数据输入时钟构成的二分频电路；移位寄存器的输出端分别是Cb_i_en和Cr_i_en使能信号，移位寄存器的时钟端连接数据输入时钟，移位寄存器的输入端分别接入Cr_i_en信号取反和Cr_i_en信号。
当读入DSP的16位视频显示端口输出的YCbCr数据时，输出数据线高8位即(15∶8)连接在FPGA中一个8位移位寄存器的数据输入端口，移位寄存器的时钟端口接数据输入时钟，该移位寄存器的数据输出端口连接一个8位移位寄存器的数据输入端，其时钟端接数据输入时钟，数据输出端口为8位的Y数据供FPGA中其它模块读取。输入数据线低8位即(7∶0)同时并连在两个8位移位寄存器的数据输入端口，移位寄存器的时钟端口分别接Cr_i_en和Cb_i_en使能信号，接Cr_i_en使能信号的移位寄存器的数据输出端口再连接一个8位移位寄存器的数据输入端，其时钟端接数据输入时钟，数据输出端口为8位Cr数据供FPGA中其它模块读取。接Cb_i_en使能信号的移位寄存器的数据输出端口为8位Cb数据供FPGA中其它模块读取。
如图1所示，此成像系统将从图像传感器获取的2592*1944(像素/帧)的高分辨率bayer图像信号预处理成RGB彩色信号，由于需要DSP完成图像的核心数字信号处理运算，所以将24位RGB信号转换成YCbCr4∶4∶4再通过输出时序控制转换成YCbCr4∶2∶2格式传输至16位的DSP的视频捕获端口。
当RGB转换YCbCr完成后,开始传输YCbCr数据时，由FPGA中的二分频电路模块根据数据传输时钟产生Cb和Cr的输出使能信号Cb_o_en和Cr_o_en，当输出数据时钟个数是偶数时Cb_o_en为1，Cr_o_en为0，输出数据时钟个数是奇数时Cb_o_en为0，Cr_o_en为1。
当数据输出时钟第一个上升沿到来时，Y0数据传输至FPGA和DSP视频捕获端口之间相连的16位数据线的高8位即图中的DSP_Cap_Data_out(15∶8)，同时分频电路产生的使能信号Cr_o_en为1，Cb_o_en为0，因此Cr0数据通过数据选择器U14和U15组合逻辑电路后，传输至FPGA和DSP视频捕获端口之间相连的16位数据线的低8位即图中的DSP_Cap_Data_out(7∶0)，而Cb0被暂存在8位寄存器U13的输出端。因此第一个时钟周期传输数据是Y0和Cr0，共16位数据。U13保存数据是Cb0为8位。
当数据输出时钟的第二个上升沿到来时，Y1数据被传输至FPGA和DSP视频捕获端口之间相连的16位数据线的高8位即图中的DSP_Cap_Data_out(15∶8)，同时分频电路产生的使能信号Cr_o_en为0，Cb_o_en为1，因此前一个时钟暂存在U13的Cb0数据通过数据选择器U14和U15组合逻辑电路后，传输至FPGA和DSP视频捕获端口之间相连的16位数据线的低8位即图中的DSP_Cap_Data_out(7∶0)。因此第二个时钟周期传输的数据是Y1和Cb0，共16位数据。Cr1和Cb1数据被丢弃。
重复上述过程，当数据时钟为奇数时传输当前产生的Y和Cr数据，同时用寄存器保存当前产生的Cb数据，当数据时钟为偶数时传输当前产生的Y和前个时钟寄存器保存的Cr数据，丢弃当前时钟产生的Cb和Cr数据。直至整行和整帧数据传完，再接着传输下帧数据。图1中的整个输出时序控制模块完成了YCbCr4∶4∶4到YCbCr4∶2∶2的输出时序的控制过程。
如图2所示，当DSP完成核心的数字处理运算后，通过DSP的16位显示端口，把16位YCbCr4∶2∶2格式的数据传输到FPGA中，由FPGA最终传输至上位机进行图像的最终处理和拼接。而上位机处理的是24位RGB数据，因此需要把接受到的16位YCbCr数据转换为RGB数据，数据输入时序控制模块在转换前必需把接受到的YCbCr4∶2∶2格式数据进行解交织并转换成YCbCr4∶4∶4的数据格式。
当FPGA接受到DSP传输的YCbCr4∶2∶2数据时,由FPGA中的二分频电路模块根据数据传输时钟产生Cb和Cr的输入使能信号Cb_i_en和Cr_i_en。当输入数据时钟个数是偶数时Cb_i_en为1，Cr_i_en为0，输入数据时钟个数是奇数时Cb_i_en为0，Cr_i_en为1。
第一个数据输入时钟的上升沿到来，此刻数据线上高8位为Y0数据，低8位为Cr0数据，分频电路产生的使能信号Cr_i_en为1，Cr_i_en为0，这样Y0和Cr0被读至寄存器U8和U18的输出端，当第二个时钟上升沿到来，数据线上高8位为Y1数据，低8位为Cb0数据，分频电路产生的使能信号Cr_i_en为0，Cr_i_en为1，因此Y1和Cb0被分别读至寄存器U8和U7的输出端，同时前一个时钟的Y0和Cr0被分别读至寄存器U9和U10。这样在U9和U10和U7的3个寄存器的输出端得到Y0、Cr0、Cb0各8位分别由Y_in、Cr_in、Cb_in数据总线传输至下个模块。同样当第三个数据输入时钟的上升沿到来时可以在U9和U10和U7的3个寄存器的输出端得到Y1、Cr0、Cb0各8位分别由Y_in、Cr_in、Cb_in数据总线传输至下个模块。
重复上述步骤直至整行、整帧数据读完，等下帧数据传输至FPGA时数据输入时序控制模块继续重复上述过程。在完成YCbCr数据解交织的同时，也完成了YCbCr4:2:2到YCbCr4:4:4的转换，和数据输入的时序相比仅产生一个时钟的延时。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (4)

1.一种使用FPGA实现图像数据传输控制的装置，它包括依次连接的图像传感器、FPGA和DSP芯片，所述DSP芯片的视频端口与FPGA连接，其特征在于，所述FPGA设置有输入时序控制模块和输出时序控制模块。
2.根据权利要求1所述的一种使用FPGA实现图像数据传输控制的装置，其特征在于，所述输出时序控制模块包括由两个1位移位寄存器和数据输出时钟构成的二分频电路；移位寄存器的输出端分别是Cb_o_en和Cr_o_en使能信号，移位寄存器的时钟端连接数据输出时钟，移位寄存器的输入端分别接入Cr_o_en信号取反和Cr_o_en信号。
3.根据权利要求1所述的一种使用FPGA实现图像数据传输控制的装置，其特征在于，所述输入时序控制模块包括由两个1位移位寄存器和数据输入时钟构成的二分频电路；移位寄存器的输出端分别是Cb_i_en和Cr_i_en使能信号，移位寄存器的时钟端连接数据输入时钟，移位寄存器的输入端分别接入Cr_i_en信号取反和Cr_i_en信号。
4.一种使用FPGA实现图像数据传输控制的方法，其特征在于，所述方法包括如下步骤：首先从图像传感器获取的图像信号通过FPGA预处理插值成RGB信号，然后将RGB信号转换成YCbCr数据，再通过输出时序控制模块传输至DSP芯片的视频捕获端口，DSP芯片完成核心的数字处理运算后，通过显示端口把YCbCr格式的数据传输到FPGA中，通过输入时序控制模块处理后最终传输至上位机进行图像的最终处理和拼接。
CN2012101697589A 2012-05-28 2012-05-28 一种使用fpga实现图像数据传输控制的装置及方法 Pending CN102685439A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101697589A CN102685439A (zh) 2012-05-28 2012-05-28 一种使用fpga实现图像数据传输控制的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101697589A CN102685439A (zh) 2012-05-28 2012-05-28 一种使用fpga实现图像数据传输控制的装置及方法

Publications (1)

Publication Number Publication Date
CN102685439A true CN102685439A (zh) 2012-09-19

Family

ID=46816736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101697589A Pending CN102685439A (zh) 2012-05-28 2012-05-28 一种使用fpga实现图像数据传输控制的装置及方法

Country Status (1)

Country Link
CN (1) CN102685439A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103501398A (zh) * 2013-09-24 2014-01-08 珠海艾派克微电子有限公司 芯片、成像盒及芯片与成像设备的通讯方法
CN107438861A (zh) * 2015-04-23 2017-12-05 谷歌公司 用于图像生成器的数据片生成器
CN109377930A (zh) * 2018-12-07 2019-02-22 武汉精立电子技术有限公司 一种基于fpga分配图像视频信号量的方法及装置
CN115174930A (zh) * 2022-06-30 2022-10-11 重庆秦嵩科技有限公司 基于国产FPGA的Cameralink接口转SRIO接口的转换方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201332436Y (zh) * 2008-12-19 2009-10-21 天津光电通信技术有限公司 可实现彩色扫描的传真机操作系统
CN101770424A (zh) * 2010-01-05 2010-07-07 天津七一二通信广播有限公司 适于数字通信终端底层协议栈的数据采集与仿真系统
CN101866574A (zh) * 2010-05-07 2010-10-20 华东师范大学 一种数字视频实验装置及实验方法
CN101938667A (zh) * 2010-08-13 2011-01-05 华东师范大学 一种3d数字视频信号处理方法及其装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201332436Y (zh) * 2008-12-19 2009-10-21 天津光电通信技术有限公司 可实现彩色扫描的传真机操作系统
CN101770424A (zh) * 2010-01-05 2010-07-07 天津七一二通信广播有限公司 适于数字通信终端底层协议栈的数据采集与仿真系统
CN101866574A (zh) * 2010-05-07 2010-10-20 华东师范大学 一种数字视频实验装置及实验方法
CN101938667A (zh) * 2010-08-13 2011-01-05 华东师范大学 一种3d数字视频信号处理方法及其装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103501398A (zh) * 2013-09-24 2014-01-08 珠海艾派克微电子有限公司 芯片、成像盒及芯片与成像设备的通讯方法
CN103501398B (zh) * 2013-09-24 2016-08-31 珠海艾派克微电子有限公司 芯片、成像盒及芯片与成像设备的通讯方法
CN107438861A (zh) * 2015-04-23 2017-12-05 谷歌公司 用于图像生成器的数据片生成器
CN107438861B (zh) * 2015-04-23 2021-02-26 谷歌有限责任公司 用于图像生成器的数据片生成器
US11140293B2 (en) 2015-04-23 2021-10-05 Google Llc Sheet generator for image processor
CN109377930A (zh) * 2018-12-07 2019-02-22 武汉精立电子技术有限公司 一种基于fpga分配图像视频信号量的方法及装置
CN115174930A (zh) * 2022-06-30 2022-10-11 重庆秦嵩科技有限公司 基于国产FPGA的Cameralink接口转SRIO接口的转换方法

Similar Documents

Publication Publication Date Title
TWI700633B (zh) 影像訊號處理器以及包括其之裝置
CN107249101A (zh) 一种高分辨率图像采集与处理装置
US5136662A (en) Image processor for sequential processing of successive regions of an image
CN105208275B (zh) 一种支持流数据片内实时处理的系统
CN102685439A (zh) 一种使用fpga实现图像数据传输控制的装置及方法
CN111669517B (zh) 一种视频叠加方法
WO2021238979A1 (zh) 矢量图生成方法及装置、存储介质
CN112367537A (zh) 一种基于zynq的视频采集-拼接-显示系统
CN104065937B (zh) 用于cmos图像传感器的实时高速图像预处理方法
CN205754597U (zh) 一种基于fpga的多路视频拼接装置
CN111145133A (zh) 基于zynq的红外和可见光同光轴图像融合系统及方法
CN101969552B (zh) 一种视频数据并行处理系统及其方法
CN104463774A (zh) 一种基于dm642的三路图像融合处理器设计方法
CN203632764U (zh) Camera link数据转换器
CN101483768A (zh) 电子装置
CN205385561U (zh) 一种多屏拼接显示系统
CN102707919A (zh) 一种使用有限状态机控制fifo之间读写的装置及方法
Gong et al. Design of high-speed real-time sensor image processing based on FPGA and DDR3
US7460718B2 (en) Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory
CN100481913C (zh) 实时图像异步采集接口装置
CN202584096U (zh) 一种使用有限状态机控制fifo之间读写的装置
CN209046772U (zh) 视频处理器及显示系统
CN207573505U (zh) 一种单路视频信号输入多开窗显示器
CN206195927U (zh) 一种用于手势图像实时处理的装置
CN106780288B (zh) 一种多边形填充的硬件加速电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120919