CN109596974B - 一种多层堆叠的3d-sip芯片测试方法 - Google Patents
一种多层堆叠的3d-sip芯片测试方法 Download PDFInfo
- Publication number
- CN109596974B CN109596974B CN201910024235.7A CN201910024235A CN109596974B CN 109596974 B CN109596974 B CN 109596974B CN 201910024235 A CN201910024235 A CN 201910024235A CN 109596974 B CN109596974 B CN 109596974B
- Authority
- CN
- China
- Prior art keywords
- testing
- test
- chip
- integrated circuit
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及集成电路测试技术领域，具体公开了一种多层堆叠的3D‑SIP芯片测试方法，其中，所述3D‑SIP芯片测试方法包括：获取故障代码自定义表；加载测试程序至芯片测试装置；根据故障代码自定义表并结合测试程序对多层集成电路芯片进行功能测试；其中，所述芯片测试装置用于执行测试程序以及用于安装所述多层集成电路芯片。本发明提供的多层堆叠的3D‑SIP芯片测试方法实现了对多层集成电路芯片进行功能自动测试，且省去了管脚数量多、开发程序复杂的麻烦，还可以多次测试，灵活应用，实现了100%的功能测试。
Description
技术领域
本发明涉及集成电路测试技术领域，尤其涉及一种多层堆叠的3D-SIP芯片测试方法。
背景技术
圆片级芯片异构集成了大量芯核，造成测试复杂度、测试成本增加。当设计3D-SiP芯片的时候，有的电路可能会被划分到不同晶片层中来最小化互连长度，使得3D-SiP的性能得到大幅提升。但是，这也使得测试阶段难度进一步增加。
在晶片的堆叠过程中，随着堆叠晶片数量的增加，以及制造工艺引入新缺陷，带来了新的测试挑战。因此，如何提供一种适用于多芯片堆叠的测试方式成为本领域技术人员亟待解决的技术问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种多层堆叠的3D-SIP芯片测试方法，以解决现有技术中的问题。
作为本发明的一个方面，提供一种多层堆叠的3D-SIP芯片测试方法，其中，所述3D-SIP芯片测试方法包括：
获取故障代码自定义表；
加载测试程序至芯片测试装置；
根据故障代码自定义表并结合测试程序对多层集成电路芯片进行功能测试；
其中，所述芯片测试装置用于执行测试程序以及用于安装所述多层集成电路芯片。
优选地，所述加载测试程序至芯片测试装置包括：
加载FPGA测试程序至芯片测试装置；
加载DPS测试程序至芯片测试装置。
优选地，所述功能测试包括：I2C总线功能测试、McBSP接口测试、外部中断功能测试、SRAM读写测试、FLASH读写测试、DSP与FPGA通过EMIF总线通信测试、54LVC14测试、164245电平转换测试和SM3490功能测试。
优选地，所述根据故障代码自定义表并结合测试程序对多层集成电路芯片进行功能测试包括：
根据故障代码自定义表并结合测试程序对多层集成电路芯片依次进行I2C总线功能测试、McBSP接口测试、外部中断功能测试、SRAM读写测试、FLASH读写测试、DSP与FPGA通过EMIF总线通信测试、54LVC14测试、164245电平转换测试和SM3490功能测试。
优选地，所述故障代码自定义表用于定义I2C总线功能测试、McBSP接口测试、外部中断功能测试、SRAM读写测试、FLASH读写测试、DSP与FPGA通过EMIF总线通信测试、54LVC14测试、164245电平转换测试和SM3490功能测试的测试顺序和故障状态。
优选地，所述故障代码自定义表中每个功能测试的故障状态定义为1，正常状态定义为0。
优选地，所述芯片测试装置包括：
主控板和实验板，所述主控板与所述实验板通信连接，所述主控板上设置有处理器，所述实验板上设置有多层电路板，所述多层电路板与所述处理器连接，所述处理器能够与上位机通信连接，所述多层电路板用于安装待测试的多层集成电路芯片，所述处理器能够在所述上位机的控制指令下控制所述多层电路板上的多层集成电路芯片进行测试，并能够将所述多层集成电路芯片的测试结果反馈至所述上位机。
本发明提供的多层堆叠的3D-SIP芯片测试方法，通过将测试程序加载至芯片测试装置，并获取故障代码自定义表，确定测试流程，实现了对多层集成电路芯片进行功能自动测试，且省去了管脚数量多、开发程序复杂的麻烦，还可以多次测试，灵活应用，实现了100％的功能测试。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明提供的多层堆叠的3D-SIP芯片测试方法的流程图。
图2为本发明提供的芯片测试装置的结构示意图。
图3为本发明提供的多层堆叠的3D-SIP芯片测试方法的功能测试流程图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一个方面，提供一种多层堆叠的3D-SIP芯片测试方法，其中，如图1所示，所述3D-SIP芯片测试方法包括：
S110、获取故障代码自定义表；
S120、加载测试程序至芯片测试装置；
S130、根据故障代码自定义表并结合测试程序对多层集成电路芯片进行功能测试；
其中，所述芯片测试装置用于执行测试程序以及用于安装所述多层集成电路芯片。
本发明提供的多层堆叠的3D-SIP芯片测试方法，通过将测试程序加载至芯片测试装置，并获取故障代码自定义表，确定测试流程，实现了对多层集成电路芯片进行功能自动测试，且省去了管脚数量多、开发程序复杂的麻烦，还可以多次测试，灵活应用，实现了100％的功能测试。
应当理解的是，在加载测试程序之前，还需要先构建芯片测试装置。具体地，如图2所示，所述芯片测试装置10包括：
主控板100和实验板200，所述主控板100与所述实验板200连接，所述主控板100上设置有处理器110，所述实验板200上设置有多层电路板210，所述多层电路板210与所述处理器110通信连接，所述处理器110能够与上位机20通信连接，所述多层电路板210用于安装待测试的多层集成电路芯片30，所述处理器110能够在所述上位机20的控制指令下控制所述多层电路板210上的多层集成电路芯片30进行测试，并能够将所述多层集成电路芯片30的测试结果反馈至所述上位机20。
需要说明的是，所述待测试的3D-SIP多层集成电路芯片30具体可以由FPGA、PROM、DSP、FLASH、SRAM、RS-422收发器、FDC、电平转换收发器等芯片堆叠而成。
在具体测试时，所述上位机20能够向所述处理器110发送控制指令，所述处理器110能够对所述控制指令进行处理，然后根据处理结果控制所述待测试的多层集成电路芯片30进行相应的功能测试，待测试结束后，所述处理器110能够接收到所述待测试的多层集成电路芯片30反馈的测试结果，并能够对所述测试结果进行处理，然后反馈至所述上位机20。
具体地，如图2所示，所述主控板100上还设置有复位电路120，所述复位电路120与所述多层电路板210连接，所述复位电路120用于实现所述待测试的多层集成电路芯片30的复位测试。
具体地，如图2所示，所述主控板100上还设置有时钟源130，所述时钟源130与所述多层电路板210连接，所述时钟源130用于为所述待测试的多层集成电路芯片30提供时钟信号。
具体地，所述主控板100上还设置有电源模块140，所述电源模块140与所述多层电路板210连接，所述电源模块140用于为所述待测试的多层集成电路芯片30提供电源供应。
为了实现对待测试的多层集成电路芯片30的状态的指示，所述主控板100上还设置有指示灯150，所述指示灯150与多层电路板210连接，具体地可以与待测试的3D-SIP多层集成电路芯片30的某个输出管脚连接，用于反应待测试的3D-SIP多层集成电路芯片30的状态。
优选地，所述主控板100与所述实验板200通过专用连接器300连接。
进一步优选地，所述专用连接器300包括RS-422总线。
例如，所述多层电路板210与所述处理器110之间通过RS-422总线连接。
优选地，所述处理器110包括ARM处理器。
具体地，为了实现对实验板200的固定，所述芯片测试装置10还包括固定块220，所述固定块220设置在所述实验板200下面，所述固定块220用于固定所述实验板200。
优选地，所述固定块220包括铅块。
优选地，所述主控板100、实验板200和所述多层电路板210均包括多层PCB板。
具体地，所述加载测试程序至芯片测试装置包括：
加载FPGA测试程序至芯片测试装置；
具体地，应用iMPACT软件，选择boundary scan、initialize chain等步骤，实现JTAG链的初始化，完成程序烧写，烧写完成后，对电路重新加电；
加载DPS测试程序至芯片测试装置。
具体地，应用CCS软件，按照路径找到对应的CCS工程导入，连接仿真器，进行程序下载，完成程序烧写，烧写完成后拔下仿真器，重新上电。
具体地，所述功能测试包括：I2C总线功能测试、McBSP接口测试、外部中断功能测试、SRAM读写测试、FLASH读写测试、DSP与FPGA通过EMIF总线通信测试、54LVC14测试、164245电平转换测试和SM3490功能测试。
具体地，所述根据故障代码自定义表并结合测试程序对多层集成电路芯片进行功能测试包括：
根据故障代码自定义表并结合测试程序对多层集成电路芯片依次进行I2C总线功能测试、McBSP接口测试、外部中断功能测试、SRAM读写测试、FLASH读写测试、DSP与FPGA通过EMIF总线通信测试、54LVC14测试、164245电平转换测试和SM3490功能测试。
优选地，所述故障代码自定义表用于定义I2C总线功能测试、McBSP接口测试、外部中断功能测试、SRAM读写测试、FLASH读写测试、DSP与FPGA通过EMIF总线通信测试、54LVC14测试、164245电平转换测试和SM3490功能测试的测试顺序和故障状态。
优选地，所述故障代码自定义表中每个功能测试的故障状态定义为1，正常状态定义为0。
表1故障代码自定义表
需要说明的是，BIT表示的是测试顺序位，其中9～15为保留的待测功能，可以根据需求进行扩展。
下面结合图3对本发明提供的多层堆叠的3D-SIP芯片测试方法进行的功能测试进行详细描述。
硬件测试环境需要一台PC机、6V/5A直流稳压电源一台、按照测试需求接出线的连接器一套，其中变量RR用来表示被测试接口的故障状态，RR的含义如上表1所示，每1位值为0表示正常，值为1表示故障。
①I2C接口功能测试
使用FPGA两个普通IO口实现I2C总线接口功能，作为从设备与DSP的I2C总线接口进行通信。
如果没有接收到或者接收到了错误的数据，则将变量RR的第0位置1，错误状态不清零。
②McBSP接口测试
设定DSP的McBSP0工作于SPI主模式，McBSP1工作于SPI从模式，McBSP0通过提供移位时钟和从设备使能信号来控制通信的过程，实现McBSP0与McBSP1的通信。
如果没有接收到或者接收到了错误的数据，则将变量RR的第1位置1，错误状态不清零。
③外部中断功能测试
由主控板提供4路外部中断信号给DSP，实现外部中断功能测试。
如果中断未响应则将变量RR的第2位置1，错误状态不清零。
④SRAM功能测试
使用DSP/FPGA通过EMIF总线对两片SRAM进行读、写、擦除功能测试。
SRAM读写采用测试程序先写后读的方法测试。测试程序每隔若干秒向SRAM中写入若干个测试数据，然后读出，如果读出的数据和写入的一致，表明SRAM正常，否则表示SDRAM故障，此时测试程序将变量RR的第3位置1，错误状态不清零。
⑤FLASH功能测试
使用DSP/FPGA通过EMIF总线对FLASH进行读、写、擦除功能测试。
FLASH读写采用测试程序先写后读的方法测试。测试程序每隔若干秒向FLASH中写入一个页的测试数据，然后读出，如果读出的数据和写入的一致，表明FLASH正常，否则表示FLASH故障，此时测试程序将变量RR的第4位置1，错误状态不清零。
⑥DSP与FPGA通过EMIF总线通信测试
配置好DSP和FPGA，将FPGA例化为DSP外设，由DSP通过EMIF总线对FPGA进行访问，实现DSP与FPGA通信。
如果没有接收到或者接收到了错误的数据，则将变量RR的第5位置1，错误状态不清零。
⑦54LVC14功能测试
在54LVC14的输入端施加设定频率方波，经54LVC14整形和反相后将方波输出给FPGA。由FPGA抓取该矩形波信号，确定脉宽、频率等参数，并通过RS-422接口反馈给ARM。
如果读出信号的脉宽、频率与输入信号相同，表明54LVC14正常，否则表示故障，此时测试程序将变量RR的第6位置1，错误状态不清零。
⑧164245电平转换测试
电平转换输入信号在内部由FPGA提供，故采用由FPGA的F_O_BAK[0..9]、FTL1SEL、FTL2SEL、FTL3SEL端口提供一定频率方波给JS164245，JS164245输出的5V方波经SN74AVC164245转换为3.3V方波后反馈给ARM。
如果读出信号的脉宽、频率与输入信号相同，表明54LVC14正常，否则表示故障，此时测试程序将变量RR的第7位置1，错误状态不清零。
⑨SM3490功能测试
由ARM经SM3490发送数据给导航计算机SiP电路中的FPGA，FPGA将该数据依次通过其余6个SM3490进行传递，最终由FPGA经7#SM3490发送给ARM。
如果读出的数据和写入的一致，表明SM3490正常，否则表示SM3490故障，此时测试程序将变量RR的第8位置1，错误状态不清零。
综上所述，本发明提供的多层堆叠的3D-SIP芯片测试方法，能够快速完成芯片功能的全参数测试，实现过程监控，提高了测试效率。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (6)
1.一种多层堆叠的3D-SIP芯片测试方法，其特征在于，所述3D-SIP芯片测试方法包括：
获取故障代码自定义表；
加载测试程序至芯片测试装置；
根据故障代码自定义表并结合测试程序对多层集成电路芯片进行功能测试；
其中，所述芯片测试装置用于执行测试程序以及用于安装所述多层集成电路芯片；
其中，所述加载测试程序至芯片测试装置包括：
加载FPGA测试程序至芯片测试装置，应用iMPACT软件完成程序烧写；
加载DPS测试程序至芯片测试装置，应用CCS软件完成程序烧写；
其中所述故障代码自定义表用多位的变量RR表示，从低位至高位代表着功能测试的测试顺序，每位为0或1，0代表正常，1代表故障；每项功能测试完成后，如果有故障，则将代表该功能的位的值置1。
2.根据权利要求1所述的多层堆叠的3D-SIP芯片测试方法，其特征在于，所述功能测试包括：I2C总线功能测试、McBSP接口测试、外部中断功能测试、SRAM读写测试、FLASH读写测试、DSP与FPGA通过EMIF总线通信测试、54LVC14测试、164245电平转换测试和SM3490功能测试。
3.根据权利要求2所述的多层堆叠的3D-SIP芯片测试方法，其特征在于，所述根据故障代码自定义表并结合测试程序对多层集成电路芯片进行功能测试包括：
根据故障代码自定义表并结合测试程序对多层集成电路芯片依次进行I2C总线功能测试、McBSP接口测试、外部中断功能测试、SRAM读写测试、FLASH读写测试、DSP与FPGA通过EMIF总线通信测试、54LVC14测试、164245电平转换测试和SM3490功能测试。
4.根据权利要求2所述的多层堆叠的3D-SIP芯片测试方法，其特征在于，所述故障代码自定义表用于定义I2C总线功能测试、McBSP接口测试、外部中断功能测试、SRAM读写测试、FLASH读写测试、DSP与FPGA通过EMIF总线通信测试、54LVC14测试、164245电平转换测试和SM3490功能测试的测试顺序和故障状态。
5.根据权利要求4所述的多层堆叠的3D-SIP芯片测试方法，其特征在于，所述故障代码自定义表中每个功能测试的故障状态定义为1，正常状态定义为0。
6.根据权利要求1所述的多层堆叠的3D-SIP芯片测试方法，其特征在于，所述芯片测试装置包括：
主控板和实验板，所述主控板与所述实验板通信连接，所述主控板上设置有处理器，所述实验板上设置有多层电路板，所述多层电路板与所述处理器连接，所述处理器能够与上位机通信连接，所述多层电路板用于安装待测试的多层集成电路芯片，所述处理器能够在所述上位机的控制指令下控制所述多层电路板上的多层集成电路芯片进行测试，并能够将所述多层集成电路芯片的测试结果反馈至所述上位机。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910024235.7A CN109596974B (zh) | 2019-01-10 | 2019-01-10 | 一种多层堆叠的3d-sip芯片测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910024235.7A CN109596974B (zh) | 2019-01-10 | 2019-01-10 | 一种多层堆叠的3d-sip芯片测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109596974A CN109596974A (zh) | 2019-04-09 |
| CN109596974B true CN109596974B (zh) | 2022-03-29 |
Family
ID=65966068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910024235.7A Active CN109596974B (zh) | 2019-01-10 | 2019-01-10 | 一种多层堆叠的3d-sip芯片测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109596974B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112182557B (zh) * | 2019-09-19 | 2022-05-03 | 中国科学院信息工程研究所 | 一种芯片级内置式的主动安全监控架构实现方法及电子装置 |
| CN110687431A (zh) * | 2019-10-09 | 2020-01-14 | 航天科工防御技术研究试验中心 | 基于系统级封装器件运行状态的监测组件、系统及方法 |
| CN110993013A (zh) * | 2019-11-13 | 2020-04-10 | 深圳佰维存储科技股份有限公司 | eMMC量产测试方法及装置 |
| CN111130335A (zh) * | 2020-01-08 | 2020-05-08 | 中国船舶重工集团公司第七二四研究所 | 一种三相有源功率因数校正模块 |
| CN111693848B (zh) * | 2020-06-11 | 2022-08-02 | 西安微电子技术研究所 | 一种SiP模块的电参数测试程序注入及多模测试实现方法 |
| CN111913471A (zh) * | 2020-07-21 | 2020-11-10 | 北京京瀚禹电子工程技术有限公司 | 测试装置 |
| CN116719684B (zh) * | 2023-08-11 | 2023-10-20 | 中诚华隆计算机技术有限公司 | 一种3d封装的芯片测试系统 |
| CN117115364B (zh) * | 2023-10-24 | 2024-01-19 | 芯火微测(成都)科技有限公司 | 微处理器sip电路测试状态监控方法、系统及存储介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006061668A1 (en) * | 2004-12-07 | 2006-06-15 | Infineon Technologies Ag | Test time reduction for multi-chip modules (mcm) and for system-in-packages (sip) |
| CN104459518B (zh) * | 2014-11-27 | 2017-08-25 | 北京时代民芯科技有限公司 | 基于SoPC芯片的功能自动化测试系统及其测试方法 |
| CN205193797U (zh) * | 2015-12-10 | 2016-04-27 | 西安飞铭电子科技有限公司 | 一种测试用的多功能接口系统 |
| US10191107B2 (en) * | 2017-02-23 | 2019-01-29 | Globalfoundries Inc. | Ranking defects with yield impacts |
| CN107450004A (zh) * | 2017-07-31 | 2017-12-08 | 珠海格力电器股份有限公司 | 故障检测方法及电路 |
| CN207268770U (zh) * | 2017-10-26 | 2018-04-24 | 北京智芯微电子科技有限公司 | 一种芯片的成测系统 |
-
2019
- 2019-01-10 CN CN201910024235.7A patent/CN109596974B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109596974A (zh) | 2019-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109596974B (zh) | 一种多层堆叠的3d-sip芯片测试方法 | |
| US11862267B2 (en) | Multi mode memory module with data handlers | |
| US6571370B2 (en) | Method and system for design verification of electronic circuits | |
| US7360137B2 (en) | Flash programmer for programming NAND flash and NOR/NAND combined flash | |
| EP3049934A1 (en) | Programmable interface-based validation and debug | |
| CN101303708B (zh) | 一种芯片引脚复用的代码编码的方法及装置 | |
| CN112463243B (zh) | 基于边界扫描的在线级联加载固件系统及其方法 | |
| JPH063414A (ja) | 疑似ｌｓｉ装置及びそれを用いたデバッグ装置 | |
| US7702480B2 (en) | Manufacturing test and programming system | |
| CN103594121A (zh) | 存储器测试方法、存储器测试装置及其转接器 | |
| RU194203U1 (ru) | Устройство тестирования микросхем NAND-памяти на основе ПЛИС | |
| CN110956998B (zh) | 一种存储器测试装置与系统 | |
| US11009547B2 (en) | Device and method for testing a computer system | |
| WO1996036885A1 (en) | Bus connectivity verification technique | |
| KR100297551B1 (ko) | 멀티 기능 모듈을 지원하는 하드웨어/소프트웨어 코-에뮬레이터를 위한 장치 및 방법 | |
| US11315652B1 (en) | Semiconductor chip burn-in test with mutli-channel | |
| US20070258298A1 (en) | Parallel programming of flash memory during in-circuit test | |
| CN115410639A (zh) | 一种芯片测试装置和方法 | |
| US8346498B2 (en) | Programmable device testing | |
| US7287189B1 (en) | I/O configuration and reconfiguration trigger through testing interface | |
| US7240267B2 (en) | System and method for conducting BIST operations | |
| US20030156393A1 (en) | Primary functional circuit board suitable for use in verifying chip function by alternative manner | |
| CN219392962U (zh) | 一种mram芯片测试系统 | |
| CN117234831B (zh) | 一种基于多核cpu的芯片功能测试方法及系统 | |
| RU199833U1 (ru) | Модульная система электрического и функционального тестирования микросхем NAND-памяти на основе ПЛИС |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |