CN100375196C - 并列测试及烧录系统中读取半导体晶元数据的方法 - Google Patents
并列测试及烧录系统中读取半导体晶元数据的方法 Download PDFInfo
- Publication number
- CN100375196C CN100375196C CNB01821651XA CN01821651A CN100375196C CN 100375196 C CN100375196 C CN 100375196C CN B01821651X A CNB01821651X A CN B01821651XA CN 01821651 A CN01821651 A CN 01821651A CN 100375196 C CN100375196 C CN 100375196C
- Authority
- CN
- China
- Prior art keywords
- fuse
- chip
- string
- data
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
- H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明给芯片标识熔丝数下了定义(108)。一测试模式因正被测试的特殊芯片设计而被引发,进而造成所述芯片输出其芯片标识(109)。所述芯片标识依序被输出,一直到所有熔丝都已被取样。一第一芯片标识位(对每个被测试的芯片而言)被取样自所述串联输出,并且被用以与一预期数据(110)做比较。所得到的结果信息被转译成(如上所述)一通过或是一失败且被储存在一数据库(112)。此方法为循环以致芯片标识上的每个熔丝皆被选通脉冲(strobed),所述被转译成的通过/失败结果形成一二进制串(binarystring)。所述通过/失败数据串(二进制芯片标识)被下载至一数据库。
Description
发明背景
发明所属的技术领域
本案关于读取半导体晶元数据的系统及方法,尤其是关于在一并列测试及烧录系统中读取半导体晶元识别数据的系统及方法。
先前技术
在某些个案中,半导体芯片是藉一标识(ID,identification)来编码,其使得测试器能得以透过生产来追踪每个芯片。所述标识可包含例如:晶元批数、晶元数,以及晶元上的坐标等等的信息。藉由透过生产与实施结果的报告来追踪晶元,制造业可最有效的进行特殊芯片的生产。
一个烧录测试常被引导入而成为生产工作的部份。所述烧录制程的目的在某些特定期间运作装置(例如:同步动态随机存取存储器,SDRAM,synchronized dynamic random Access Memory),在所述期间中,大部分的所述装置受管制以避免初期不合格率真正发生。所述烧录可包含在增加温度与增加电压(高电流负荷量)的情形下运作所述装置。此等情形被设计用以加速熟化的过程,其中,例如,一个相对少量的测试小时数等同运作的月份数。所述烧录测次的一个目的在增加最终将市场化的装置的可信赖度。
一测试与烧录系统引起关于追踪晶粒方面的特有问题。例如,为了能读取烧入数据,一测试系统需要有足够的内存以便捕捉正位在利用一失效内存的实时基准之上而被测试的每个装置的一序列数据流。就此观点而言,目前尚无有效地可自复数个位在烧录电路板上的并列芯片中读取芯片标识的良好方法。
第二个关于透过烧录来追踪晶粒的问题是总线的竞争。当两个或更多装置尝试输出相反的逻辑电平(logic levels)在同一个或是彼此共享的总线线时,总线的竞争便可能发生。在一测试系统中,在烧录期间,驱动器与比较器会被分享在许多并列的装置中以便减少测试的费用。然而,为了能避免总线的竞争,其与并列的测试装置相关联,此等装置便以组合的方式被测试。因此,在任何时间下,每个位在共享数据总线上的装置都只有一个封装接脚被启动。
因此,一个对能有效自一包含有并列装置的烧录测试电路板上读取标识信息的系统与方法的需求是存在的。
内容
根据本发明,一个用以决定存储装置标识的方法被提供。此方法自两个或多个存储装置中的n个标识熔丝中引发串联输出,所述输出用来标识所述装置并且对每一个第n位的所述串联输出取样以决定每个装置熔丝的熔丝态。此方法重复对所有n个熔丝的取样工作以便取得所有装置的熔丝数据,并且决定了与被取样的输出有关的通过/失败串(pass/fail string),所述通过/失败串藉一并列测试及烧录系统而被用来确认所述装置。
所述输出位在一启动数据线上,其在所述烧录测试的期间中被使用,在其中其它数据线被禁用以避免总线竞争。存储装置为一同步动态随机存取存储器(SDRAM)。所述熔丝在引起所述输出之前被定义为标识熔丝。
所述方法亦包含储存数据的通过/失败串在一数据库中,以及转译所述通过/失败串,其使用了以所述数据库为背景而被执行的一结构性查询语言表示。一通过(pass)被解释为一二进制中的”1”,而一失败(fail)则被解释为二进制的”0”。所述通过/失败串为一个二进制数据串。所述被转译的通过/失败串连接另一测试。所述被停止的(disabled)数据线乃是三态(tri-state)数据线。
根据本发明的一个实施例,一个计算机可使用的媒体,其内包含计算机可读取的程序代码,被提供以使得所述计算机能决定装置的标识数据。所述计算机程序产品包含可使计算机自多数个装置的n个标识熔丝中引发一串联输出的计算机可读取程序代码,所述输出用在标识所述装置。所述计算机程序产品包含可使计算机对所述串联输出的每一个第n位进行取样以决定每个装置熔丝的熔丝态的计算机可读取程序代码。同时被包含在内的是可使计算机重复对所有n个熔丝进行取样以取得所有装置的熔丝数据的计算机可读取程序代码。所述计算机程序产品更包含可使一计算机能决定与被取样的输出有关的通过/失败串(pass/fail string)的程序代码,其中所述通过/失败串藉一并列测试及烧录系统而被用来确认所述装置。
所述计算机程序产品更包含可使计算机能储存数据的通过/失败表现在一数据库中的计算机可读取程序代码,以及使计算机能以所述数据库为背景而转译所述通过/失败表现的一结构性查询语言的计算机可读取程序代码。
根据本发明的一实施例,一个用以决定存储装置的标识的系统被提供。此系统包含一测试电路版,其联结有并列连结的存储装置,每个存储装置包含一个或多个标识熔丝、一个用来取得来自一个启动封装接脚上的存储装置的输出样品并将所述输出与一预期数据作比较的选通脉冲(strobe),以及一个用以储存所述比较结果的存储器。
另外,所述存储器包含一第一关连式数据库,用以储存所述结果,以其为背景,一个结构性查询语言(SQL,structures query language)表现被执行以转译所述结果,以及一第二关连式数据库,其包含至少一个用来接收所述被转译数据串的标识字段。此存储器为一离线存储器。
简单图标说明
本案的较佳实施例将藉参考所附图标而被详细的叙述如后:
第一图(A)为根据本发明的一实施例所得的选通脉冲熔丝方法实例;
第一图(B)为第一图(A)所述的方法流程图;
第二图为根据本发明的另一实施例所得的表现有数据线位置的一实例;
第三图为根据本发明的再一实施例所得的表现有烧录失败集中的晶元区域失败图的实例;
第四图为根据本发明的一表现有测试数据库的实施例所得到的表格;以及
第五图为根据本发明表现有转译芯片标识串结果的另一实施例所得到的表格。
实施方式
本发明直接自一并列系统与烧录测试电路板上读取芯片的标识信息。一芯片的标识可包含例如晶元批数、晶元数,以及晶元上的坐标等等的信息。更佳地,一被定义的熔丝群组(启动或是关闭)的状态构成了所述芯片标识。为了透过生产来追踪晶粒、晶元以及/或是芯片而一测试闸接着能读取所述芯片的标识。藉由使用取自所述芯片标识的信息以及/或是追踪所述标识而进行产量研究。另外,为决定一熔丝在一测试闸上的影响,可进行一处理窗口分析。
应被了解的是本发明可被应用在各种不同型式的硬件、软件、固件(firmware)、特殊目的的处理器、或是关于这些的一种组合之上。在一实施例中,本发明亦可被应用在一软件中,以便作为一程序储存设备的内附应用程序。此应用程序可被更新至一个可执行所述程序而具有适当的体系结构的机器上。更佳地,所述机械被应用在具有例如一个或是多个中央处理器(CPU),一个随机存取存储器(RAM)以及输入/输出接口等硬件的计算机作业平台上。此作业平台也包含一控制系统与微指令码。在此所述及的各种过程与功用可能是藉由所述控制系统所执行的所述微指令或是所述应用程序(或是关于其等的组合)的一部份。另外,其它各种不同的周边装置,例如一个额外的数据储存装置以及一打印装置,亦可被连结在所述计算机作业平台上。
应被进一步了解的是,因为某些被描述在附图中的组成系统要件以及方法步骤可被实施在软件中,因而各系统要件(或是方法步骤)间的实际连结状况可能依本发明所安排的方式而有所不同。根据本发明在此所提供的教导,一个熟习此技艺的人士能深思本发明的内容或是与这些相似的应用或形式。
本发明提供在一并列系统中的数据收集的系统与方法。根据本发明,一芯片标识包含一个或多个熔丝,且为了此揭露的目的,一个实例将被呈现,其中所述芯片标识包含有八十个位或是熔丝。
更佳地,所述芯片标识在烧录测试之前即已被读取,正当所述芯片(典型地是多数个并列芯片)被连结一烧录测试电路版上时。本发明也能应用在烧录测试后。所述芯片标识最好并未受到所述烧录测试的影响。
在一模式登录器设定指令后,一芯片标识的测试模式能被发布。透过执行一测试模式,例如,藉由使用一指令,特别是对被设计用来测试的芯片而言,所述芯片标识被输出至一输出接脚。此方法选通脉冲102所述输出以决定一芯片标识位104。此选通脉冲为一取样方法,其中一个被执行的数据被用以与芯片标识熔丝和测试电路版的输出做比较。例如,参考所述的具有八十个位的芯片标识,所述选通脉冲每八十个位即选取一个输出,直到所述位被捕捉后,例如,此测试中每个芯片芯片的熔丝0皆被捕捉。此熔丝数据依序被纪录在一输入/输出线上,直到所有的熔丝皆被读取,例如,就一个具有八十个熔丝的芯片而言,每个熔丝的芯片标识被输出八十次。
所述被用来做比较的预期数据可以是,例如,数据最高值,其相当二进制的“1”。在一般状况下,一选通脉冲为一讯号,其验证了数据或是邻近并列线的其它讯号,因此,一个熟习此技艺者将能够了解,按照本发明,其它的选通脉冲以及取样技术可被使用。
参考第一图(A),一个第一测试102被执行以便在每个具有预期数据最高值(例如,”1”或是最高值)的芯片标识中来选通脉冲一第一熔丝,例如104。此方法包含一寻址程序,其用以选取个别熔丝以利测试。例如,就一个具有八十个标识熔丝的芯片而言,此方法表现八十个选通脉冲,每个熔丝各一个。在开始选通脉冲(例如106)下一个熔丝前,此熔丝标识输出的选通脉冲或是取样捕捉了来自每个被测试芯片的数据中的一个位(例如102)。此方法将所述熔丝的输出或是位与一预期数据作比较以决定是熔丝是被关闭或是开启。
一关闭的熔丝可被定义为一通过或是”1”,而一个开启的熔丝则被定义为失败或是”0”。于是,如果所述熔丝的输出,藉所述测试模式来引发,为一个”1”且被用来跟一预期的数据高峰(例如”1”)来做比较,那么此结果即为一个通过或是”1”。另外,假若所述熔丝输出为一”0”,那么当与所述预期的数据高峰相比较时,此熔丝及为一失败或是”0”。一熟习此技艺者将可了解,按照本发明,此方法与系统亦可执行一个具有预期的数据最低值(例如一个二进制0)的选通脉冲。
现在请参考第一图(B),本发明定义所述芯片标识熔丝的数量为108。一测试模式为了正在被测试的独特殊芯片设计而被执行,以使得所述芯片输出他们的芯片标识109。所述芯片标识被依序输出直到所有熔丝都被取样。一个第一芯片标识位(就每个被测试的芯片而言)被选自所述串联输出中,且被用以跟一预期的数据110做比较。此产生的讯息被解释(如上所述)做一个通过或是失败,并且被储存在数据库112中。此方法为循环的,因此在芯片标识中的每个熔丝选通脉冲114,此被解释的通过/失败结果形成一二进制串。所述通过/失败数据串(二位芯片标识)被下载至一数据库。
一结构性查询语言(SQL)程序能以一关连式数据库为背景而被执行以便所述芯片标识位的二进制串,例如,如第五图所示者。结构性查询语言(QSL)为一个在数据库中进行检索与更新的标准交互式程序语言。此结构性查询语言表示在一格式化中产生以指示所述输出至包含有关连式数据库的计算机中。所述关连式数据库最好是一个离线的数据库,一个不是所述烧录测试器(箱)一部份者。第四图是一个具有一测试结果串402的关连式数据库结构的范例。所述测试结果串402包含芯片标识位。第四图的前四行404包含批数、设备型态以及坐标,尽管任何一种芯片信息可被包含。
如上所述,在一并列系统及烧录电路版中,只有一个数据线(封装接脚)能被启动。所述装置(例如,同步动态随机存取存储器)能在一烧录电路版上的组合中被测试以便使测试器的电量减至最低。当一接脚在测试的过程中被读取而活化(启动),其余接脚被设定为高阻抗(high-impendance),或是三态(tri-state),以避免总线竞争。一个三态电路(组合式或是串联式)是一个一般的电路,其包含一个附加输入,其可能被称作为”启动”(enable)。例如,当启动输入是1的时候,所述电路表现得像个所对应的正常(并非三态”tri-state”)电路。然而,当所述启动输入为0的时候,所述输出便不与电路的其它部分相连。此三态(tri-state)设计乃为隔离所述测试接脚的一种方法。
根据本发明,为免总线竞争,所述芯片标识数据在测试与烧录过程中出现在被使用的封装接脚上。相对地,一个芯片标识接脚的设计被揭露。例如,就一个英非凌同步动态随机存取存储器(InfineonSDRAM)而言,如第二图所示,当DQ 6204在烧录系统过程中被使用时,芯片标识信息出现在数据线(封装接脚)DQ11 202上。此熔丝信息能够在开始在第三上升时脉边缘的DQ11(双向数据线11或是数据出口11)被读取。本案的一实施例将芯片标识自DQ11202移动至DQ6204,其中DQ6204为在一英非凌同步动态随机存取存储器的烧录测试中被使用的一封装接脚。此数据线/接脚指定在此技艺中已为人所熟知,且可一芯片设计而有所不同。另外,在测试前间并未被使用的接脚藉使用上述的三态逻辑(tri-state logic)而被停止(disabled)。因此一个熟习此技艺者将能够了解本发明能够被实施在包含有其它数据线规划的芯片上。
此烧录测试数据是有用的,固为其的运算乃是与集成电路的加压测试结合在一起的。因为烧录加压过程加速了装置的老化,此烧录测试将在分析上招致了失败的最高百分比。本发明提供了一个藉由烧录测试而读取关于准许芯片被追踪的芯片标识的方法。
较佳地,本发明在所述烧录测试前即已被执行。芯片标识熔丝的读取结果依据所述烧录测试的结果而被加载一烧录数据库中。本发明转译此芯片标识串成为芯片标识字段(chip ID fields),其利用如同上述的SQL表示。一旦这些芯片标识字段被填满,所述数据库表能与源自流程中其它测试闸的测试结果相连接。此所产生的字段可用以连结此烧录测试数据至其它测试闸。如第五图所绘,这些字段可包含,例如,晶元批502、晶元数504、X坐标506、以及Y坐标508。额外个字段亦可被包含,例如,数据串510以及组建信息512。
芯片追踪使得测试器可藉由晶元批与晶元区域来检测批表现(lotperformance)。一晶元区域失败图,如第三图所示者,提供了关于烧录测试失败以及其如何影响晶元组建过程的有价值解高分辨率的信息。在第三图中,烧录测试失败302的程度清楚可见。此晶元图以及数据库信息可被用以分析产量并改善生产。
本发明亦可被应用在窗口批(window lot)的分析。窗口批分析在决定半导体芯片的敏感度变异时是有用的,当此变异是时间的函数时。根据所进行的窗口分析,一个制作方式数据库(recipe database)(对特殊的半导体芯片而言)可被解释(藉由所述分析),因此特有的制作方式,包含预设的,使用者专属的参数,都能在生产的过程中自动被集合。连结预设的制作方式与自动化的生产可最佳化运作-运作(run-to-run)以及批-批(lot-to-lot)的再生能力以及精确性。
已叙述了用来在并列测试及烧录系统中读取半导体晶元数据的方法的实施例,被注意到的是,透过上述的教导,熟习此技艺的人士能予以修饰及改变。因此,其应被了解到的是任何在本案所提的特有实施例中的改变都将不脱本案的权利要求所欲保护的精神与内容。因此,本发明已详尽描述并符合专利法规的特殊规定,所主张以及受香港宪章(Letters Patent)保护的部分已述在所附的权利要求内。
Claims (9)
1.一种用以决定存储装置标识的方法,包含:
自多个存储装置的各存储装置中的n个标识熔丝(104)中引发出一串联输出,所述输出用以标识所述存储装置;
对所述串联输出的每一个第n位取样以便决定每个存储装置的各别熔丝(104)的熔丝态;
重复对所有n个熔丝(104)的进行取样以便取得所有存储装置的熔丝数据;以及
决定与被取样的输出有关的通过/失败串(402),所述通过/失败串(402)藉一并列测试及烧录系统而用以标识所述存储装置。
2.如权利要求1所述的方法,其中所述输出位在一启动数据线(202)上且可在一烧录测试中被使用,其中其它的数据线被停止以避免总线的竞争。
3.如权利要求1所述的方法,其中所述存储装置为一同步动态随机存取存储器。
4.如权利要求1所述的方法,其中所述熔丝(104)在引起所述输出之前即被定义为标识熔丝。
5.如权利要求1所述的方法,其更包含步骤:
储存数据的所述通过/失败串(402)在一数据库(404)中:以及
使用以所述数据库(404)为背景而执行的一结构性查询语言表示来转译所述通过/失败串。
6.如权利要求5所述的方法,其中一通过被解释为一二进制中的“1”,以及一失败则被解释为二进制的“0”。
7.如权利要求5所述的方法,其中所述通过/失败串为一个二进制数据串。
8.如权利要求5所述的方法,其中所述被转译的通过/失败串(402)连接在另一测试。
9.如权利要求2所述的方法,其中所述被停止的数据线是三态数据线。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/751,555 US6477095B2 (en) | 2000-12-28 | 2000-12-28 | Method for reading semiconductor die information in a parallel test and burn-in system |
US09/751,555 | 2000-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1484835A CN1484835A (zh) | 2004-03-24 |
CN100375196C true CN100375196C (zh) | 2008-03-12 |
Family
ID=25022526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB01821651XA Expired - Fee Related CN100375196C (zh) | 2000-12-28 | 2001-12-04 | 并列测试及烧录系统中读取半导体晶元数据的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6477095B2 (zh) |
EP (1) | EP1350254B1 (zh) |
CN (1) | CN100375196C (zh) |
DE (1) | DE60124008T2 (zh) |
WO (1) | WO2002054411A2 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10241141B4 (de) * | 2002-09-05 | 2015-07-16 | Infineon Technologies Ag | Halbleiter-Bauelement-Test-Verfahren für ein Halbleiter-Bauelement-Test-System mit reduzierter Anzahl an Test-Kanälen |
KR100496861B1 (ko) * | 2002-09-26 | 2005-06-22 | 삼성전자주식회사 | 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법 |
US6975945B2 (en) * | 2003-08-26 | 2005-12-13 | Hewlett Packard Development Company, L.P. | System and method for indication of fuse defects based upon analysis of fuse test data |
KR20130049658A (ko) | 2011-11-04 | 2013-05-14 | 에스케이하이닉스 주식회사 | 반도체메모리장치 및 반도체시스템 |
US20160054382A1 (en) * | 2014-08-22 | 2016-02-25 | Nanya Technology Corporation | Method for checking result of chip probing test and chip thereof |
CN106782671B (zh) * | 2016-12-19 | 2019-11-01 | 北京智芯微电子科技有限公司 | 一种安全芯片进入测试模式的方法和装置 |
CN109032619B (zh) * | 2018-07-13 | 2021-12-24 | 上海艾为电子技术股份有限公司 | 确定熔丝烧录编码的方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1180930A (zh) * | 1996-10-22 | 1998-05-06 | 三菱电机株式会社 | 半导体集成电路是否合格判定方法及半导体集成电路 |
CN1209631A (zh) * | 1997-08-22 | 1999-03-03 | 三菱电机株式会社 | 具有使电特性发生变化的电路的半导体存储器 |
US6147316A (en) * | 1997-01-17 | 2000-11-14 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4637020A (en) * | 1983-08-01 | 1987-01-13 | Fairchild Semiconductor Corporation | Method and apparatus for monitoring automated testing of electronic circuits |
US4928278A (en) * | 1987-08-10 | 1990-05-22 | Nippon Telegraph And Telephone Corporation | IC test system |
US4866714A (en) * | 1987-10-15 | 1989-09-12 | Westinghouse Electric Corp. | Personal computer-based dynamic burn-in system |
US5103557A (en) * | 1988-05-16 | 1992-04-14 | Leedy Glenn J | Making and testing an integrated circuit using high density probe points |
US5309446A (en) * | 1990-07-31 | 1994-05-03 | Texas Instruments Incorporated | Test validation method for a semiconductor memory device |
DE69226150T2 (de) * | 1991-11-05 | 1999-02-18 | Hsu Fu Chieh | Redundanzarchitektur für Schaltungsmodul |
US5557559A (en) * | 1992-07-06 | 1996-09-17 | Motay Electronics, Inc. | Universal burn-in driver system and method therefor |
US5390129A (en) * | 1992-07-06 | 1995-02-14 | Motay Electronics, Inc. | Universal burn-in driver system and method therefor |
EP0632380A1 (en) * | 1993-06-30 | 1995-01-04 | International Business Machines Corporation | A circuit allowing a two-pass fuse blow to memory chips combining abist and redundancy capabilities |
GB9411950D0 (en) * | 1994-06-15 | 1994-08-03 | Deas Alexander R | Memory test system |
US6009536A (en) * | 1996-09-20 | 1999-12-28 | Micron Electronics, Inc. | Method for using fuse identification codes for masking bad bits on memory modules |
US6037792A (en) * | 1996-12-21 | 2000-03-14 | Stmicroelectronics, Inc. | Burn-in stress test mode |
US5848008A (en) | 1997-09-25 | 1998-12-08 | Siemens Aktiengesellschaft | Floating bitline test mode with digitally controllable bitline equalizers |
US5959911A (en) | 1997-09-29 | 1999-09-28 | Siemens Aktiengesellschaft | Apparatus and method for implementing a bank interlock scheme and related test mode for multibank memory devices |
US6119255A (en) * | 1998-01-21 | 2000-09-12 | Micron Technology, Inc. | Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit |
US6008523A (en) | 1998-08-26 | 1999-12-28 | Siemens Aktiengesellschaft | Electrical fuses with tight pitches and method of fabrication in semiconductors |
JP3918344B2 (ja) * | 1999-01-29 | 2007-05-23 | 横河電機株式会社 | 半導体試験装置 |
-
2000
- 2000-12-28 US US09/751,555 patent/US6477095B2/en not_active Expired - Fee Related
-
2001
- 2001-12-04 CN CNB01821651XA patent/CN100375196C/zh not_active Expired - Fee Related
- 2001-12-04 EP EP01985533A patent/EP1350254B1/en not_active Expired - Lifetime
- 2001-12-04 WO PCT/US2001/047381 patent/WO2002054411A2/en active IP Right Grant
- 2001-12-04 DE DE60124008T patent/DE60124008T2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1180930A (zh) * | 1996-10-22 | 1998-05-06 | 三菱电机株式会社 | 半导体集成电路是否合格判定方法及半导体集成电路 |
US6147316A (en) * | 1997-01-17 | 2000-11-14 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
CN1209631A (zh) * | 1997-08-22 | 1999-03-03 | 三菱电机株式会社 | 具有使电特性发生变化的电路的半导体存储器 |
Also Published As
Publication number | Publication date |
---|---|
DE60124008T2 (de) | 2007-10-25 |
CN1484835A (zh) | 2004-03-24 |
WO2002054411A9 (en) | 2003-05-30 |
EP1350254B1 (en) | 2006-10-18 |
DE60124008D1 (de) | 2006-11-30 |
WO2002054411A2 (en) | 2002-07-11 |
US6477095B2 (en) | 2002-11-05 |
US20020085439A1 (en) | 2002-07-04 |
EP1350254A2 (en) | 2003-10-08 |
WO2002054411A3 (en) | 2003-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8839059B2 (en) | Core circuit test architecture | |
CN102169846A (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
CN109524055B (zh) | 基于soc ate定位存储器失效位的方法及测试系统 | |
CN103308846B (zh) | 一种基于模型识别的集成芯片功能性能检测方法和装置 | |
CN102034344B (zh) | 光电隔离型超量通道电压信号在线检测诊断装置及其方法 | |
CN100375196C (zh) | 并列测试及烧录系统中读取半导体晶元数据的方法 | |
CN101361140A (zh) | 测试装置 | |
CN103645435B (zh) | 多信号模型可编程逻辑器件的软件模块可测性设计方法 | |
CN101303708A (zh) | 一种芯片引脚复用的代码编码的方法及装置 | |
CN107526664A (zh) | 一种服务器异常掉电快速定位方法和装置 | |
CN105138440B (zh) | 一种自带对比功能的标准单元库功能测试方法 | |
US4888715A (en) | Semiconductor test system | |
CN101458301B (zh) | 自动测试设备实现匹配测试的方法 | |
CN114239477A (zh) | 硬件连线检查方法、装置、存储介质及电子设备 | |
CN112147482B (zh) | 一种并行测试系统及其测试方法 | |
KR100974669B1 (ko) | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 | |
WO2009122701A1 (ja) | 試験モジュール、試験装置および試験方法 | |
US20010003196A1 (en) | Semiconductor integrated circuit having self-diagnosis test function and test method thereof | |
US7409469B2 (en) | Multi-chip digital system having a plurality of controllers with input and output pins wherein self-identification signal are received and transmitted | |
CN112597002A (zh) | 一种基于Python脚本生成测试向量的方法 | |
CN203573309U (zh) | 嵌入式系统存储器的测试结构 | |
US6445205B1 (en) | Method of testing integrated circuits | |
Choudhury et al. | Accelerating CDC Verification Closure on Gate-Level Designs | |
CN103605590A (zh) | 新颖的嵌入式系统存储器的测试结构及方法 | |
US5465383A (en) | System for forming test patterns for large scale integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |