CN101079328A - 在线测试期间闪存的并行编程 - Google Patents

Abstract

本发明描述了一种在进行在线测试期间对闪存器件并行编程的方法和系统。并行处理器件位于在线测试器(ICT)的测试夹具内，该在线测试器用于每个连接至该测试夹具的印制电路板(PCB)。并行处理器件控制ICT和PCB之间的通信。并行处理器件有助于对通过在线测试的闪存器件进行并行编程。并行处理器件防止对没有通过在线测试的闪存器件进行编程。

Description

在线测试期间闪存的并行编程

优先权

本专利申请要求2006年5月4日提交的美国临时专利申请60/797,716的优先权。对美国临时专利申请60/797,716的全部公开通过参考援引于此。

相关申请

本申请涉及下列同时提交的美国专利申请，它们通过参考援引于此：

美国专利申请号＿＿；2006年6月15日提交，题为“用于写缓冲器和双字闪存编程的编程方法”，发明人为Amidon等；

美国专利申请号＿＿；2006年6月15日提交，题为“用于对NAND闪存和NOR/NAND组合闪存进行编程的闪存编程器”，发明人为Amidon等。

技术领域

本发明一般涉及对可编程器进行编程，更具体地，涉及在进行在线测试期间对闪存器件进行并行编程。

背景技术

由于在后面的制造过程中才对部件进行编程的本质特性，板上编程(onboard programming)通常更加灵活。在后面的过程中出现产品定制时，重写的可能性较少。将可编程器件送出进行编程可以造成两天或十天的延时。这种延时导致需要手头可以得到长达十天的预备要编程的器件。当编程出现变化时，手头和在流水线上的预编程器件需要重新编程。在板上对器件进行编程则将这两天到十天的存货减少到0，将重新编程的需要减少到仅仅需要对已经生产的PCB重新编程，而对已经生产的PCB重新编程可能在任一情况中都需要。

在板上对器件编程有几种选择。常用的方法是使用在线测试器(ICT)以下载代码到器件。在产品产量较大的制造环境中，下载时间加上实际ICT测试时间必须在制造过程的时间要求之内，否则在ICT中就可能形成瓶颈。对闪存编程速度的改进可以消除这种瓶颈。在ICT在要求的时间帧之内完成的编程几乎是免费的，但是在壳体外或者在分离的平台上执行的编程可以是很昂贵的。当已经执行了在线测试时，如果使用ICT完成编程，则费用可能接近为0。编程速度对于实现接近0的费用是非常关键的。

通过将整个编程时间除以在该时间内被编程的器件的数目，在同一时间内对几个器件进行编程的能力缩短了每个器件的编程时间。有些ICT系统能够一次测试多于一个器件，例如，有些ICT系统提供将硬件添加至系统从而实现并行能力的方法。但是这种设备是非常昂贵的，并且仅限于对有限数目个器件进行并行编程。

因此，一种用于在进行在线测试期间对大量的闪存器件进行并行编程的方法是有益的。

发明内容

描述了一种在进行在线测试期间对闪存器件并行编程的方法和系统。在进行在线测试期间对闪存器件并行编程的方法包括：识别多个连接至测试夹具的印制电路板中的哪一个具有通过了在线测试的闪存器件；以及对通过了在线测试的闪存器件并行编程。识别多个连接至测试夹具的印制电路板中的哪一个具有通过在线测试的闪存器件可包括从在线测试器接收信号。

对通过在线测试的闪存器件进行编程包括：使能所述测试夹具内与具有通过在线测试的闪存器件的印制电路板相对应的缓冲器；禁用所述测试夹具内与具有没有通过在线测试的闪存器件的印制电路板相对应的缓冲器；以及经由使能的缓冲器传递来自所述在线测试器的编程信息。编程信息可包括对通过在线测试的闪存器件进行编程的地址、数据、以及控制信号。

使能缓冲器将所述在线测试器电连接至对应于使能的缓冲器的印制电路板。禁用缓冲器阻止了相应的印制电路板上的闪存器件被编程。此外，禁用缓冲器保护了所述在线测试器不受没有通过在线测试的闪存器件的影响。

对通过在线测试的闪存器件并行编程包括连接所述测试夹具内的多个并行编程器件，所述并行编程器件的数目与连接至所述测试夹具的印制电路板的数目相等。所述并行编程器件提供在线测试器和多个印制电路板之间的通信路径，所述通信路径有助于对通过在线测试的闪存器件并行编程。

该方法还包括监控对通过在线测试的闪存器件并行编程的完成。监控并行编程的完成包括监控就绪忙碌线，和/或读取所述闪存器件内的状态寄存器。

一种在进行在线测试期间对闪存存储器并行编程的系统，包括：处理器，数据存储器，以及机器语言指令，存储在所述数据存储器内，可由所述处理器执行以从在线测试器接收用于识别多个连接至测试夹具的印制电路板中的哪一个具有通过了在线测试的闪存器件的信号，使能所述测试夹具内与具有通过了在线测试的闪存器件的印制电路板相对应的缓冲器，禁用所述测试夹具内与具有没有通过在线测试的闪存器件的印制电路板相对应的缓冲器；以及经由使能的缓冲器传递来自所述在线测试器的编程信息，以对通过了在线测试的闪存器件并行编程。

另一种在进行在线测试期间对闪存存储器并行编程的系统，包括：在线测试器，设计为对多个印制电路板进行在线测试，其中所述在线测试器包括在测试期间连接至多个印制电路板的测试夹具；以及多个电路，设置在所述测试夹具内，其中所述多个电路中的每一个对应于多个印制电路板中的一个。此外其中每个所述电路包括：处理器，从所述在线测试器接收指出所述多个印制电路板中的哪一个具有待编程的闪存器件的信号；以及至少一个缓冲器，由所述处理器使能所述至少一个缓冲器，以允许所述在线测试器对待编程的闪存器件进行编程。所述在线测试器对待编程的闪存器件并行编程。

如果所述闪存器件没有通过在线测试，则所述处理器可以禁用所述至少一个缓冲器。所述至少一个缓冲器包括：地址缓冲器、数据缓冲器、以及控制缓冲器。所述处理器可以使能所述至少一个缓冲器直到对所述闪存器件的编程完成为止。所述处理器通过监控就绪忙碌线来确定对所述闪存器件的编程是否已经完成。所述处理器通过读取所述闪存器件内的状态存储器来确定对所述闪存器件的编程是否已经完成。每个所述电路还包括用于与所述在线测试器进行通信的总线，以及用于与相应的印制电路板进行通信的总线。

对本领域技术人员而言，通过阅读以下的详细说明，并适当地参考所附附图，本发明的这些和其它方案和优点是显而易见的。此外，应该理解，发明内容部分仅仅是实例，并非用于限制本发明所要求保护的范围。

附图说明

以下将结合附图对优选实施例进行描述，其中不同附图中的相似的附图标记表示相似的元件，并且其中：

图1为根据实例的在线测试器的框图；

图2为根据实例的电路板的框图；

图3为根据实例的位于测试夹具(test fixture)内的一组并行编程器件的框图；

图4为根据另一实例的位于测试夹具(test fixture)内的一组并行编程器件的方框图；

图5为根据实例的并行编程的框图；

图6为根据另一实例的并行编程的框图；

图7为根据另一实例的并行编程的框图；

图8为根据实例的并行编程器件的框图。

具体实施方式

图1为在线测试器(ICT)100的框图。作为非限制性实例，ICT 100可以是HP/Agilent 3070。通常，ICT 100包括测试夹具104、测试头106、以及计算机108。测试头106和计算机108的组合有时被称为ICT机，并且可以如图3所示共同放置测试头106和计算机108。

ICT 100可以设计为测试印制电路板(PCB)102或者包括不只一个PCB的电路板面板(circuit board panel)，例如参考图2说明的电路板面板200。例如ICT 100可以测试PCB 102或者电路板面板200的短路、断路、最大电流(current draw)、容差(tolerance)、和/或功能。可以为每个PCB设计定制测试夹具104。

计算机108包括处理器，数据存储器，以及在本领域公知的，存储在数据存储器中并且可由处理器来执行的机器语言指令。计算机108不限于具有任何特定类型的处理器、数据存储器、或指令格式。计算机108可以选择专门用于特定类型的电路板设计的测试应用程序。通常，测试应用程序将信息驱动到测试头106。

测试头106接收来自计算机108的信息，并通过驱动测试头106上的多个测试引脚110来响应，测试引脚110包括向测试夹具104提供数据和地址信息的测试引脚110。测试夹具104包括与至少一些测试引脚110对准的触点112，这些触点被引至相应的弹性探针114。以这种方式固定弹性探针114，即，在PCB 102或电路板面板200放置在测试夹具104上时，弹性探针114与位于PCB 102或电路板面板200的底部表面的各种测试焊盘(test pad)(未示出)相接触。这些测试焊盘被引至与PCB102或电路板面板200相连接的元件的各个引脚。

计算机108内的处理器可以是向量处理器，其有助于测试PCB 102或电路板面板200。向量处理器产生发送至PCB 102或电路板面板200的输入，而作为响应，向量处理器期望来自PCB 102和电路板面板200的特定输出。如果向量处理器接收到期望的输出，那么这种特定测试图案(pattern)可以被认为是合格的测试。否则，向量处理器可以将测试确定为失败，这表明PCB102或者电路板面板200是有故障的。在向量处理器向PCB102或者电路板面板200提供了有效的测试时，这种类型的处理器不能做出决定。

ICT 100也可以用于对PCB 102或者电路板面板200上的存储组件进行编程。例如，ICT 100可以用于对位于PCB 102或者电路板面板200上的闪存器件进行编程。通常，ICT 100向闪存器件发出编程命令，应用要编程的地址和数据，并随后轮询验证编程是否完成。通常，每种闪存器件都具有提供给ICT 100的用于编程的特定指令。

图2为电路板面板200的方框图。电路板面板200可以包括多于一个PCB，例如PCB 202-212。虽然电路板面板200示出了具有六个PCB 202-212，但是电路板面板200可以具有多于六个或少于六个PCB。为了制造效率，PCB202-212通常是制造为一个电路板面板的相同电路的多个实例(instance)。可以在制造和测试之后，通过切割或者折断来分离PCB 202-212，以提供单个产品。例如，每个PCB 202-212可以是调制解调器板。

使用并行编程器件是有益的，其对在位于电路板面板200(例如，在测单元(UUT))上的PCB上包含的所有闪存器件基本上同时进行编程。多模块ICT可以具有用于将信号从特定模块传送到模块所测试的UUT的总线。特定的闪存可能会不能通过一个或多个标准ICT测试，并且不能被编程。不能对没有通过测试的闪存进行编程。因此，如果特定的闪存不能通过ICT测试，则并行编程器件应该能够禁止对这些闪存器件进行编程。此外，不能进行编程的闪存器件不应阻止其它闪存器件的编程。

图3为示出位于测试夹具104内的一组并行编程器件300的框图。每个并行编程器件300为具有小足印的(small footprint)的独立器件，其使得并行编程器件300能够安装在具有有线探针干涉的测试夹具104内。使用标准连接器、使用直接连接或通过绕接至测试夹具104内的探针插座的线、或者使用将电路添加至测试夹具104的其它任意方法都可以将并行编程器件300连接至测试夹具104。

优选地，测试夹具104设计为具有能够与并行编程器件300连接的附加连接器(未示出)。结果，可以将并行编程器件300称为“插件”器件，其可以容易地插入测试夹具104或从测试夹具104中移出，而不影响ICT机的运行。可以用电线将连接器连接至弹性探针114，弹性探针114被连接至测试夹具104内的触点112。

图4为示出一组位于测试夹具104内的并行编程器件300(描述为“并行器件”)的另一视图的方框图400。在此实例中，十个UUT设置在300HP/Agilent 3070双模块系统内，并经由并行编程器件并行连接。图4中的灰色区域表示测试夹具104的容量。

虽然图4描绘了双模块系统，但是ICT 100可以是单模块系统或者具有多于两个模块的系统。图4中的双模块系统示出了并行器件的两个(或多个)并行支路。如果必要，可以使并行支路在模块1和模块2之间的接地平面(ground plane)分开。如果ICT 100仅包括一个模块或计算机108，则并行器件可以被并行连接至这个模块。

如图3-图4所示，单个并行编程器件300被专门用于每个UUT。在图3描绘的实例中，有四个并行编程器件300，而在图4描绘的实例中，有十个并行编程器件300。虽然并行编程器件300被描绘为单机器件，可以理解的是，可以将并行编程器件300封装在一个或多个封包(package)内。

在对闪存进行编程的过程开始之前接合并行编程器件300。单个的并行编程器件300将从ICT机的总线上发出的信号适当地应用到UUT上的闪存上。图5-图7提供了对于并行编程器件300、ICT机、以及UUT之间通信的多种描述。

图5为示出了并行编程器件300如何在ICT期间对闪存进行编程的框图。在此实例中，来自ICT机的输入信号被发送至与UUT1相对应的总线上。总线也被连接至与UUT1相连的第一并行编程器件300。随后经由其它相应的并行编程器件300，将总线上的信号连接至其它的UUT。

如果任何一个闪存(在此实例中的UUT2、UUT3、或UUT4)没有通过ICT测试和/或不需要进行编程，则并行编程器件300不将这个UUT连接至总线。这防止了对闪存进行编程，并且保护总线不会出现可能的短路或与这个UUT相关联的器件问题。图6和图7提供了在一个闪存没有通过在线测试的情况下，进行并行编程的实例。

图6为示出当UUT 3上的闪存没有通过ICT测试时，进行并行编程的框图600。与UUT 3相关联的并行编程器件300断开UUT 3与总线之间的连接，以阻止对这个UUT进行编程。图7为示出当UUT 1上的闪存没有通过ICT测试时，进行并行编程的框图700。在此实例中，ICT机驱动至UUT 2，UUT2将这些信号连接至总线。连接至UUT 1的并行编程器件300从总线接收信号，但是并不将总线连接至UUT 1。

如上所述，并行编程器件300从ICT机驱动信号至具有通过ICT测试的闪存器件的UUT。如果多于一个UUT具有没有通过ICT测试的闪存器件，则相应的并行编程器件300不驱动信号至这些UUT。结果，基于哪一个闪存器件通过ICT测试，存在多种由并行编程器件300进行编程的闪存器件的组合。

通常，何时闪存编程可以进入到下一地址和数据的决定通过闪存器件做出的、显示对闪存器件的编程已经完成的响应来确定。有两种常用的方法来确定何时闪存完成操作：(1)使用通常被称为就绪忙碌信号的硬件信号；以及(2)直接读取闪存器件本身的状态寄存器。

为实现就绪忙碌方法，就绪忙碌线可以在闪存器件进行操作时被拉低，而在操作完成时回到高状态。通过等待就绪忙碌线回到高状态，并行编程器件300可以确定何时下一次地址和数据编程会出现。并行编程器件300可以包括将所有被编程的闪存器件的就绪/忙碌线连接在一起的逻辑器件。这个逻辑器件的单个输出发出信号，表明所有的闪存器件已经完成了操作并为下一次操作做好了准备。

为实现状态寄存器方法，并行编程器件300通过并入微处理器或逻辑器件来读取状态寄存器，以与闪存器件通信并随后通过与上述就绪忙碌接口相同的接口做出响应。当每个编程操作开始时，处理器可以将连接至就绪忙碌线的相同的线拉低。当状态寄存器报告闪存已经完成了它的操作时，微处理器或逻辑器件可以将就绪忙碌线拉高。这基本上向编程源(programmingsource)提供了与就绪/忙碌方法相似的信号传输。

为了给特定闪存器件选择就绪忙碌方法或状态寄存器方法，可以使用硬件上的跳线(jumper)或信号确定使用上述哪种方法。微处理器或逻辑器件可以处理这个信号或跳线的设置，从而做出响应。

图8为并行处理器件的300的框图800。并行处理器件300包括：微处理器802、数据缓冲器804、地址缓冲器806、控制缓冲器808、一级总线接口810、二级总线接口812、ICT总线连接器814、以及UUT连接器816。并行处理器件300也可以具有其它组件。

此外，并行处理器件300可以具有提供基本上相同功能的不同设计，例如，如果所有的UUT都具有已知的好的闪存器件，那么微处理器802和/或缓冲器804-808就是不必要的了。作为替代，可以使用电线直接连接一级总线810和二级总线812。

微处理器802控制并行处理器件300的操作。微处理器802通过ICT总线连接器814和初级总线接口810从ICT机获取、信号。这些信号可以指出并行处理器件300应该使能或禁用缓冲器804-808。当使能缓冲器804-808时，微处理器802允许从ICT机经由二级总线接口812发出信号，以对连接至UUT 816上的闪存器件进行编程。微处理器802允许访问UUT，直到完成对闪存的并行编程。

通过并行使用多个并行处理器件300，ICT机可以对闪存并行编程，从而以并行的器件的数目划分每个器件的闪存时间，虽然理论上对能够并行实现的并行处理器件300的数目没有限制，但是由于测试夹具104可能存在连接和/或空间的限制，可能限制了能够同时进行编程的闪存的数目。

一组并行处理器件300允许在基本上同一时间对闪存进行编程，而不使用附加的来自ICT机的资源。使用HP/Agilent 3070双模块机来说明下面的实例，其中HP/Agilent 3070双模块机能够并行测试和闪存两个板。如果电路板面板200有10个板，而每个器件的闪存时间是15秒，那么HP/Agilent3070双模块机需要75秒来对所有的10个器件进行编程：一次对10个器件中的两个器件进行编程。通过使用测试夹具104中的并行处理器件300，HP/Agilent 3070能够在15秒内对所有10个板并行闪存。结果，不必将添加附加的模块添加至HP/Agilent 3070，就能显著地缩短对所有闪存器件进行编程的时间。

本发明并不限于如上所述的总线型方法，也可以使用其它的并行编程方法。例如，ICT机可以将程序代码以顺序方式传送至每个并行编程器件300。这样，几个并行编程器件300可以在几乎同一时间对闪存进行编程，虽然编程的开始时间可以被程序传送时间延迟。

应该可以理解，所举的实施例仅为示例性的，而不应看作是对本发明的范围的限制。例如，虽然在此参考HP/Agilent ICT对闪存编程器300进行了描述，但闪存编程器300也可以与其它ICT一起使用，例如由Teradyne、Genrad或其它公司制造的ICT。除非声明了效果，否则权利要求书不应理解成限制所述的顺序或元件。因此，落入所附权利要求书精神和范围内的所有实施例及其等效都如同本发明一样请求保护。

Claims (20)

1.一种在进行在线测试期间对闪存存储器并行编程的方法，包括组合：

识别多个连接至测试夹具的印制电路板中的哪一个具有通过了在线测试的闪存器件；以及

对通过了在线测试的闪存器件并行编程。

2.如权利要求1所述的方法，其中识别多个印制电路板中的哪一个通过了在线测试包括从在线测试器接收信号。

3.如权利要求1所述的方法，其中对通过了在线测试的闪存器件并行编程包括：

使能所述测试夹具内与具有通过在线测试的闪存器件的印制电路板相对应的缓冲器；

禁用所述测试夹具内与具有没有通过在线测试的闪存器件的印制电路板相对应的缓冲器；以及

经由使能的缓冲器传递来自所述在线测试器的编程信息。

4.如权利要求3所述的方法，其中使能缓冲器将所述在线测试器电连接至对应于使能的缓冲器的印制电路板。

5.如权利要求3所述的方法，其中禁用缓冲器防止了相应的印制电路板上的闪存器件被编程。

6.如权利要求3所述的方法，其中禁用缓冲器保护了所述在线测试器不受没有通过在线测试的闪存器件的影响。

7.如权利要求3所述的方法，其中所述编程信息包括对通过在线测试的闪存器件进行编程的地址、数据、以及控制信号。

8.如权利要求1所述的方法，其中对通过在线测试的闪存器件并行编程包括连接所述测试夹具内的多个并行编程器件，其中所述并行编程器件的数目与连接至所述测试夹具的印制电路板的数目相等。

9.如权利要求8所述的方法，其中所述并行编程器件提供在线测试器和多个印制电路板之间的通信路径，所述通信路径有助于对通过在线测试的闪存器件并行编程。

10.如权利要求1所述的方法，还包括监控对通过在线测试的闪存器件并行编程的完成。

11.如权利要求10所述的方法，其中监控并行编程的完成包括监控就绪忙碌线。

12.如权利要求10所述的方法，其中监控并行编程的完成包括读取所述闪存器件内的状态寄存器。

13.一种在进行在线测试期间对闪存存储器并行编程的系统，包括组合：

处理器；

数据存储器；以及

机器语言指令，存储在所述数据存储器内，可由所述处理器执行以：

从在线测试器接收用于识别多个连接至测试夹具的印制电路板中的哪一个具有通过了在线测试的闪存器件的信号；

使能所述测试夹具内与具有通过了在线测试的闪存器件的印制电路板相对应的缓冲器；

禁用所述测试夹具内与具有没有通过在线测试的闪存器件的印制电路板相对应的缓冲器；以及

经由使能的缓冲器传递来自所述在线测试器的编程信息，以对通过了在线测试的闪存器件并行编程。

14.一种在进行在线测试期间对闪存存储器并行编程的系统，包括组合：

在线测试器，设计为对多个印制电路板进行在线测试，其中所述在线测试器包括在测试期间连接至多个印制电路板的测试夹具；以及

多个电路，设置在所述测试夹具内，其中所述多个电路中的每一个对应于多个印制电路板中的一个，并且其中每个所述电路包括：

处理器，从所述在线测试器接收指出所述多个印制电路板中的哪一个具有待编程的闪存器件的信号；以及

至少一个缓冲器，由所述处理器使能所述至少一个缓冲器，以允许所述在线测试器对待编程的闪存器件进行编程；

其中所述在线测试器对待编程的闪存器件并行编程。

15.如权利要求14所述的系统，其中如果所述闪存器件没有通过在线测试，则所述处理器可以禁用所述至少一个缓冲器。

16.如权利要求14所述的系统，其中所述至少一个缓冲器包括：地址缓冲器、数据缓冲器、以及控制缓冲器。

17.如权利要求14所述的系统，其中所述处理器可以使能至少一个所述缓冲器直到对所述闪存器件的编程完成为止。

18.如权利要求17所述的系统，其中所述处理器通过监控就绪忙碌线来确定对所述闪存器件的编程是否已经完成。

19.如权利要求17所述的系统，其中所述处理器通过读取所述闪存器件内的状态存储器来确定对所述闪存器件的编程是否已经完成。

20.如权利要求14所述的系统，其中每个所述电路还包括用于与所述在线测试器进行通信的总线，以及用于与相应的印制电路板进行通信的总线。

Images