CN113066520B - 存储装置及其制造、测试和数据保护方法 - Google Patents
存储装置及其制造、测试和数据保护方法 Download PDFInfo
- Publication number
- CN113066520B CN113066520B CN202110404823.0A CN202110404823A CN113066520B CN 113066520 B CN113066520 B CN 113066520B CN 202110404823 A CN202110404823 A CN 202110404823A CN 113066520 B CN113066520 B CN 113066520B
- Authority
- CN
- China
- Prior art keywords
- controller
- memory
- pad
- test
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
Landscapes
- Storage Device Security (AREA)
- Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开提供了存储装置及其制造、测试和数据保护方法。根据本公开的一种制造存储装置的方法,存储装置包括封装有控制器和存储器的封装部,以及从封装部暴露出的测试引脚,该方法包括:将控制器和/或存储器中功能电路引出端对应的测试焊盘与测试引脚连接;以及配置控制器,使得控制器能够响应于施加至测试引脚、并经由测试焊盘接收到的激励信号,触发对功能电路的测试。
Description
技术领域
本申请涉及半导体设计及制造领域,更具体地,涉及存储装置设计及制造领域。
背景技术
现有MNAND存储器的外接引脚由标准协议规定,只有部分关键的功能或命令所对应的焊盘才会由芯片外部的引脚引出,例如,输入输出IO、指令CMD、时钟CLK等。芯片的其他引脚作为未定义特定连接的空引脚NC(Not connect)或者其它备用引脚例如VC(VendorConnect)引脚。由于芯片内部的很多辅助电路并未连接至外部引脚,因此造成对这些电路的检测困难。例如,在进行封装测试时,只能检测到连接至外部引脚的电路是否存在开路或短路等问题,而对于未连接到外部引脚的辅助电路则难以进行相应的检测。
发明内容
本申请提供了可至少部分解决现有技术中存在的上述问题的方法和装置。
根据一个方面,本申请提供了一种制造存储装置的方法,所述存储装置包括封装有控制器和存储器的封装部,以及从所述封装部暴露出的测试引脚,所述方法包括:将所述控制器和/或所述存储器中功能电路引出端对应的测试焊盘与所述测试引脚连接;以及配置所述控制器,使得所述控制器能够响应于施加至所述测试引脚、并经由所述测试焊盘接收到的激励信号,触发对所述功能电路的测试。
在一个实施方式中,所述测试引脚为未基于标准协议预先定义特定连接的空引脚或备用引脚。
在一个实施方式中,所述功能电路包括一个待测试电路,所述测试焊盘对应于所述一个待测试电路的引出端。
在一个实施方式中,所述功能电路包括多个待测试电路,所述多个待测试电路的引出端共用所述测试焊盘。
在一个实施方式中,所述方法还包括:配置所述控制器,使得所述控制器将对所述功能电路进行测试所得的结果存储至所述存储器中。
在一个实施方式中,所述激励信号包括用于对所述功能电路进行测试的信号。
根据另一个方面,本申请提供了一种存储装置,包括:封装有控制器和存储器的封装部;以及从所述封装部暴露出的测试引脚,所述测试引脚与所述控制器和/或所述存储器中功能电路引出端对应的测试焊盘连接,其中,所述控制器被配置为,能够响应于施加至所述测试引脚、并经由所述测试焊盘接收到的激励信号,触发对所述功能电路的测试。
在一个实施方式中,所述测试引脚为未基于标准协议预先定义特定连接的空引脚或备用引脚。
在一个实施方式中,所述功能电路包括一个待测试电路,所述测试焊盘对应于所述一个待测试电路的引出端。
在一个实施方式中,所述功能电路包括多个待测试电路,所述多个待测试电路的引出端共用所述测试焊盘。
在一个实施方式中,所述方法还包括:所述控制器还被配置为将对所述功能电路进行测试所得的结果存储至所述存储器中。
根据另一个方面,本申请提供了一种对存储装置进行测试的方法,包括:向所述测试引脚施加激励信号;所述控制器经由所述测试焊盘接收所述激励信号;以及所述控制器基于所述激励信号触发对所述功能电路的测试。
在一个实施方式中,所述激励信号包括用于对所述功能电路进行测试的信号。
根据另一个方面,本申请提供了一种制造存储装置的方法,所述存储装置包括封装有控制器和存储器的封装部,以及从所述封装部暴露出的安全引脚,所述方法包括:将所述控制器和/或所述存储器中的至少一个虚拟焊盘与所述安全引脚连接;以及配置所述控制器,使得所述控制器能够:响应于施加至所述安全引脚、并经由所述虚拟焊盘接收到的激励信号,使得所述存储器处于可操作状态,否则,使得所述存储器处于不可操作状态。
在一个实施方式中,所述方法还包括:在所述存储器中设置开关焊盘,所述开关焊盘响应于来自所述控制器的指令改变所述存储器的操作状态。
在一个实施方式中,所述方法还包括:将所述虚拟焊盘与所述开关焊盘连接;以及通过所述连接向所述开关焊盘发送所述指令。
在一个实施方式中,所述安全引脚为未基于标准协议预先定义特定连接的空引脚或备用引脚。
在一个实施方式中,所述方法还包括:在所述控制器中预定义安全信号;以及配置所述控制器,使得所述控制器将所述激励信号与所述安全信号进行比较,若相同,则使得所述存储器处于可操作状态,若不同,则使得所述存储器处于不可操作状态。
根据另一个方面,本申请提供了一种存储装置,包括:封装有控制器和存储器的封装部;以及从所述封装部暴露出的安全引脚,所述安全引脚与所述控制器和/或所述存储器中的至少一个虚拟焊盘连接,其中,所述控制器被配置为,响应于施加至所述安全引脚、并经由所述虚拟焊盘接收到的激励信号,使得所述存储器处于可操作状态,否则,使得所述存储器处于不可操作状态。
在一个实施方式中,所述存储器包括开关焊盘;以及所述控制器还被配置为向所述开关焊盘发送指令以控制所述开关焊盘改变所述存储器的操作状态。
在一个实施方式中,所述虚拟焊盘与所述开关焊盘连接,以使得所述指令能够通过所述连接发送至所述开关焊盘。
在一个实施方式中,所述安全引脚为未基于标准协议预先定义特定连接的空引脚或备用引脚。
在一个实施方式中,所述控制器中预存储有安全信号;以及所述控制器还被配置为,将所述激励信号与所述安全信号进行比较,若相同,则使得所述存储器处于可操作状态,若不同,则使得所述存储器处于不可操作状态。
根据另一个方面,本申请提供了对存储装置进行数据保护的方法,包括:向所述安全引脚施加激励信号;所述控制器经由所述虚拟焊盘接收所述激励信号;以及所述控制器将所述激励信号与所述安全信号进行比较,若相同,则使得所述存储器处于可操作状态,若不同,则使得所述存储器处于不可操作状态。
附图说明
通过阅读参照以下附图所作的对非限制性实施例的详细描述,本申请的其它特征、目的和优点将会变得更明显。其中:
图1是根据本申请实施方式的制造存储装置的方法的流程图;
图2是根据本申请实施方式制造的存储装置的部分内部连接示意图;
图3是根据本申请实施方式测试存储装置时对存储装置的测试引脚所施加的激励信号的示意图;
图4是根据本申请实施方式的测试存储装置的方法的流程图;
图5是根据本申请另一种实施方式的制造存储装置的方法的流程图;
图6是根据本申请另一种实施方式制造的存储装置的部分内部连接示意图;
图7是根据本申请另一种实施方式制造的存储装置所定义的安全信号的示意图;以及
图8是根据本申请实施方式的存储装置的数据保护方法的流程图。
具体实施方式
为了更好地理解本申请,将参考附图对本申请的各个方面做出更详细的说明。应理解,这些详细说明只是对本申请的示例性实施方式的描述,而非以任何方式限制本申请的范围。在说明书全文中,相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应注意,在本说明书中,第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来,而不表示对特征的任何限制,尤其不表示任何的先后顺序。因此,在不背离本申请的教导的情况下,本申请中讨论的第一侧也可被称作第二侧,第一窗口也可称为第二窗口,反之亦然。
在附图中,为了便于说明,已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的,用语“大致”、“大约”以及类似的用语用作表近似的用语,而不用作表程度的用语,并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
此外,在本文中,当描述一个部分位于另一部分“上”时,例如“在……上”、“在……之上”和“在……上方”的含义应以最宽泛的方式来解释,使得“在……上”不仅意味着“直接在某物上”,而且还包括其间具有中间特征或层的“在某物上”的含义,并且“在……之上”或“在……上方”并非绝对表示以重力方向为基准位于之上之意,也不仅意味着“在某物之上”或“在某物上方”的含义,而且还可以包括其间没有中间特征或层的“在某物之上”或“在某物上方”的含义(即,直接在某物上)。
还应理解的是,诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述,其表示存在所陈述的特征、元件和/或部件,但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外,当诸如“...中的至少一个”的表述出现在所列特征的列表之后时,其修饰整列特征,而非仅仅修饰列表中的单独元件。此外,当描述本申请的实施方式时,使用“可”表示“本申请的一个或多个实施方式”。并且,用语“示例性的”旨在指代示例或举例说明。
除非另外限定,否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是,除非本申请中有明确的说明,否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义,而不应以理想化或过于形式化的意义解释。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。另外,除非明确限定或与上下文相矛盾,否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序,而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本申请。
此外,在本申请中当使用“连接”或“联接”时可表示相应部件之间为直接的接触或间接的接触,除非有明确的其它限定或者能够从上下文推导出的除外。
图1是根据本申请实施方式的制造存储装置的方法的流程图。参见图1,该方法2000-1可包括如下步骤:
S1,将控制器和/或存储器中功能电路引出端对应的测试焊盘与测试引脚连接;以及
S2,配置控制器,使得控制器能够响应于施加至测试引脚、并经由测试焊盘接收到的激励信号,触发对功能电路的测试。
图2是根据本申请实施方式制造的存储装置的部分内部连接示意图。如图2所示,存储装置1000可包括封装部100和从封装部100暴露出的测试引脚200。其中,封装部100可包括控制器110和存储器120。图2中仅示出一个测试引脚200,但本领域技术人员可以理解的是,测试引脚200可为多个。
进一步地,控制器110中可包括测试焊盘111a,测试焊盘111a可以是控制器110中功能电路的引出端;存储器120中可包括测试焊盘121a,测试焊盘121a可以是存储器120中功能电路的引出端。测试焊盘111a和测试焊盘121a同样可为多个。
此外,控制器110以及存储器120中还可包括一些特定功能焊盘,例如图2中所示的110-1和120-1均可以为特定功能焊盘。所述特定功能焊盘同样可以是控制器110以及存储器120中的特定的功能电路的引出端,不过,与所述测试焊盘不同的是,所述特定功能焊盘可以是在现有技术中,根据存储器设计标准协议规定,已经由封装部100的内部连接至从封装部100暴露出的已定义特定功能的特定引脚(例如图2中的引脚300)的焊盘。如图2中焊盘120-1与焊盘110-1连接,同时,焊盘110-1与引脚300连接的示意即现有技术中任意一个特定引脚的连接示意。
如图2中所示,可将控制器110中的测试焊盘111a与存储器120中的测试焊盘121a连接,并且,可将存储器120中的测试焊盘121a与存储装置1000的测试引脚200连接。
控制器110被配置为能够响应于施加至测试引脚200的激励信号,触发对控制器110中对应于测试焊盘111a的功能电路的检测。具体而言,施加到测试引脚200的激励信号,经由例如测试引脚200与测试焊盘121a以及测试焊盘111a的连接,传输至控制器110的测试焊盘111a。控制器110被配置为能够感知和识别测试焊盘111a接收到的激励信号,并依据该激励信号触发对控制器110中对应于测试焊盘111a的功能电路的检测。
本领域技术人员可以理解的是,图2所示的测试焊盘与测试引脚的连接仅是示例性的,本发明不限于此。根据另一个实施例,控制器110中的测试焊盘111a可不与存储器120中的测试焊盘121a连接,而直接与测试引脚200连接。根据又一个实施例,控制器110中的测试焊盘111a和存储器120中的测试焊盘121a可分别与不同的测试引脚200连接。控制器110能够基于所述激励信号触发对连接至测试焊盘的相应功能电路的检测。
在本申请的一个实施方式中,测试引脚200可以是从封装部100暴露出来的未定义特定连接的空引脚或备用引脚。具体而言,存储装置包括多个从封装部100暴露出来的引脚,其中,根据存储器标准协议的规定,有一部分引脚是被定义了特定连接的特定引脚,即这些特定引脚连接至根据协议规定的存储装置内部的一些特定功能电路,例如,定义了特定连接的引脚可以包括输入输出引脚(IO),指令引脚(CMD),以及时钟引脚(CLK)等。图2中的引脚300即可以是例如IO、CMD或CLK这类的一个特定引脚。从封装部100暴露出来的还有另一部分引脚是空引脚(NC引脚)或者备用引脚(VC引脚),即这些引脚没有与存储装置内部的任何功能电路连接。图2中的测试引脚200可以是例如此类的空引脚或备用引脚中的任意一个。
在本申请的一个实施方式中,测试焊盘111a或测试焊盘121a对应的功能电路可以为一个待测试电路,即测试焊盘111a或测试焊盘121a可以是一个待测试电路的引出端。
在本申请的另一些实施方式中,测试焊盘111a或测试焊盘121a对应的功能电路也可以为多个待测试电路,即测试焊盘111a或测试焊盘121a可以是多个待测试电路的引出端所共用的测试焊盘。
待测试电路、以及待测试电路与测试焊盘的对应关系可根据测试需要进行具体设计,本申请对此不作具体限定。
在本申请的一个实施方式中,控制器110还被配置为能够将对存储装置内部电路所做检测的结果存储到存储器120中,以方便后续对检测结果的读取和管理。根据一个实施例,检测结果通过例如测试焊盘111a与测试焊盘121a的连接存储至存储器120中(如图2所示)。
在本申请的一个实施方式中,施加给测试引脚200的激励信号可以包括用于对待测试的功能电路进行测试的信号。例如,该激励信号可以是如图3所示的波形信号。波形信号的具体类型可根据测试需要进行具体设定,并且,所述激励信号可以是例如一种波形,也可以是例如依序施加给测试引脚200的多种不同波形。
其中,需要说明的是,在具体的实施方式中,可选择控制器110和/或存储器120包括的多个测试焊盘中的至少一个与测试引脚200连接。亦可选择控制器110和/或存储器120包括的多个测试焊盘中的至少一个与测试引脚200连接的同时,还与控制器110和/或存储器120中的至少一个特定功能焊盘连接。如前所述,所述特定功能焊盘可以是根据存储器设计标准协议规定已经由封装部100的内部连接至从封装部100暴露出的已定义特定功能的特定引脚的焊盘。举例来说,图2中所示的焊盘110-1和120-1均可以为特定功能焊盘,其中,测试焊盘111a与焊盘120-1连接。总之,封装部100内部的测试焊盘与封装部100内部的特定功能焊盘以及测试引脚的连接,可根据需要测试的存储装置的内部电路的具体情况进行相应的设计和连接,本申请对此不作具体限定。
图4是根据本申请实施方式的对前述存储装置进行测试的方法的流程图。参见图4,该方法2000-2可包括如下步骤:
S1,向测试引脚施加激励信号;
S2,控制器经由测试焊盘接收所述激励信号;以及
S3,控制器基于所述激励信号触发对所述功能电路的测试。
作为一个具体示例,例如,控制器110中包括静态随机存取存储器(SRAM),现有技术中的正常封装测试过程中无法支持对SRAM的检测功能,而根据本申请的实施方式,再次参见图2,当将存储装置1000中SRAM电路引出端的焊盘与测试引脚连接后,则可以支持由例如主机来主动控制SRAM的检测功能。以eMMC(嵌入式多媒体控制器)为例,具体操作方法如下:
首先,主机发送休眠命令让存储装置1000进入休眠模式,可清除SRAM上的有效数据,防止测试干扰到数据。
其次,在测试引脚200上施加激励信号,根据具体实现,信号波形可以有多种定义方式,例如,可定义如下三种波形:低高低波形、高低高波形以及低高波形,该三种不同波形例如可以分别对应触发对SRAM的第一区域、第二区域和第三区域的检测。
此后,激励信号经由测试引脚200和测试焊盘121a至测试焊盘111a的连接传送至测试焊盘111a,控制器110响应于测试焊盘111a上接收到的上述激励信号触发对SRAM的上述第一区域、第二区域和第三区域的检测。
测试结束后,控制器将检测结果通过测试焊盘111a至测试焊盘121a的连接存储到存储器120中,并拉低测试引脚200处的信号,作为给予主机测试结束的反馈。
主机响应于上述反馈,发送唤醒命令唤醒存储装置1000,并可通过标准协议读取所存储的检测结果。
根据本申请实施方式的制造/测试存储装置的方法,可以实现在包括封装测试以及后期需要对存储装置进行检测等情况下,不需要破坏存储装置,直接检测出封装内部一些辅助电路的连接或焊接是否成功。
图5是根据本申请另一种实施方式的制造存储装置的方法的流程图。参见图5,该方法2000-3可包括如下步骤:
S1,将控制器和/或存储器中的至少一个虚拟焊盘与安全引脚连接;以及
S2,配置控制器,使得控制器能够:响应于施加至安全引脚、并经由虚拟焊盘接收到的激励信号,使得存储器处于可操作状态,否则,使得存储器处于不可操作状态。
图6是根据本申请另一种实施方式制造的存储装置的部分内部连接示意图。如图6所示,存储装置1000可包括封装部100和从封装部100暴露出的安全引脚400。其中,封装部100可包括控制器110和存储器120。图6中仅示出一个安全引脚400,但本领域技术人员可以理解的是,安全引脚400可为多个。
进一步地,控制器110中可包括虚拟焊盘112a,虚拟焊盘112a可以是控制器110中功能电路的引出端;存储器120中可包括虚拟焊盘122a,虚拟焊盘122a可以是存储器120中功能电路的引出端。虚拟焊盘112a和虚拟焊盘122a同样可为多个。
此外,控制器110以及存储器120中还可包括一些特定功能焊盘,例如图6中所示的110-2可以是一个特定功能焊盘。所述特定功能焊盘同样可以是控制器110以及存储器120中的特定的功能电路的引出端,不过,与所述测试焊盘不同的是,所述特定功能焊盘可以是在现有技术中,根据存储器设计标准协议规定,已经由封装部100的内部连接至从封装部100暴露出的已定义特定功能的特定引脚(例如图6中的引脚500)的焊盘。如图6中焊盘110-2与引脚500连接的示意即现有技术中任意一个特定引脚的连接示意。
如图6中所示,可将控制器110中的虚拟焊盘112a与存储器120中的虚拟焊盘122a连接,并且,可将存储器120中的虚拟焊盘122a与存储装置1000的安全引脚400连接。
控制器110被配置为能够响应于施加至安全引脚400的激励信号,控制使得存储器处于可操作状态,否则,使得存储器处于不可操作状态。具体而言,施加到安全引脚400的激励信号,经由例如安全引脚400与虚拟焊盘122a以及虚拟焊盘112a的连接,传输至控制器110的虚拟焊盘112a。控制器110被配置为能够感知和识别虚拟焊盘112a接收到的激励信号,并依据该激励信号控制存储器处于可操作状态或不可操作状态。
本领域技术人员可以理解的是,图6所示的虚拟焊盘与安全引脚的连接仅是示例性的,本发明不限于此。根据另一个实施例,控制器110中的虚拟焊盘112a可不与存储器120中的虚拟焊盘122a连接,而直接与安全引脚400连接。控制器110能够基于所述激励信号控制存储器处于可操作状态或不可操作状态。
在本申请的一个实施方式中,安全引脚400可以是从封装部100暴露出来的未定义特定连接的空引脚或备用引脚。如前所述,存储装置可包括多个从封装部100暴露出来的引脚,其中,根据存储器标准协议的规定,有一部分引脚是被定义了特定连接的特定引脚,即这些特定引脚连接至根据协议规定的存储装置内部的一些特定功能电路,例如,定义了特定连接的引脚可以包括输入输出引脚(IO),指令引脚(CMD),以及时钟引脚(CLK)等。图6中的引脚500即可以是例如IO、CMD或CLK这类的一个特定引脚。从封装部100暴露出来的还有另一部分引脚是空引脚(NC引脚)或者备用引脚(VC引脚),即这些引脚没有与存储装置内部的任何功能电路连接。图6中的安全引脚400可以是例如此类的空引脚或备用引脚中的任意一个。
进一步需要说明的是,封装部100内部所包括的虚拟焊盘、特定功能焊盘、封装部外部暴露的特定功能引脚以及空引脚或备用引脚之间可根据设计需要进行连接,本申请对此不作具体限定。
在本申请的一个实施方式中,存储器120中设置有开关焊盘120-2,开关焊盘120-2可响应于来自控制器110的指令改变存储器120的操作状态。
在本申请的一个实施方式中,控制器110中的虚拟焊盘112a与开关焊盘120-2连接,控制器110发送的改变存储器120的操作状态的指令可通过该连接发送至开关焊盘120-2。
本领域技术人员可以理解的是,图6所示的虚拟焊盘112a与开关焊盘120-2的连接仅是示例性的,本发明不限于此。根据另一个实施例,存储器120中的虚拟焊盘122a与开关焊盘120-2连接。控制器110能够基于所述激励信号向开关焊盘120-2发送指令以控制存储器的操作状态。
在本申请的一个实施方式中,控制器110被配置为包括预定义的安全信号,并能够将感知和识别到的例如虚拟焊盘112a所接收到的激励信号与预定义的安全信号进行比较,若激励信号与安全信号相同,则使得存储器120处于可操作状态,若激励信号与安全信号不同,则使得存储器120处于不可操作状态。
在本申请的一个实施方式中,上述安全信号的波形例如可以是如图7所示的波形。对于不同的存储装置产品,可以根据其安全等级由用户自定义所需的安全信号的波形,本申请对此不作统一限定。
进一步地,存储装置1000所应用的目标平台或终端可设定为预定义有该存储装置的安全信号,并且,其目标平台或终端可设定为在通电启动时自动向存储装置1000的安全引脚400发送该安全信号,存储装置1000的控制器110监测并识别与安全引脚400连接的相应虚拟焊盘上接收到的该安全信号,则控制器不会通过相应连接向开关焊盘120-2发送驱动存储器120不可操作的指令,即存储器可以正常使用。
相反,当存储装置1000被通电后没有接收到其预定义的安全信号,例如存储装置被从目标平台或终端上解焊下来连接到没有预定义其安全信号的其它标准接口上,在这种情况下,通电后由于没有向其安全引脚400发送其安全信号,或通电后向其安全引脚400发送的是与其安全信号不相同的其它波形信号,控制器110监测并识别到这种情况,则会通过例如相应的虚拟焊盘向开关焊盘120-2发送驱动存储器120不可操作的指令,使存储器120无法被读取或写入,实现保护存储装置内部数据的目的。
作为一个具体示例,例如,当上述开关焊盘120-2为存储器120的使能电路的引出端时,控制器110驱动开关焊盘120-2为高信号,即相当于不选中存储器120。在此之后,如果想要恢复存储装置1000的正常使用,则必须要在安全引脚400上施加其安全信号波形,控制器110监测并识别到与其预定义的安全信号相同的波形,会控制断开例如相应的虚拟焊盘与开关焊盘120-2的连接,即断开向开关焊盘120-2发送的不选中存储器120的指令,使得存储器可以重新被选中,恢复其正常的读写功能。
图8是根据本申请实施方式的存储装置的数据保护方法的流程图。参见图8,该方法2000-4可包括如下步骤:
S1,向安全引脚施加激励信号;
S2,控制器经由虚拟焊盘接收激励信号;以及
S3,控制器将激励信号与预设定的安全信号进行比较,若相同,则使得存储器处于可操作状态,若不同,则使得存储器处于不可操作状态。
根据本申请实施方式制造的存储装置为其内部存储的数据信息提供了相应的保护,使其不会被轻易的读取或变更。
以上描述仅为本申请的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解,本申请中所涉及的保护范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离技术构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (18)
1.一种制造存储装置的方法,所述存储装置包括封装有控制器和存储器的封装部,以及从所述封装部暴露出的测试引脚,其特征在于,所述方法包括:
将所述控制器和/或所述存储器中功能电路引出端对应的测试焊盘与所述测试引脚连接;以及
配置所述控制器,使得所述控制器能够响应于施加至所述测试引脚、并经由所述测试焊盘接收到的激励信号,触发对所述功能电路的测试,
其中,所述测试引脚为未基于标准协议预先定义连接的空引脚或备用引脚;所述测试焊盘为未基于标准协议预先定义连接的备用焊盘;所述激励信号包括用于对所述功能电路进行测试的信号。
2.根据权利要求1所述的方法,其特征在于,
所述功能电路包括一个待测试电路,所述测试焊盘对应于所述一个待测试电路的引出端。
3.根据权利要求1所述的方法,其特征在于,
所述功能电路包括多个待测试电路,所述多个待测试电路的引出端共用所述测试焊盘。
4.根据权利要求1所述的方法,其特征在于,所述方法还包括:
配置所述控制器,使得所述控制器将对所述功能电路进行测试所得的结果存储至所述存储器中。
5.一种存储装置,其特征在于,包括:
封装有控制器和存储器的封装部;以及
从所述封装部暴露出的测试引脚,所述测试引脚与所述控制器和/或所述存储器中功能电路引出端对应的测试焊盘连接,所述测试引脚为未基于标准协议预先定义连接的空引脚或备用引脚,所述测试焊盘为未基于标准协议预先定义连接的备用焊盘,
其中,所述控制器被配置为,能够响应于施加至所述测试引脚、并经由所述测试焊盘接收到的激励信号,触发对所述功能电路的测试,
所述激励信号包括用于对所述功能电路进行测试的信号。
6.根据权利要求5所述的存储装置,其特征在于,
所述功能电路包括一个待测试电路,所述测试焊盘对应于所述一个待测试电路的引出端。
7.根据权利要求5所述的存储装置,其特征在于,
所述功能电路包括多个待测试电路,所述多个待测试电路的引出端共用所述测试焊盘。
8.根据权利要求5所述的存储装置,其特征在于,
所述控制器还被配置为将对所述功能电路进行测试所得的结果存储至所述存储器中。
9.一种对如权利要求5-8中任一项所述的存储装置进行测试的方法,其特征在于,包括:
向所述测试引脚施加激励信号;
所述控制器经由所述测试焊盘接收所述激励信号;以及
所述控制器基于所述激励信号触发对所述功能电路的测试,
其中,所述激励信号包括用于对所述功能电路进行测试的信号。
10.一种制造存储装置的方法,所述存储装置包括封装有控制器和存储器的封装部,以及从所述封装部暴露出的安全引脚,其特征在于,所述方法包括:
将所述控制器和/或所述存储器中的至少一个虚拟焊盘与所述安全引脚连接;以及
配置所述控制器,使得所述控制器能够:响应于施加至所述安全引脚、并经由所述虚拟焊盘接收到的激励信号,使得所述存储器处于可操作状态,否则,使得所述存储器处于不可操作状态,
其中,所述安全引脚为未基于标准协议预先定义连接的空引脚或备用引脚,所述虚拟焊盘为未基于标准协议预先定义连接的备用焊盘。
11.根据权利要求10所述的方法,其特征在于,所述方法还包括:
在所述存储器中设置开关焊盘,所述开关焊盘响应于来自所述控制器的指令改变所述存储器的操作状态。
12.根据权利要求11所述的方法,其特征在于,所述方法还包括:
将所述虚拟焊盘与所述开关焊盘连接;以及
通过所述连接向所述开关焊盘发送所述指令。
13.根据权利要求10-12中任一项所述的方法,其特征在于,所述方法还包括:
在所述控制器中预定义安全信号;以及
配置所述控制器,使得所述控制器将所述激励信号与所述安全信号进行比较,若相同,则使得所述存储器处于可操作状态,若不同,则使得所述存储器处于不可操作状态。
14.一种存储装置,其特征在于,包括:
封装有控制器和存储器的封装部;以及
从所述封装部暴露出的安全引脚,所述安全引脚与所述控制器和/或所述存储器中的至少一个虚拟焊盘连接,所述安全引脚为未基于标准协议预先定义连接的空引脚或备用引脚,所述虚拟焊盘为未基于标准协议预先定义连接的备用焊盘,
其中,所述控制器被配置为,响应于施加至所述安全引脚、并经由所述虚拟焊盘接收到的激励信号,使得所述存储器处于可操作状态,否则,使得所述存储器处于不可操作状态。
15.根据权利要求14所述的存储装置,其特征在于,
所述存储器包括开关焊盘;以及
所述控制器还被配置为向所述开关焊盘发送指令以控制所述开关焊盘改变所述存储器的操作状态。
16.根据权利要求15所述的存储装置,其特征在于,
所述虚拟焊盘与所述开关焊盘连接,以使得所述指令能够通过所述连接发送至所述开关焊盘。
17.根据权利要求14-16中任一项所述的存储装置,其特征在于,
所述控制器中预存储有安全信号;以及
所述控制器还被配置为,将所述激励信号与所述安全信号进行比较,若相同,则使得所述存储器处于可操作状态,若不同,则使得所述存储器处于不可操作状态。
18.一种对如权利要求17中所述的存储装置进行数据保护的方法,其特征在于,包括:
向所述安全引脚施加激励信号;
所述控制器经由所述虚拟焊盘接收所述激励信号;以及
所述控制器将所述激励信号与所述安全信号进行比较,若相同,则使得所述存储器处于可操作状态,若不同,则使得所述存储器处于不可操作状态。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310099881.6A CN116072201A (zh) | 2021-04-15 | 2021-04-15 | 存储装置及其制造、测试和数据保护方法 |
CN202110404823.0A CN113066520B (zh) | 2021-04-15 | 2021-04-15 | 存储装置及其制造、测试和数据保护方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110404823.0A CN113066520B (zh) | 2021-04-15 | 2021-04-15 | 存储装置及其制造、测试和数据保护方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310099881.6A Division CN116072201A (zh) | 2021-04-15 | 2021-04-15 | 存储装置及其制造、测试和数据保护方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113066520A CN113066520A (zh) | 2021-07-02 |
CN113066520B true CN113066520B (zh) | 2023-02-28 |
Family
ID=76566816
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310099881.6A Pending CN116072201A (zh) | 2021-04-15 | 2021-04-15 | 存储装置及其制造、测试和数据保护方法 |
CN202110404823.0A Active CN113066520B (zh) | 2021-04-15 | 2021-04-15 | 存储装置及其制造、测试和数据保护方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310099881.6A Pending CN116072201A (zh) | 2021-04-15 | 2021-04-15 | 存储装置及其制造、测试和数据保护方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN116072201A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101079328A (zh) * | 2006-05-04 | 2007-11-28 | 怀斯特尔技术有限公司 | 在线测试期间闪存的并行编程 |
US20160093401A1 (en) * | 2014-09-26 | 2016-03-31 | Mediatek Inc. | Integrated circuits with built-in self test mechanism |
CN111798915A (zh) * | 2019-04-02 | 2020-10-20 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
-
2021
- 2021-04-15 CN CN202310099881.6A patent/CN116072201A/zh active Pending
- 2021-04-15 CN CN202110404823.0A patent/CN113066520B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101079328A (zh) * | 2006-05-04 | 2007-11-28 | 怀斯特尔技术有限公司 | 在线测试期间闪存的并行编程 |
US20160093401A1 (en) * | 2014-09-26 | 2016-03-31 | Mediatek Inc. | Integrated circuits with built-in self test mechanism |
CN111798915A (zh) * | 2019-04-02 | 2020-10-20 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113066520A (zh) | 2021-07-02 |
CN116072201A (zh) | 2023-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2943847B2 (ja) | メモリアレイの所定部分を書込み保護するシステム及び方法 | |
JP3925839B2 (ja) | 半導体記憶装置およびその試験方法 | |
US5925142A (en) | Self-test RAM using external synchronous clock | |
US5457659A (en) | Programmable dynamic random access memory (DRAM) | |
US8582356B2 (en) | Providing a ready-busy signal from a non-volatile memory device to a memory controller | |
KR100823166B1 (ko) | 통신 속도가 향상된 메모리 카드 및 메모리 카드를포함하는 메모리 카드 시스템 | |
US20070047378A1 (en) | Method And Apparatus For Obtaining Memory Status Information Cross-Reference To Related Applications | |
US4507761A (en) | Functional command for semiconductor memory | |
US8209460B2 (en) | Dual memory chip package operable to access heterogeneous memory chips | |
US7167408B2 (en) | Circuitry for a programmable element | |
US20080104458A1 (en) | Semiconductor memory, system, testing method for system | |
JP7279258B2 (ja) | 限られた数の試験ピンを使用するメモリデバイスを試験する方法およびその方法を使用するメモリデバイス | |
CN113066520B (zh) | 存储装置及其制造、测试和数据保护方法 | |
US7440349B2 (en) | Integrated semiconductor memory with determination of a chip temperature | |
KR100235284B1 (ko) | 반도체 장치 및 반도체 장치의 내부 기능 식별 방법 | |
US20200193741A1 (en) | Smart vehicle system | |
US7009417B2 (en) | Semiconductor module and methods for functionally testing and configuring a semiconductor module | |
CN108962331B (zh) | 半导体器件、测试方法和包括其的系统 | |
KR20200116814A (ko) | 메모리 시스템 및 이의 동작 방법 | |
CN108511026B (zh) | 检查电路、半导体存储元件、半导体装置以及连接检查方法 | |
CN113866604A (zh) | 一种芯片测试模式控制系统及控制方法 | |
US5202888A (en) | Semiconductor memory device having a multibit parallel test function and a method of testing the same | |
KR100404020B1 (ko) | 반도체 모듈을 번-인 테스트하기 위한 회로 장치 | |
JP2000321332A (ja) | 半導体装置の評価方法および評価装置 | |
KR100222576B1 (ko) | 아이씨 카드 회로 및 이의 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |