CN108614205A - 具自我检测功能的测试电路板及其自我检测方法 - Google Patents

具自我检测功能的测试电路板及其自我检测方法 Download PDF

Info

Publication number
CN108614205A
CN108614205A CN201611142452.9A CN201611142452A CN108614205A CN 108614205 A CN108614205 A CN 108614205A CN 201611142452 A CN201611142452 A CN 201611142452A CN 108614205 A CN108614205 A CN 108614205A
Authority
CN
China
Prior art keywords
test
working group
joint
pin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611142452.9A
Other languages
English (en)
Other versions
CN108614205B (zh
Inventor
宋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Electronics Tianjin Co Ltd
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201611142452.9A priority Critical patent/CN108614205B/zh
Priority to US15/622,964 priority patent/US10184976B2/en
Publication of CN108614205A publication Critical patent/CN108614205A/zh
Application granted granted Critical
Publication of CN108614205B publication Critical patent/CN108614205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318508—Board Level Test, e.g. P1500 Standard
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing

Abstract

本发明公开一种具自我检测功能的测试电路板及其自我检测方法，通过联合测试工作组芯片以进行待测试电路板的检测以及测试电路板的自我检测，在自我测试通过时，再将第一联合测试工作组接口以及第二联合测试工作组接口通过控制器、数据多工器、开关芯片导通以串接测试电路板，藉此可以达成提供方便且快速解决串接联合测试工作组芯片自我故障检测的技术功效。

Description

具自我检测功能的测试电路板及其自我检测方法
技术领域
本发明涉及一种测试电路板及其自我检测方法，尤其是指一种通过联合测试工作组芯片以进行待测试电路板的检测以及测试电路板的自我检测，在自我测试通过时，在将第一联合测试工作组接口以及第二联合测试工作组接口通过控制器、数据多工器、开关芯片导通以串接测试电路板的具自我检测功能的测试电路板及其自我检测方法。
背景技术
在电路板测试检测技术中，采用边界扫描技术越来越广泛的应用，在实际使用边界扫描时，其中一种方式是将多个测试电路板串接在一起以形成一个联合测试工作组炼，以进行大量联合测试工作组接口的测试。
在通过多个测试电路板串接在一起，是通过将联合测试工作组芯片的联合测试工作组信号串联在一起，即测试时钟(Test Clock，TCK)以及测试模式选择(Test ModeSelect，TMS)是采用并接方式，而测试数据输入(Test Data Input，TDI)以及测试数据输出(Test Data Output，TDO)是采用串接方式，藉以形成一个联合测试工作组链，以进行大量联合测试工作组接口的测试。
但若是在联合测试工作组炼中有联合测试工作组芯片出现故障时，在现有测试架构下将很难找出是哪一个联合测试工作组芯片出现故障，若是要确认故障的联合测试工作组芯片，必然会耗费庞大的检测时间方能找出出现故障的联合测试工作组芯片。
综上所述，可知现有技术中长期以来一直存在现有串接联合测试工作组芯片方式具有故障检测不便且费时的问题，因此有必要提出改进的技术手段，来解决此一问题。
发明内容
有鉴于现有技术存在现有串接联合测试工作组芯片方式具有故障检测不便且费时的问题，本发明遂揭露一种具自我检测功能的测试电路板及其自我测试方法，其中：
本发明所揭露的具自我检测功能的测试电路板，其包含：第一联合测试工作组(Joint Test Action Group)接口、联合测试工作组芯片、控制器、数据多工器(multiplexer，MUX)、开关芯片、缓冲寄存器(Buffer)、第二联合测试工作组接口以及测试接口，其中，第一联合测试工作组接口包含第一测试时钟(Test Clock，TCK)引脚、第一测试模式选择(Test Mode Select，TMS)引脚、第一测试数据输入(Test Data Input，TDI)引脚以及第一测试数据输出(Test Data Output，TDO)引脚；以及第二联合测试工作组接口包含第二测试时钟引脚、第二测试模式选择引脚、第二测试数据输入引脚以及第二测试数据输出引脚。
第一联合测试工作组接口是用以与联合测试工作组控制器或是其他的测试电路板电性连接；联合测试工作组芯片与第一测试时钟引脚、第一测试模式选择引脚以及第一测试数据输入引脚电性连接，联合测试工作组控制器控制联合测试工作组芯片以进行测试电路板的自我检测，以及当联合测试工作组芯片通过测试电路板的自我检测时产生通讯信号；控制器与联合测试工作组芯片电性连接；数据多工器与联合测试工作组芯片的数据输出引脚以及控制器电性连接，在预设设定中，第一测试数据输出引脚会通过数据多工器与联合测试工作组芯片的数据输出引脚电性连接；开关芯片与第一测试数据输出引脚、控制器、数据多工器电性连接；缓冲寄存器与第一测试时钟引脚以及第一测试模式选择引脚电性连接；第二联合测试工作组接口，用以与其他的测试电路板的第一联合测试工作组接口电性连接，第二测试时钟引脚以及第二测试模式选择引脚与缓冲寄存器电性连接，第二测试数据输入引脚与数据多工器电性连接，第二测试数据输出引脚与开关芯片电性连接；及测试接口分别与联合测试工作组芯片以及待测试电路板电性连接，联合测试工作组芯片通过测试接口以对待测试电路板的进行检测。
当联合测试工作组芯片产生通讯信号时，控制器自联合测试工作组芯片接收通讯信号以生成选择信号(Select，SEL)，数据多工器依据选择信号导通第一测试数据输入引脚与第二测试数据输入引脚，开关芯片依据选择信号中断第一测试数据输出引脚与联合测试工作组芯片的数据输出引脚的电性连接，并导通第二测试数据输出引脚与联合测试工作组芯片的数据输出引脚，以使第一联合测试工作组接口以及第二联合测试工作组接口相互导通，并提供测试电路板彼此之间通过第一联合测试工作组接口以及第二联合测试工作组接口相互串接。
本发明所揭露的具自我检测功能测试电路板的自我检测方法，其包含下列步骤：
首先，提供包含有第一联合测试工作组(Joint Test Action Group)接口、联合测试工作组芯片、控制器、数据多工器(multiplexer，MUX)、开关芯片、缓冲寄存器(Buffer)、第二联合测试工作组接口以及测试接口的测试电路板；接着，第一联合测试工作组接口包含第一测试时钟(Test Clock，TCK)引脚、第一测试模式选择(Test Mode Select，TMS)引脚、第一测试数据输入(Test Data Input，TDI)引脚以及第一测试数据输出(Test DataOutput，TDO)引脚；接着，第二联合测试工作组接口包含第二测试时钟引脚、第二测试模式选择引脚、第二测试数据输入引脚以及第二测试数据输出引脚；接着，第一联合测试工作组接口与联合测试工作组控制器或是其他的测试电路板的第二联合测试工作组接口电性连接；接着，联合测试工作组芯片与第一测试时钟引脚、第一测试模式选择引脚以及第一测试数据输入引脚电性连接；接着，控制器与联合测试工作组芯片电性连接；接着，数据多工器与联合测试工作组芯片的数据输出引脚以及控制器电性连接，在预设设定中，第一测试数据输出引脚会通过数据多工器与联合测试工作组芯片的数据输出引脚电性连接；接着，开关芯片与第一测试数据输出引脚、控制器、数据多工器电性连接；接着，缓冲寄存器与第一测试时钟引脚以及第一测试模式选择引脚电性连接；接着，第二测试时钟引脚以及第二测试模式选择引脚与缓冲寄存器电性连接，第二测试数据输入引脚与数据多工器电性连接，第二测试数据输出引脚与开关芯片电性连接；接着，测试接口分别与联合测试工作组芯片以及待测试电路板电性连接；接着，联合测试工作组控制器控制联合测试工作组芯片以通过测试接口以对待测试电路板的进行检测；接着，联合测试工作组控制器控制联合测试工作组芯片以进行测试电路板的自我检测；接着，当联合测试工作组芯片通过测试电路板的自我检测时产生通讯信号；接着，控制器自联合测试工作组芯片接收通讯信号以生成选择信号(Select，SEL)；最后，数据多工器依据选择信号中断第一测试数据输出引脚与联合测试工作组芯片的数据输出引脚的电性连接，并导通第二测试数据输入引脚与联合测试工作组芯片的数据输出引脚，开关芯片依据选择信号导通第一测试数据输出引脚与第二测试数据输出引脚，以使第一联合测试工作组接口以及第二联合测试工作组接口相互导通，并提供测试电路板彼此之间通过第一联合测试工作组接口以及第二联合测试工作组接口相互串接。
本发明所揭露的测试电路板以及自我检测方法如上，与现有技术之间的差异在于本发明通过联合测试工作组芯片以进行待测试电路板的检测以及测试电路板的自我检测，在自我测试通过时，在将第一联合测试工作组接口以及第二联合测试工作组接口通过控制器、数据多工器、开关芯片导通以串接测试电路板。
通过上述的技术手段，本发明可以达成提供方便且快速解决串接联合测试工作组芯片自我故障检测的技术功效。
附图说明
图1绘示为本发明具自我检测功能的测试电路板的方块图。
图2绘示为本发明具自我检测功能的测试电路板的电路示意图。
图3A至图3C绘示为本发明具自我检测功能测试电路板的自我检测方法流程图。
图4绘示为本发明具自我检测功能的测试电路板的控制器与联合测试工作组芯片通讯协议示意图。
【符号说明】
10 测试电路板
11 第一联合测试工作组接口
111 第一测试时钟引脚
112 第一测试模式选择引脚
113 第一测试数据输入引脚
114 第一测试数据输出引脚
12 联合测试工作组芯片
13 控制器
14 数据多工器
15 开关芯片
16 缓冲寄存器
17 第二联合测试工作组接口
171 第二测试时钟引脚
172 第二测试模式选择引脚
173 第二测试数据输入引脚
174 第二测试数据输出引脚
18 测试接口
20 联合测试工作组控制器
具体实施方式
以下将配合图式及实施例来详细说明本发明的实施方式，藉此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
以下要说明本发明所揭露的具自我检测功能的测试电路板及其自我检测方法，并请参考「图1」、「图2」以及「图3A」至「图3C」所示，「图1」绘示为本发明具自我检测功能的测试电路板的方块图；「图2」绘示为本发明具自我检测功能的测试电路板的电路示意图；「图3A」至「图3C」绘示为本发明具自我检测功能测试电路板的自我检测方法流程图。
本发明所揭露的具自我检测功能的测试电路板10，其包含：第一联合测试工作组(Joint Test Action Group)接口11、联合测试工作组芯片12、控制器13、数据多工器(multiplexer，MUX)14、开关芯片15、缓冲寄存器(Buffer)16、第二联合测试工作组接口17以及测试接口18(步骤101)，其中，第一联合测试工作组接口11包含第一测试时钟(TestClock，TCK)引脚111、第一测试模式选择(Test Mode Select，TMS)引脚112、第一测试数据输入(Test Data Input，TDI)引脚113以及第一测试数据输出(Test Data Output，TDO)引脚114(步骤102)；第二联合测试工作组接口17包含第二测试时钟引脚171、第二测试模式选择引脚172、第二测试数据输入引脚173以及第二测试数据输出引脚174(步骤103)。
第一联合测试工作组接口11是用以与联合测试工作组控制器20或是其他的测试电路板10电性连接(步骤104)，第二联合测试工作组接口17是用以与其他的测试电路板10电性连接，藉以使得测试电路板10彼此之间形成串接。
具体而言，第一测试电路板的第一联合测试工作组接口11与联合测试工作组控制器20电性连接，第一测试电路板的第二联合测试工作组接口17与第二测试电路板的第一联合测试工作组接口11电性连接，第二测试电路板的第二联合测试工作组接口17与第三测试电路板的第一联合测试工作组接口11电性连接，依此类推，藉此使得测试电路板10彼此之间形成串接。
联合测试工作组芯片12与第一测试时钟引脚111、第一测试模式选择引脚112以及第一测试数据输入引脚113电性连接(步骤105)，联合测试工作组控制器20控制联合测试工作组芯片12是以进行测试电路板10的自我检测(步骤113)，以及当联合测试工作组芯片12通过测试电路板10的自我检测时产生通讯信号(步骤114)。
控制器13与联合测试工作组芯片12电性连接(步骤106)，联合测试工作组芯片12与控制器13是采用自定义通讯协议进行信号通讯，上述自定义通讯协议包含使用8个请求数据(request data)引脚、8个响应数据(response data)引脚、负载命令(Load_cmd)引脚、更新(Update)引脚、忙碌设定(Busy_N)引脚，请参考「图4」所示，「图4」绘示为本发明具自我检测功能的测试电路板的控制器与联合测试工作组芯片通讯协议示意图，控制器13可以自联合测试工作组芯片12接收通讯信号以生成选择信号(Select，SEL)。
值得注意的是，以下为联合测试工作组芯片12与控制器13的自定义通讯协议的通讯过程，联合测试工作组芯片12与控制器13是在负载命令引脚为低电位(low)时，请求数据引脚才会作用，当更新引脚为高电位(high)时，控制器13会读取请求数据引脚，并将忙碌设定引脚设置为有效(即忙碌中)，当联合测试工作组芯片12检查忙碌设定引脚为有效(即表示控制器13接收指令成功)时，联合测试工作组芯片12再将更新引脚设为低电位以及将负载命令引脚设为高电位，在控制器13执行完相应的操作后，控制器13设置响应数据引脚，再将忙碌设定引脚设置为无效(表示控制器13已经完成指令，控制器13处于闲置状态)，以供联合测试工作组芯片12读取。
数据多工器14与联合测试工作组芯片12的数据输出引脚以及控制器13电性连接，在预设设定中，第一测试数据输出引脚114会通过数据多工器14与联合测试工作组芯片12的数据输出引脚电性连接(步骤107)，开关芯片15与第一测试数据输出引脚114、控制器13、数据多工器14电性连接(步骤108)，缓冲寄存器16与第一测试时钟引脚111与第一测试模式选择引脚112以及第二测试时钟引脚171以及第二测试模式选择引脚172电性连接(步骤109，步骤110)，缓冲寄存器16是用以提供第一测试时钟引脚111以及第一测试模式选择引脚112与第二测试时钟引脚171以及第二测试模式选择引脚172之间信号的信号强度增强以及信号干扰抵抗，进一步防止其他测试电路板10的信号反射影响。
第二测试数据输入引脚113与数据多工器14电性连接，第二测试数据输出引脚114与开关芯片15电性连接(步骤110)，当联合测试工作组芯片12通过测试电路板10的自我检测时产生通讯信号，控制器自联合测试工作组芯片12接收通讯信号以生成选择信号(步骤115)，数据多工器14自控制器13获得选择信号，数据多工器14即可依据选择信号中断第一测试数据输出引脚与联合测试工作组芯片的数据输出引脚的电性连接，并导通第二测试数据输入引脚173以及联合测试工作组芯片12的数据输出引脚，且当开关芯片15自控制器13获得选择信号，开关芯片15即可依据选择信号选择导通第一测试数据输出引脚114以及第二测试数据输出引脚174，以使第一联合测试工作组接口11以及第二联合测试工作组接口17相互导通，并提供测试电路板10彼此之间通过第一联合测试工作组接口11以及第二联合测试工作组接口17相互串接(步骤116)。
联合测试工作组控制器20是通过边界扫描(Boundary Scan)技术对联合测试工作组芯片12进行控制以对待测试电路板进行检测或是对测试电路板10进行自我检测，联合测试工作组控制器20是先扫描联合测试工作组芯片的身份识别码(IDCODE)，并判断读取到联合测试工作组芯片的身份识别码是否一致，再通过边界扫描技术推送边界扫描样本以及大量数据并判断输出结果是否一致，检测联合测试工作组边界扫描链(Boundary ScanChain)的稳定性，以对测试电路板进行自我检测。
测试接口18是分别与待测试电路板以及联合测试工作组芯片12电性连接(步骤111)，测试接口18通过插接方式与待测试电路板电性连接，联合测试工作组控制器20即可控制联合测试工作组芯片12以对待测试电路板进行检测(步骤112)。
综上所述，可知本发明与现有技术之间的差异在于本发明通过联合测试工作组芯片以进行待测试电路板的检测以及测试电路板的自我检测，在自我测试通过时，在将第一联合测试工作组接口以及第二联合测试工作组接口通过控制器、数据多工器、开关芯片导通以串接测试电路板。
藉由此一技术手段可以来解决现有技术所存在现有串接联合测试工作组芯片方式具有故障检测不便且费时的问题，进而达成提供方便且快速解决串接联合测试工作组芯片自我故障检测的技术功效。
虽然本发明所揭露的实施方式如上，惟所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域中的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作些许的更动。本发明的专利保护范围，仍须以所附的权利要求书所界定者为准。

Claims (10)

1.一种具自我检测功能的测试电路板，其特征在于，包含：
一第一联合测试工作组接口，用以与联合测试工作组控制器或是其他的所述测试电路板电性连接，所述第一联合测试工作组接口包含一第一测试时钟引脚、一第一测试模式选择引脚、一第一测试数据输入引脚以及一第一测试数据输出引脚；
一联合测试工作组芯片，所述联合测试工作组芯片与所述第一测试时钟引脚、所述第一测试模式选择引脚以及所述第一测试数据输入引脚电性连接，联合测试工作组控制器控制所述联合测试工作组芯片以进行所述测试电路板的自我检测，以及当所述联合测试工作组芯片通过所述测试电路板的自我检测时产生一通讯信号；
一控制器，所述控制器与所述联合测试工作组芯片电性连接；
一数据多工器，所述数据多工器与所述联合测试工作组芯片的数据输出引脚以及所述控制器电性连接，在预设设定中，所述第一测试数据输出引脚通过所述数据多工器与所述联合测试工作组芯片的数据输出引脚电性连接；
一开关芯片，所述开关芯片与所述第一测试数据输出引脚、所述控制器、所述数据多工器电性连接；
一缓冲寄存器，所述缓冲寄存器与所述第一测试时钟引脚以及所述第一测试模式选择引脚电性连接；
一第二联合测试工作组接口，用以与其他的所述测试电路板的所述第一联合测试工作组接口电性连接，所述第二联合测试工作组接口包含一第二测试时钟引脚、一第二测试模式选择引脚、一第二测试数据输入引脚以及一第二测试数据输出引脚，所述第二测试时钟引脚以及所述第二测试模式选择引脚与所述缓冲寄存器电性连接，所述第二测试数据输入引脚与所述数据多工器电性连接，所述第二测试数据输出引脚与所述开关芯片电性连接；及
一测试接口，所述测试接口分别与所述联合测试工作组芯片以及待测试电路板电性连接，所述联合测试工作组芯片通过所述测试接口以对待测试电路板的进行检测；
其中，当所述联合测试工作组芯片产生所述通讯信号时，所述控制器自所述联合测试工作组芯片接收所述通讯信号以生成一选择信号，所述数据多工器依据所述选择信号中断所述第一测试数据输出引脚与所述联合测试工作组芯片的数据输出引脚的电性连接，并导通所述第二测试数据输入引脚与所述联合测试工作组芯片的数据输出引脚，所述开关芯片依据所述选择信号导通所述第一测试数据输出引脚与所述第二测试数据输出引脚，以使所述第一联合测试工作组接口以及所述第二联合测试工作组接口相互导通，并提供所述测试电路板彼此之间通过所述第一联合测试工作组接口以及所述第二联合测试工作组接口相互串接。
2.如权利要求1所述的具自我检测功能的测试电路板，其特征在于，联合测试工作组控制器是通过边界扫描技术对所述联合测试工作组芯片进行控制以对待测试电路板进行检测或是对所述测试电路板进行自我检测。
3.如权利要求2所述的具自我检测功能的测试电路板，其特征在于，联合测试工作组控制器扫描所述联合测试工作组芯片的身份识别码以检测联合测试工作组边界扫描链的稳定性。
4.如权利要求3所述的具自我检测功能的测试电路板，其特征在于，联合测试工作组控制器将归零所述联合测试工作组芯片的边界扫描链，读取所述联合测试工作组芯片的身份识别码并判断是否一致，通过边界扫描技术推送边界扫描样本以及大量数据并判断输出结果是否一致，以对所述测试电路板进行自我检测。
5.如权利要求1所述的具自我检测功能的测试电路板，其特征在于，所述缓冲寄存器用以提供所述第一测试时钟引脚以及所述第一测试模式选择引脚与所述第二测试时钟引脚以及所述第二测试模式选择引脚之间信号的信号强度增强以及信号干扰抵抗，进一步防止其他测试电路板的信号反射影响。
6.一种具自我检测功能测试电路板的自我检测方法，其特征在于，包含下列步骤：
提供包含有一第一联合测试工作组接口、一联合测试工作组芯片、一控制器、一数据多工器、一开关芯片、一缓冲寄存器、一第二联合测试工作组接口以及一测试接口的一测试电路板；
所述第一联合测试工作组接口包含一第一测试时钟引脚、一第一测试模式选择引脚、一第一测试数据输入引脚以及一第一测试数据输出引脚；
所述第二联合测试工作组接口包含一第二测试时钟引脚、一第二测试模式选择引脚、一第二测试数据输入引脚以及一第二测试数据输出引脚；
所述第一联合测试工作组接口与联合测试工作组控制器或是其他的所述测试电路板的所述第二联合测试工作组接口电性连接；
所述联合测试工作组芯片与所述第一测试时钟引脚、所述第一测试模式选择引脚以及所述第一测试数据输入引脚电性连接；
所述控制器与所述联合测试工作组芯片电性连接；
所述数据多工器与所述联合测试工作组芯片的数据输出引脚以及所述控制器电性连接，在预设设定中，所述第一测试数据输出引脚通过所述数据多工器与所述联合测试工作组芯片的数据输出引脚电性连接；
所述开关芯片与所述第一测试数据输出引脚、所述控制器、所述数据多工器电性连接；
所述缓冲寄存器与所述第一测试时钟引脚以及所述第一测试模式选择引脚电性连接；
所述第二测试时钟引脚以及所述第二测试模式选择引脚与所述缓冲寄存器电性连接，所述第二测试数据输入引脚与所述数据多工器电性连接，所述第二测试数据输出引脚与所述开关芯片电性连接；
所述测试接口分别与所述联合测试工作组芯片以及待测试电路板电性连接；
联合测试工作组控制器控制所述联合测试工作组芯片以通过所述测试接口以对待测试电路板的进行检测；
联合测试工作组控制器控制所述联合测试工作组芯片以进行所述测试电路板的自我检测；
当所述联合测试工作组芯片通过所述测试电路板的自我检测时产生一通讯信号；
所述控制器自所述联合测试工作组芯片接收所述通讯信号以生成一选择信号；及
所述数据多工器依据所述选择信号导通所述第一测试数据输入引脚与所述第二测试数据输入引脚，所述开关芯片依据所述选择信号中断所述第一测试数据输出引脚与所述联合测试工作组芯片的数据输出引脚的电性连接，并导通所述第二测试数据输出引脚与所述联合测试工作组芯片的数据输出引脚，以使所述第一联合测试工作组接口以及所述第二联合测试工作组接口相互导通，并提供所述测试电路板彼此之间通过所述第一联合测试工作组接口以及所述第二联合测试工作组接口相互串接。
7.如权利要求6所述的具自我检测功能测试电路板的自我检测方法，其特征在于，所述联合测试工作组控制器是通过边界扫描技术控制所述联合测试工作组芯片以通过所述测试接口以对待测试电路板的进行检测以及进行所述测试电路板的自我检测。
8.如权利要求7所述的具自我检测功能测试电路板的自我检测方法，其特征在于，所述联合测试工作组控制器扫描所述联合测试工作组芯片的身份识别码以检测联合测试工作组边界扫描链的稳定性。
9.如权利要求8所述的具自我检测功能测试电路板的自我检测方法，其特征在于，联合测试工作组控制器将归零所述联合测试工作组芯片的边界扫描链，读取所述联合测试工作组芯片的身份识别码并判断是否一致，通过边界扫描技术推送边界扫描样本以及大量数据并判断输出结果是否一致，以对所述测试电路板进行自我检测。
10.如权利要求6所述的具自我检测功能测试电路板的自我检测方法，其特征在于，所述缓冲寄存器用以提供所述第一测试时钟引脚以及所述第一测试模式选择引脚与所述第二测试时钟引脚以及所述第二测试模式选择引脚之间信号的信号强度增强以及信号干扰抵抗，进一步防止其他测试电路板的信号反射影响。
CN201611142452.9A 2016-12-12 2016-12-12 具自我检测功能的测试电路板及其自我检测方法 Active CN108614205B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611142452.9A CN108614205B (zh) 2016-12-12 2016-12-12 具自我检测功能的测试电路板及其自我检测方法
US15/622,964 US10184976B2 (en) 2016-12-12 2017-06-14 Testing circuit board with self-detection function and self-detection method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611142452.9A CN108614205B (zh) 2016-12-12 2016-12-12 具自我检测功能的测试电路板及其自我检测方法

Publications (2)

Publication Number Publication Date
CN108614205A true CN108614205A (zh) 2018-10-02
CN108614205B CN108614205B (zh) 2020-09-11

Family

ID=62489005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611142452.9A Active CN108614205B (zh) 2016-12-12 2016-12-12 具自我检测功能的测试电路板及其自我检测方法

Country Status (2)

Country Link
US (1) US10184976B2 (zh)
CN (1) CN108614205B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109782745A (zh) * 2019-01-31 2019-05-21 大禹电气科技股份有限公司 一种具有测试功能的控制板
CN110968004A (zh) * 2019-12-10 2020-04-07 思尔芯(上海)信息科技有限公司 一种基于FPGA原型验证开发板的Cable测试系统及方法
CN113067779A (zh) * 2021-02-26 2021-07-02 山东英信计算机技术有限公司 一种交换机及其固件烧录系统
CN113533927A (zh) * 2020-04-16 2021-10-22 第一检测有限公司 芯片测试电路及其测试方法
CN113721131A (zh) * 2021-09-02 2021-11-30 展讯通信（上海）有限公司 输入测试电路及芯片

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109143032B (zh) * 2018-09-03 2021-12-14 苏州华兴源创科技股份有限公司 一种电路板自检测系统
US11782089B2 (en) * 2020-07-01 2023-10-10 Dell Products, L.P. Detecting and remediating unauthorized debug sessions
US11907384B2 (en) * 2021-06-03 2024-02-20 Dell Products, L.P. Baseboard management controller (BMC) test system and method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480844A (zh) * 2002-09-05 2004-03-10 华为技术有限公司 一种边界扫描测试的方法
US20040068675A1 (en) * 2002-10-08 2004-04-08 Meng-Hsien Liu Circuit board having boundary scan self-testing function
CN1580801A (zh) * 2003-08-04 2005-02-16 华为技术有限公司 一种电路板的边界扫描测试方法
CN101592708A (zh) * 2009-06-18 2009-12-02 中兴通讯股份有限公司 用于实现链式测试的方法和装置及连接电路
CN103675576A (zh) * 2012-09-18 2014-03-26 英业达科技有限公司 基于边界扫描的芯片连接测试系统及其方法
CN103839582A (zh) * 2012-11-27 2014-06-04 英业达科技有限公司 通过边界扫描进行电路板上芯片烧录读写的系统及其方法
CN103852709A (zh) * 2012-11-28 2014-06-11 英业达科技有限公司 电路板上电子元件与电路板功能检测的系统及其方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805608A (en) * 1996-10-18 1998-09-08 Samsung Electronics Co., Ltd. Clock generation for testing of integrated circuits
US5757820A (en) * 1997-01-17 1998-05-26 International Business Machines Corporation Method for testing interconnections between integrated circuits using a dynamically generated interconnect topology model
US10162006B2 (en) * 2015-04-16 2018-12-25 Western Digital Technologies, Inc. Boundary scan testing a storage device via system management bus interface

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480844A (zh) * 2002-09-05 2004-03-10 华为技术有限公司 一种边界扫描测试的方法
US20040068675A1 (en) * 2002-10-08 2004-04-08 Meng-Hsien Liu Circuit board having boundary scan self-testing function
CN1580801A (zh) * 2003-08-04 2005-02-16 华为技术有限公司 一种电路板的边界扫描测试方法
CN101592708A (zh) * 2009-06-18 2009-12-02 中兴通讯股份有限公司 用于实现链式测试的方法和装置及连接电路
CN103675576A (zh) * 2012-09-18 2014-03-26 英业达科技有限公司 基于边界扫描的芯片连接测试系统及其方法
CN103839582A (zh) * 2012-11-27 2014-06-04 英业达科技有限公司 通过边界扫描进行电路板上芯片烧录读写的系统及其方法
CN103852709A (zh) * 2012-11-28 2014-06-11 英业达科技有限公司 电路板上电子元件与电路板功能检测的系统及其方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109782745A (zh) * 2019-01-31 2019-05-21 大禹电气科技股份有限公司 一种具有测试功能的控制板
CN110968004A (zh) * 2019-12-10 2020-04-07 思尔芯(上海)信息科技有限公司 一种基于FPGA原型验证开发板的Cable测试系统及方法
CN110968004B (zh) * 2019-12-10 2021-07-16 上海国微思尔芯技术股份有限公司 一种基于FPGA原型验证开发板的Cable测试系统
CN113533927A (zh) * 2020-04-16 2021-10-22 第一检测有限公司 芯片测试电路及其测试方法
CN113067779A (zh) * 2021-02-26 2021-07-02 山东英信计算机技术有限公司 一种交换机及其固件烧录系统
CN113721131A (zh) * 2021-09-02 2021-11-30 展讯通信（上海）有限公司 输入测试电路及芯片

Also Published As

Publication number Publication date
CN108614205B (zh) 2020-09-11
US10184976B2 (en) 2019-01-22
US20180164368A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
CN108614205A (zh) 具自我检测功能的测试电路板及其自我检测方法
CN100442069C (zh) 同步通讯芯片进行多芯片并行测试的方法
CN105842615B (zh) 可于异常状态下进行调试的系统芯片及其调试方法
CN101980036A (zh) 基于fpga实现的jtag测试方法
CN108983077B (zh) 一种基于jtag链路的电路板测试系统及测试方法
CN104897687B (zh) 探针针痕位置的检测系统及方法
CN108388492A (zh) 多dsp芯片调试控制方法及装置
CN106970311A (zh) 一种芯片测试方法
CN101526581A (zh) 边界扫描芯片故障检测装置及方法
CN104569794A (zh) 一种基于边界扫描结构的fpga在线测试仪及测试方法
CN106918771A (zh) 适用于通用串行总线连接器的测试电路板
CN102591760A (zh) 基于长短扫描链与jtag接口的片上调试电路
US7373619B2 (en) Post-silicon test coverage verification
CN113721131A (zh) 输入测试电路及芯片
CN105334451A (zh) 边界扫描测试系统
TWI588503B (zh) 具自我檢測功能的測試電路板及其自我檢測方法
CN102338848A (zh) 用于半导体芯片的晶片级测试的方法和系统
CN204289400U (zh) 一种测试晶元邦定通断的装置
CN106776195A (zh) 一种soc芯片调试方法和设备
CN204129151U (zh) 触摸屏测试机
CN113740710A (zh) 输出测试电路及芯片
CN101144844B (zh) 一种芯片焊接质量的检测方法
CN203054188U (zh) 一种jtag调测电路和系统
CN202916406U (zh) 一种基于边界扫描的焊点检测系统
CN105093001A (zh) 一种高速pll和时钟芯片特性自动分析测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant