CN113533927A - 芯片测试电路及其测试方法 - Google Patents

Abstract

本发明公开一种芯片测试电路及其测试方法。芯片测试电路包含参数测量电路、多个电源供应电路、多个开关电路及控制电路。多个电源供应电路分别对多个电连接座承载的多个芯片提供电源供应。每一个开关电路电性连接于一个电连接座与一个电源供应电路之间。控制电路与多个电连接座承载的多个芯片的多个信号引脚并联连接，使得控制电路输出一测试数据时，能使各个芯片同时接收测试数据。其中控制电路于执行一参数测试模式时，分别控制开关电路的其中一个导通，且控制参数测量电路对导通的开关电路所连接的芯片进行电性测试。借此，本发明芯片测试电路可以有效减少测试引脚。

Description

芯片测试电路及其测试方法

技术领域

本发明涉及一种测试电路，特别是一种适于对内存进行测试的芯片测试电路及其方法。

背景技术

一般来说，内存在出厂前，必须通过高温测试、预烧(Burn-In)测试，或高温测试、预烧测试及低温测试。现有的内存测试设备，内存在进行参数测试或是刻录测试时，为了能大测量试内存，因此内存测试设备所需的引脚数量势必大幅增加，为此，容易造成内存测试设备的体积庞大且耗电。

发明内容

本发明实施例在于提供一种芯片测试电路及其测试方法，其能有效减少测试使用的引脚数。

本发明实施例公开一种芯片测试电路，用以测试多个电连接座所承载的多个芯片。芯片测试电路包含参数测量电路、多个电源供应电路、多个开关电路及控制电路。参数测量电路用以对多个电连接座所承载的多个芯片提供电性测试。多个电源供应电路分别对应电性连接多个电连接座，进而对多个电连接座承载的多个芯片提供电源供应，并且任一个电源供应电路单独连接一个所述电连接座。多个开关电路电性连接于多个电连接座与多个电源供应电路之间，且任一个开关电路电性连接于一个电连接座与一个电源供应电路之间。控制电路控制参数测量电路及多个电源供应电路的运行，且控制电路与多个电连接座承载的多个芯片的多个信号引脚并联连接，使得控制电路输出一测试数据时，能使各个芯片同时接收测试数据。其中控制电路于执行一参数测试模式时，分别控制开关电路的其中一个导通，且控制参数测量电路对导通的开关电路所连接的芯片进行电性测试。

本发明实施例公开一种芯片测试方法，适用于测试多个电连接座所承载的多个芯片，多个电连接座分别电性连接多个电源供应电路，其中任一个电源供应电路连接一个电连接座，多个开关电路电性连接于多个电连接座与多个电源供应电路之间，其中任一个开关电路电性单独连接于一个电连接座与一个电源供应电路之间，一控制电路与多个电连接座承载的多个芯片的多个信号引脚并联连接，方法包括如下。控制电路于执行一参数测试模式时，分别控制开关电路的其中一个导通。于开关电路的其中一个导通时，控制电路通过控制一参数测量电路对导通的开关电路所连接的芯片进行电性测试。以及控制电路根据电性测试结果，判定芯片属于良品或是不良品。

综上，本发明实施例所公开的芯片测试电路及其测试方法，通过一个电源供应电路单独供应一个芯片，并通过开关电路来决定控制那个芯片可以取得电源供应。如此，当所有芯片的信号引脚接并联时，仍然可以通过控制单一芯片取得电源供应，并顺利单独对此芯片进行电性测试。借此本发明可以有效减少测试引脚，又能取得准确测试结果。

附图说明

图1为本发明实施例公开的芯片测试系统的示意图。

图2为本发明实施例公开的芯片测试系统的方框示意图。

图3为本发明实施例公开的芯片测试系统的芯片测试装置的示意图。

图4为本发明实施例公开的芯片测试系统的芯片测试装置的方框示意图。

图5为本发明实施例公开的芯片测试系统的环境控制设备的示意图。

图6为本发明实施例公开的芯片测试电路的示意图。

图7为本发明实施例公开的电源供应电路的示意图。

图8为本发明实施例公开的参数测试的芯片测试方法流程图。

图9、10、11、12为本发明实施例公开的芯片测试电路的开关电路导通示意图。

图13为本发明实施例公开的刻录测试的芯片测试方法流程图。

图14为本发明实施例公开的芯片测试电路的开关电路导通示意图。

图15为本发明实施例公开的刻录测试的芯片测试方法流程图。

具体实施方式

请一并参阅图1、图2及图3，图1为本发明公开实施例的芯片测试系统的示意图，图2为本发明公开实施例的芯片测试系统的方框示意图，图3为本发明公开实施例的芯片测试装置的示意图。本发明公开的芯片测试系统E用以对多个芯片C进行测试。芯片测试系统E包含：一中央控制装置E1、一芯片安装设备E2、至少一芯片测试装置1、多个环境控制设备E3、一移载设备E4及一分类设备E5。

中央控制装置E1连接芯片安装设备E2、多个环境控制设备E3、移载设备E4及分类设备E5，而中央控制装置E1能控制各个设备的作动；中央控制装置E1例如是服务器、各式计算机设备等，于此不加以限制。芯片安装设备E2可以是包含有一机械手臂(图未示)，机械手臂能受中央控制装置E1控制，以将设置载盘(tray)上的多个芯片C逐一取出后，逐一置放于芯片测试装置1的多个电连接座2上。

如图2、图3及图4所示，图4显示为芯片测试装置1的方框示意图。芯片测试装置1用以承载多个芯片C，且芯片测试装置1能被移载设备E4载运而于多个工作站(例如芯片安装设备E2、多个环境控制设备E3及分类设备E5)之间传递。

芯片测试装置1包含：一电路板10、多个电连接座2、一控制机组3及至少一供电构件4。电路板10彼此相反的两侧分别定义为一第一侧面101及一第二侧面102。多个电连接座2固定设置于电路板10的第一侧面101，各个电连接座2用以承载一个芯片C。关于电连接座2的形式可以是依据不同芯片C变化，于此不加以限制。

在实际应用中，多个电连接座2可以是区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座2。控制机组3设置于电路板10的第二侧面102，控制机组3包含多个芯片测试电路30，各个芯片测试电路30对应与一个电连接座群组相连接。

具体来说，本实施例的图3中，电路板10上例如设置有96个电连接座2，而其可以是区分为16组电连接座群组，各个电连接座群组包含有6个电连接座2，而各个电连接座群组中的6个电连接座2是连接于同一个芯片测试电路30，亦即，在图3中所示控制机组3可以是设置有16个芯片测试电路30。当然，电路板10上设置的电连接座2的数量及其对应被区隔为多少个电连接座群组，皆可以是依据需求变化。

各个芯片测试电路30被供电时，能对其所连接的多个电连接座2上的多个芯片C进行一预定测试程序，举例来说，芯片C可以是各式内存(例如是NAND Flash等)，而各个芯片测试电路30能对各个内存进行读取测试、写入测试及电性测试中的至少一个。在各个芯片测试电路30用以测试内存的实施例中，各个芯片测试电路30的具体电路架构将于后面有详细说明。

通过使设置于电路板10上的多个电连接座2，分别连接至多个不同的芯片测试电路30的设计，芯片测试电路30及其所连接的电连接座2上的多个芯片C，彼此间的信号传递可以还快速且不易发生衰减。还具体来说，若设置有96个电连接座2的电路板10仅连接一个信号输入源，则信号输入源所发出的信号，将使得离信号输入源比较远的电连接座2收到时信号此时将明显发生衰减的问题，从而可能导致芯片测试结果不准确的问题。

在实际应用中，各个电连接座群组中的所有电连接座2可以是以并联的方式相连接，而属于同一个电连接座群组中的所有相互并联的电连接座2则是连接至同一个芯片测试电路30；换句话说，各个芯片测试电路30所连接的所有电连接座20是以并联的方式连接。另外，各个电连接座群组中的任一个电连接座2，是不与其他电连接座群组中的任一个电连接座2相连接。举例来说，假设电路板10上设置有四个电连接座2分别为：Z1、Z2、Q1、Q2，四个电连接座2被区隔为两组电连接座群组，第一组电连接座群组包含Z1、Z2，第二组电连接座包含Q1、Q2，则，Z1及Z2是以并联方式连接，Q1及Q2是以并联方式连接，而Z1不与Q1连接(无论是以并联方式或是以串联方式)，Z1不与Q2连接(无论是以并联方式或是以串联方式)，Z2不与Q1连接(无论是以并联方式或是以串联方式)，Z2不与Q2连接(无论是以并联方式或是以串联方式)。

值得一提的是，不同电连接座群组的多个电连接座2，彼此之间可以是不相互连接，而当芯片测试装置1故障时，相关维修人员可以通过逐一测试各个电连接座群组，而快速地找出毁坏的电连接座2，且相关维修人员可以是仅还换毁坏的电连接座2、电连接座2的零组件、同群组的电连接座2或芯片测试电路30，而相关人员无须还换整个电路板10的所有电连接座2或所有的芯片测试电路30。

如图3所示，在实际应用中，芯片测试装置1还可以是包含有一机壳31，机壳31固定设置于电路板10的第二侧面102，而机壳31对应包覆多个芯片测试电路30，以保护多个芯片测试电路30。在具体的实施中，机壳31还可以是依据需求设置有相关的散热装置，例如是风扇、散热鳍片等。于本实施例的图3中，是以芯片测试装置1仅包含有单一个机壳31，而机壳31是对应包覆多个芯片测试电路30，但芯片测试装置1的机壳31的数量不以单一个为限，在不同的应用中，芯片测试装置1也可以是包含有多个机壳31，而各个机壳31可以是包覆有单一个芯片测试电路30或是两个、三个等数量的芯片测试电路30。

供电构件4设置于电路板10，供电构件4连接电路板10，而供电构件4可以通过电路板10连接多个芯片测试电路30。供电构件4例如可以是板对板连接器，其形式例如可以为Pogo pin或是簧片等结构，但不以此为限。于本实施例的图3中，是以供电构件4包含有多个连接端子，且供电构件4设置于电路板10的第一侧面101为例，但供电构件4的形式、数量及供电构件4设置于电路板的位置等，不以图中所示为限。

供电构件4用以与外部供电设备连接，而外部供电设备能通过供电构件4，供电给各个芯片测试电路30，外部供电设备是指独立于芯片测试装置1的供电设备，外部供电设备可以是任何可以提供电力的设备，于此不加以限制。也就是说，芯片测试装置1在没有通过供电构件4与外部供电设备连接的情况下，各个芯片测试电路30基本上是没有电力对其所连接的多个芯片C进行预定测试程序。当然，在不同的实施例中，芯片测试装置1也可以是设置有至少一电池，电池连接多个芯片测试电路30，而电池能供电给多个芯片测试电路30。

在另一实施例中，供电构件4可以是包括一接收天线，而供电构件4能以无线的方式接收电力，以提供电力给各个芯片测试电路30。在供电构件4为接收天线的实施例中，芯片测试装置1可以是包含有一充电电池模块，且供电构件4连接充电电池模块，而供电构件4能以无线的方式接收电力，以对充电电池模块充电；而，在具体的实施中，各个芯片测试电路30对其所承载的芯片C进行测试所需的电力，则可以是来自于充电电池模块及外部供电设备通过接收天线(供电构件4)提供。在供电构件4为接收天线的实施例中，供电构件4的设置位置可以是不外露于芯片测试装置1，而是埋设于电路板10中或是藏设于芯片测试装置1中。另外，各个芯片测试装置1所具有的供电构件4的数量，可以是依据需求变化，不局限为单一个，也可以两个或两个以上。

如图3、图4及图5所示，特别说明的是，芯片测试装置1还可以包含有多个第一数据传输端子8。环境控制设备E3包含：一设备本体E31、多个升降装置E38、多个容置室端子及多个温度调节装置E34。各个容置室E311设置有一个升降装置E38，而容置室E311中可以是对应设置有多个第二数据传输端子。多个第一数据传输端子8能与多个第二数据传输端子相互接触并相互传递信息。在实际应用中，各第一数据传输端子8及各第二数据传输端子可以是Pogo pin或是簧片等结构，但不以此为限。关于第一数据传输端子8及第二数据传输端子的数量及其设置位置，可以是依据需求变化，于此不加以限制。

在不同的实施例中，芯片测试装置1也可以是包含有至少一个第一数据传输天线(图未示)，而容置室E311中可以是对应设置有至少一个第二数据传输天线(图未示)。第一数据传输天线能与第二数据传输天线相互作用，而以无线的方式相互传输信息。在实际应用中，第一数据传输天线设置的位置不局限于容置室E311中，只要第一数据传输天线可以与设置于容置室E311中的第二数据传输天线相互传递信息，第一数据传输天线可以是设置于任何于环境控制设备E3的任意位置。

请复参图1及图3，在实际应用中，芯片测试系统E还可以是包含有两个影像撷取单元E91、E92，两个影像撷取单元E91、E92连接中央控制装置E1。影像撷取单元E91邻近于芯片安装设备E2设置，芯片安装设备E2用来将芯片C设置于芯片测试装置1上，而影像撷取单元E91则是用来撷取芯片测试装置1及其所承载的芯片C的影像；中央控制装置E1接收影像撷取单元E91所撷取的影像信息后，将可判断芯片测试装置1上的芯片C是否被正确地安装；若中央控制装置E1判断芯片C未正确地安装于芯片测试装置1上，则中央控制装置E1可以是控制芯片安装设备E2重新安装该芯片C。

影像撷取单元E92邻近于分类设备E5设置，而影像撷取单元E92用以撷取设置于不良品区或是良品区的芯片C的影像，而中央控制装置E1能接收影像撷取单元E92所撷取的影像，以判断芯片C是否被正确地安装(例如是安装于载盘)。若中央控制装置E1判断芯片C未被正确地安装，中央控制装置E1则可以是控制分类设备E5或是邻近的相关机械手臂、芯片安装设备E2等设备，重新安装该芯片C。

请复参图1及图2，移载设备E4设置于多个环境控制设备E3之间，而移载设备E4用以载运芯片测试装置1。移载设备E4可以是包含机械手臂及固持组件，固持组件用以固持芯片测试装置1。中央控制装置E1连接移载设备E4，而中央控制装置E1能控制移载设备E4，以将承载有多个芯片C的芯片测试装置1设置于任一环境控制设备E3的任一容置室E311(如图5所示)中。相对地，移载设备E4亦可被中央控制装置E1控制，以将设置于任一容置室E311中的芯片测试装置1移出容置室E311。

分类设备E5连接中央控制装置E1，而分类设备E5能受中央控制装置E1控制，以将多个芯片C由芯片测试装置1的多个电连接座2上卸下，且分类设备E5能依据各个芯片C通过预定测试程序后的测试结果，将各个芯片C置放于一良品区A1的载盘或一不良品区A2的载盘。分类设备E5例如可以是包含有机械手臂。在分类设备E5与芯片安装设备E2设置于相邻位置的实施例中，芯片安装设备E2及分类设备E5可以是共享同一个机械手臂。在实际应用中，良品区A1还可以是依据需求，区隔有多个区域，而分类设备E5可以是依据各个芯片C通过预定测试程序后的测试结果，将芯片C设置于良品区A1的不同区域，举例来说，可以是依据芯片C的运行效能进行区分。

请复参图1，本发明公开的芯片测试系统E还可以是包含有一预先测试(Pre-Test)设备E6。预先测试设备E6连接中央控制装置E1。预先测试设备E6可以是包含至少一电连接座，预先测试设备E6的电连接座用以承载一个芯片C。预先测试设备E6能对芯片C进行一开路/短路测试(Open/Short Test)及一漏电流测试(Leakage Test)。在具体的应用中，预先测试设备E6可以是包含有如同图3所示的芯片测试装置1，而预先测试设备E6可以是通过其所包含的如同图3所示芯片测试装置1对芯片C进行测试。

于实际应用中，预先测试设备E6可以是设置于一载盘入料设备E7及芯片安装设备E2之间，而预先测试设备E6、载盘入料设备E7及芯片安装设备E2之间可以是设置有至少一个机械手臂；机械手臂可以是将载盘入料设备E7的载盘上的内存(芯片)卸下后，先置放到预先测试设备E6的电连接座；若该内存(芯片)通过短路测试及漏电流测试，机械手臂将取下该芯片，并将该芯片安装于设置在芯片安装设备E2的芯片测试装置1的电连接座2上；若该内存(芯片)未通过短路测试及漏电流测试，则机械手臂则将该内存(芯片)，置放于另一不良品区A3；在实际应用中，芯片安装设备E2及预先测试设备E6可以是使用同一个机械手臂来移载芯片，但不以此为限，在不同的实施例中，也可以是，芯片安装设备E2及预先测试设备E6分别具有不同的机械手臂。另外，芯片测试系统可利用一位置检测设备E8中的影像撷取单元撷取多个电连接座及设置于其上的多个芯片的影像，以产生一撷取影像信息。

在芯片测试系统E应用于测试内存，特别是NAND Flash的实施例中，通过上述具有前述芯片测试装置1的预先测试设备E6，先对多个内存(即前述芯片C)进行短路测试及漏电流测试，将可大幅提升整体测试的效能。具体来说，内存于前述高温测试、预烧测试、低温测试及常温测试中，必需耗费大量的时间进行，因此，通过预先测试设备E6先对内存进行初步的筛选，可以确保芯片测试装置1上的每一个电连接座2是被有效地利用，而可避免未通过短路测试(Open/Short Test)及漏电流测试(Leakage Test)的内存在后续测试过程中占用电连接座2的问题发生。在不同的应用中，预先测试设备E6除了对内存进行短路测试及漏电流测试外，预先测试设备E6还可以是依据需求，对内存进行特定的DC电性测试以及对内存的各个位置进行读取作业(Read ID)。

请参阅图6，图6为本发明实施例公开的芯片测试电路的示意图。如图6所示，芯片测试电路30例如包括有控制电路301、参数测量电路303、多个电源供应电路305及多个开关电路307。其中控制电路301电性连接芯片C、参数测量电路303与电源供应电路305。于此所述的芯片C是被图3所示的电连接座2所承载并作为下述的举例说明，且图6所示各组件的设置数量仅是据例说明，并非用以限制本发明。

在一实施例中，各芯片C中的信号引脚是相互并联的连接状态，且控制电路301与多个电连接座2承载的多个芯片C的多个信号引脚并联连接，如此将可大为减少测试所需的引脚数。也就是说，控制电路301可以同时对各芯片C进行刻录测试模式。在此所述的刻录测试模式例如是控制电路301可输出一测试数据的写入模式，以使各个所述芯片C同时接收所述测试数据；以及以分时方式个别读取芯片C中测试数据的读取模式。此外上述芯片C中的信号引脚例如是控制引脚及数据引脚。

另外本实施例所述电源供应电路305的设置数量是相同于芯片C数量，亦即一个芯片C单独由一个电源供应电路305供电。进一步来说，多个开关电路307电性连接于多个电连接座2与多个电源供应电路305之间，并使得在每个芯片C与电源供应电路305之间是连接有一个开关电路307，通过控制开关电路307的导通或截止即可以决定电源供应电路305是否对芯片C供电。例如当开关电路307为导通时，电源供应电路305即可对芯片C供电；而当开关电路307为截止时，电源供应电路305则停止对芯片C供电。本实施例所述的各开关电路307的导通方式是受控于控制电路301，例如控制电路301可以视工作上需求而控制所有开关电路307同时导通、部分导通或全部截止。

在一实施例中，电源供应电路305例如通过引脚VCC输出第一输出电压以及通过VCCQ引脚输出一第二输出电压。开关电路307例如具有多个开关组件，且开关组件通过电连接座2可以与芯片C电性连接。如本实施例中的开关电路307是以第一开关组件S1、第二开关组件S2及第三开关组件S3举例说明。其中第一开关组件S1电性连接于电源供应电路305的VCC引脚与芯片C的电源引脚之间。第二开关组件S2连接于电源供应电路305的VCCQ引脚与芯片C的电源引脚之间。第三开关组件S3连接于电源供应电路305的接地引脚与芯片C电源引脚之间。因此当第一开关组件S1、第二开关组件S2及第三开关组件S3皆导通时，则芯片C即可取得电源供应电路305的供电。第一开关组件S1、第二开关组件S2及第三开关组件S3在此是以半导体开关组件举例说明。另外在一实施例中，开关电路307也可以只有第一开关电路S1及第二开关电路S2，而不用设置第三开关电路S3。

另外请一并参阅图6及图7，图7为本发明实施例公开的电源供应电路的示意图。在此所述电源供应电路305例如包括有电源转换电路3051、控制器3053及检测器3055，其中控制器3053分别电性连接电源转换电路3051及检测器3055。进一步来说，电源转换电路3051可接收一输入电压，并将此输入电压转换成供芯片C使用的电压，例如为第一输出电压及第二输出电压。关于电源转换电路305的具体动作方式是属于本领域通常知识者所知悉，于此不予以详述。检测器3055的一端电性连接于电源转换电路3051的输出端，在此检测器3055是以电性连接于电源转换电路3051输出的第一输出电压的一端作举例说明，但不予以限制。

由于电源转换电路3051的输出电源供芯片C使用时，芯片C实际的工作电源可能因组件制程或其他因素而有所偏差，而使得电源转换电路3051提供芯片C使用的电压可能因此产生偏移。而为了有效保护相关组件不要因为过大电压或电流偏差而造成组件损坏，通过检测器3055可以有效检测电源转换电路3051的电源使用状况，并将此检测结果回报给控制器3053。而控制器3053根据检测器的3055检测结果，即可据以控制电源转换电路3051是否应继续提供电源供芯片C使用。

举例来说，检测器3055可以检测芯片C的使用电源是否超过一默认值，当控制器3053根据检测器3055的检测结果得知芯片C的使用电源已超过默认值时，则控制器3053可控制电源转换电路3051停止输出电源供芯片C使用。而当控制器3053根据检测器3055的检测结果得知芯片C的使用电源并未超过默认值时，则控制器3053可控制电源转换电路3051继续正常输出电源供芯片C使用。图7所示的检测器3055是以电压检测器举例说明，控制器3053可以于电压检测器检测出第一输出电压超过一默认电压值时，即控制电源转换电路3051停止输出电源给芯片C。

而在另一实施例中，检测器3055也可是电流检测器。当此检测器3055为电流检测器时，此电流检测器是电性连接于芯片C的一供电回路与接地之间。且控制器3053可以于电流检测器检测出芯片C的使用电流超过一预设电流时，即控制电源转换电路3051停止输出电源给芯片C。

在一实施例中，控制电路301可以对芯片C进行参数测试模式及刻录测试模式。于此所述参数测试模式是指控制电路301通过参数测量电路303分别对每一个芯片C执行电性测试，例如为开路/短路测试(Open/Short Test)及漏电流测试(Leakage Test)的直流电性测试，并且控制电路301还可根据参数测试电路303的测试结果而得知每一芯片C的状态，并进而对芯片C区分为良品或不良品。而关于参数测量电路303如何执行电性测试是属于本领域人员所知悉技术，故于此不予以详述。

进一步来说，当控制电路301执行参数测试模式时，控制电路301分别控制开关电路307的其中一个导通，且控制参数测量电路303对已导通的开关电路307所连接的芯片C进行电性测试，并依此方式逐次对每一芯片C进行电性测试，直到所有芯片C都被参数测量电路303执行电性测试为止。最后控制电路301即可得知各芯片C执行电性测试的状态，并据此区分芯片C属于良品或不良品。

此外，本实施例所述的芯片测试电路30在各芯片C的信号引脚都处于相互并联状态下，仍可通过个别控制每一芯片C的电源供应，因此当要对其中一个芯片C执行参数模式测试时，只要对欲测试的芯片C单独对其提供电源供应，而其余芯片C则不提供电源供应，则参数测量电路303即可顺利且准确对欲测试芯片C进行电性测试。也就是说，本发明通过上述测试方式不但可以有效减少测试各芯片C的所需引脚数，又能正常对各芯片C进行电性测试，而不受测试引脚数减少的影响。

在一实施例中，控制电路301于执行刻录测试模式时，于此所述刻录测试模式是进一步分成写入测试及读取测试。当控制电路301执行于写入测试时，控制电路301控制所有开关电路307皆为导通，以使所有芯片C都能取得电源供应而运行，由于控制电路301与所有芯片C并联，因此控制电路301输出一测试数据，即可同时将此测试数据写入于所有芯片C，进而完成写入测试。

而当控制电路301执行于读取测试时，则是由控制电路301逐一读取芯片C中的测试数据进行判读。举例来说，控制电路301是分别控制欲读取芯片C的对应开关电路307为导通，并控制其他非读取芯片C的对应开关电路307为截止，如此控制电路301即可只读取到欲读取芯片C中的测试数据，并以此方式逐一再对其它尚未读取芯片C进行测试数据读取，进而完成对所有芯片C的读取测试，最后即可根据所有芯片C的读取状况判定芯片是良品或不良品。

另外在一实施例中，当控制电路301执行于读取测试时，控制电路301也可以分别控制所有开关电路307皆为导通，并逐一读取每个芯片中的测试数据，且控制电路同时输出信号抑制未读取芯片的数据输出状态。也就是说，在同一时间只有单一芯片中的测试数据可被控制芯片读取，而其余芯片则无法被控制芯片读取。进一步来说，于此实施路中各芯片中的数据信道(如DQ)是按序串联，但本发明并不以此为限。

请参阅图8，图8为本发明实施例公开的参数测试的芯片测试方法流程图。图8所示流程相关说明如下并请一并参阅图6。

于步骤S801中，执行一参数测试模式。控制电路301可根据操作以启动芯片测试电路30执行参数测试模式，进而对各芯片C执行电性测试。

于步骤S803中，分别导通每一个开关电路307。控制电路301通过控制所有开关电路307仅导通一个的方式，来对欲进行电性测试的芯片C单独供电，并使其他无进行电性测试的芯片C停止供电。

于步骤S805中，通过参数测量电路303对芯片C提供电性测试。控制电路301于单一开关电路307导通后，控制参数测量电路303对单独供电的芯片C进行例如有关短路测试(Open/Short Test)及漏电流测试(Leakage Test)的直流电性测试。

于步骤S807中，控制电路301判断开关电路307的每一个是否皆已个别导通。当步骤S807判断为否，则回到步骤S803继续执行。

于步骤S809中，判定芯片的属性。当步骤S807判断为是，则代表所有开关电路307皆已分别单独导通，且参数测量电路303也分别对每一芯片C进行完电性测试，故控制电路301即可根据每一芯片C的电性测试结果，进一步对每一芯片C区分为良品或不良品。

此外图8中关于步骤S803～步骤S807的实际执行方式，可配合参阅图9、图10、图11及图12，分别为本发明实施例公开的芯片测试电路的开关电路导通示意图。图9所示为芯片C1所电性连接的开关电路307导通，而其余芯片C2-C4所电性连接的开关电路307则为截止。图10所示为芯片C2所电性连接的开关电路307导通，而其余芯片C1、C3、C4所电性连接的开关电路307则为截止。图11所示为芯片C3所电性连接的开关电路307导通，而其余芯片1、2、4所电性连接的开关电路307则为截止。图12所示为芯片C4所电性连接的开关电路307导通，而其余芯片C1-C3所电性连接的开关电路307则为截止。控制电路301通过此种开关电路307控制方式即可将逐一对每个芯片C进行单独的电性测试。

请参阅图13，图13为本发明实施例公开的刻录测试的芯片测试方法流程图。图13所示流程相关说明如下并请一并参阅图6。

于步骤S1301中，执行一刻录测试模式。控制电路301可根据操作以启动芯片测试电路30执行一刻录测试模式，进而对各芯片C执行刻录测试模式中的写入测试及读取测试。

于步骤S1303中，导通所有开关电路307。控制电路301通过控制所有开关电路307导通，以使得所有芯片C1可从电源供应电路305取得电源而运行。

于步骤S1305中，同时写入测试数据于每一芯片C。控制电路301输出一测试数据，进而同时将测试数据写入于每个芯片C中，以完成写入测试。

于步骤S1307中，分别导通每一个开关电路307。当完成前述写入测试后，控制电路301通过控制所有开关电路307仅导通一个的方式，来对欲进行读取测试的芯片C单独供电，并使其他无进行读取测试的芯片C停止供电。

于步骤S1309中，读取芯片C中的测试数据。控制电路301单独针对取得电源供应的芯片C对其读取测试数据。

于步骤S1311中，控制电路301判断开关电路307每一个是否皆已个别导通。当步骤S1311判断为否，则回到步骤S1307继续执行。

于步骤S1313中，判定芯片的属性。当步骤S1311判断为是，则代表所有开关电路307皆已分别单独导通，且控制电路301也分别读取每一芯片C写入的测试数据，故控制电路301即可根据每一芯片C读取的测试数据与步骤S1305写入的测试数据进行判断比对是否相同，若判定相同则认定此芯片C为良品，而若判定不相同则认定此芯片为不良品。

此外图13中关于步骤S1303有关写入测试的执行方式时，可配合参阅图14，图14为本发明实施例公开的芯片测试电路的开关电路导通示意图。图14所示为芯片C1-C4所电性连接的开关电路307皆为导通，控制电路301通过此种开关电路307控制方试即可将测试数据同时写入于各芯片C中。

另外图13中关于步骤S1307～步骤S1311有关读取测试的执行方式，可配合参阅图9、图10、图11及图12，控制电路301通过此种开关电路307控制方式即可以分时方式分别读取每一芯片C中的测试数据。

请参阅图15，图15为本发明实施例公开的刻录测试的芯片测试方法流程图。图15所示流程相关说明如下并请一并参阅图6。

于步骤S1501中，执行一刻录测试模式。控制电路301可根据操作以启动芯片测试电路30执行一刻录测试模式，进而对各芯片C执行刻录测试模式中的写入测试及读取测试。

于步骤S1503中，导通所有开关电路307。控制电路301通过控制所有开关电路307导通，以使得所有芯片C可从电源供应电路305取得电源而运行。

于步骤S1505中，同时写入测试数据于每一芯片C。控制电路301输出一测试数据，进而同时将测试数据写入于每个芯片C中，以完成写入测试。

于步骤S1507中，逐一读取每一芯片中的测试数据。当所有芯片都已写入测试资完成后，则控制电路则可进行读取测试。在此所述读取测试是通过控制电路以分时方式逐一读取每一芯片中的测试数据，亦即在同一时间只有单一芯片的测试数据可被控制电路读取，而其余芯片中的测试数据则不会被控制电路读取。且控制电路会以此方式对所有芯片都读取完测试数据以完成读取测试。

于步骤S1509中，判定芯片的属性。控制电路301即可根据每一芯片C读取的测试数据与步骤S1505写入的测试数据进行判断比对是否相同，若判定相同则认定此芯片C为良品，而若判定不相同则认定此芯片为不良品。

前述步骤S1505为对各芯片C执行刻录测试模式中的写入测试，前述步骤S1507为对各芯片C执行刻录测试模式中的读取测试，在这两步骤中的所有开关电路皆为导通，也就是说各芯片都可取得电源供应。然而值得注意的是，步骤S1505执行时各芯片是同时被写入测试数据，步骤S1505执行时则是对每一芯片个别分次读取其中的测试数据。

在一实施例中，于步骤S1507执行时，各芯片的数据读取信道(例如DQ)是按序串联。例如以图14来举例说明，其中芯片C1的数据信道与芯片2的数据信道相互串联，芯片C2的数据信道与芯片C3的数据信道相互串联，芯片3的数据信道与芯片C4的数据信道相互串联。

因此在第一时间时，若控制电路要读取芯片C1中的测试数据时，此时芯片CC1的信道根据控制电路的控制处于致能可被读取的状态，而其余芯片C2-C4的信道根据控制电路的控制处于禁能无法被读取的状态。接着在第二时间时，若控制电路要读取芯片C2中的测试数据时，此时芯片C2的信道根据控制电路的控制处于致能可被读取的状态，而其余芯片C1、芯片C3及芯片C4的信道根据控制电路的控制处于禁能无法被读取的状态。接着在第三时间时，若控制电路要读取芯片C3中的测试数据时，此时芯片C3的信道根据控制电路的控制处于致能可被读取的状态，而其余芯片C1、芯片C2及芯片C4的信道根据控制电路的控制处于禁能无法被读取的状态。接着在第四时间时，若控制电路要读取芯片C4中的测试数据时，此时芯片C4的信道根据控制电路的控制处于致能可被读取的状态，而其余芯片C1-芯片C3的信道根据控制电路的控制处于禁能无法被读取的状态。

另外值得注意的是，参数测试模式是执行于刻录测试模式之前，如此可先通过参数测试模式的执行，借此先筛选出芯片中的不良品。而经过参数测试模式后所筛选出属于良品的芯片再对其执行刻录测试模式，如此可提升整体测试效率，并且通过不同阶段的测试也可使得芯片最后测试准确性大为提高。

此外，值得注意的是上述参数测试模式或是刻录测试模式执行时，电源供应电305路除了对芯片C提供电源供应之外，也会同时对芯片C的电源使用状况进行检测，并于检测异常时(如电压异常或电流异常时)，电源供应电路305本身可以主动停止对芯片C电源供应，此一电路保护机制可以有效保护芯片测试电路30中的相关组件，且也能确保参数测试模式或是刻录测试模式均能正常执行。

综上，本发明所公开的芯片测试电路及测式方法，相较于现有的芯片测试设备，不但具有成本的优势，且具有还好的测试效率。另外，本发明通过创新的供电控制方式，可在所有芯片的信号引脚接并联时，仍然可以通过控制单一芯片取得电源供应，并顺利单独对此芯片进行电性测试。此外还可通过主动的电源保护机制，以确保芯片测试电路的组件能不受损。借此本发明除了可以有效减少测试引脚，又能取得准确测试结果。

以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的专利范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的专利范围内。

Claims (19)

1.一种芯片测试电路，其特征在于，用以测试多个电连接座所承载的多个芯片，所述芯片测试电路包含：

一参数测量电路，对所述多个电连接座所承载的多个芯片提供电性测试；

多个电源供应电路，分别对应电性连接所述多个电连接座，且对所述多个电连接座承载的所述多个芯片提供电源供应，其中任一个所述电源供应电路单独连接一个所述电连接座；

多个开关电路，电性连接于所述多个电连接座与所述多个电源供应电路之间，其中任一个所述开关电路电性连接于一个所述电连接座与一个所述电源供应电路之间；以及

一控制电路，控制所述参数测量电路及所述多个电源供应电路的运行，所述控制电路与所述多个电连接座承载的所述多个芯片的多个信号引脚并联连接，使得所述控制电路输出一测试数据时，以使各个所述芯片同时接收所述测试数据；

其中所述控制电路于执行一参数测试模式时，分别控制所述开关电路的其中一个导通，且控制所述参数测量电路对导通的所述开关电路所连接的所述芯片进行电性测试。

2.如权利要求1所述的芯片测试电路，其特征在于，其中所述电源供应电路包括一电源转换电路，接收一输入电压，并将所述输入电压转换为一第一输出电压以供所述芯片工作使用；

一检测器，检测所述芯片的电源使用状况；

一控制器，电性连接所述电源转换电路及所述检测器，该控制器根据所述检测器的检测结果，控制该电源转换电路输出所述第一输出电压。

3.如权利要求2所述的芯片测试电路，其特征在于，其中，所述控制器于所述检测器检测出所述芯片的一使用电源超过一默认值时，所述控制器控制所述电源转换电路停止输出所述第一输出电压。

4.如权利要求2所述的芯片测试电路，其特征在于，其中，所述检测器为电流检测器或电压检测器。

5.如权利要求4所述的芯片测试电路，其特征在于，其中，所述开关电路的任一个包括有多个开关组件，所述多个开关组件电性连接于所述电源供应电路与所述电连接座之间。

6.如权利要求5所述的芯片测试电路，其特征在于，其中，所述多个开关组件包括一第一开关组件、一第二开关组件以及一第三开关组件，所述第一开关组件电性连接于所述电源转换电路输出所述第一输出电压的电源引脚与所述芯片的电源引脚之间，所述第二开关组件电性连接于所述电源转换电路输出一第二输出电压的电源引脚与所述芯片的电源引脚之间，所述第三开关组件电性连接所述电源转换电路的一接地引脚与所述芯片的电源引脚之间。

7.如权利要求6所述的芯片测试电路，其特征在于，其中，所述开关组件为半导体开关组件。

8.如权利要求2所述的芯片测试电路，其特征在于，其中，所述控制电路于执行一刻录测试模式的一写入测试时，分别控制所述开关电路的每一个导通，且所述控制电路同时写入所述测试数据至每个所述芯片。

9.如权利要求8所述的芯片测试电路，其特征在于，其中，所述控制电路于写入所述测试数据至每个所述芯片后，所述控制电路执行于所述刻录测试模式中的一读取测试，以分别逐一读取每一个所述芯片中的所述测试数据进行确认。

10.如权利要求9所述的芯片测试电路，其特征在于，其中，所述控制电路执行于所述刻录测试模式中的所述读取测试时，所述控制电路分别控制所述开关电路的其中一个导通，以分别逐一读取导通所述开关电路对应连接的所述芯片中的所述测试数据进行确认。

11.如权利要求8所述的芯片测试电路，其特征在于，其中，所述控制电路执行于所述刻录测试模式中的所述读取测试时，各所述芯片的数据读取信道是按序串联，且各所述芯片的信道根据所述控制电路的控制处于致能可被读取的状态或根据所述控制电路的控制处于禁能无法被读取的状态，并使得同一时间只有单一所述芯片的测试数据可被所述控制电路读取，而其余所述芯片中的测试数据则不会被所述控制电路读取。

12.如权利要求1所述的芯片测试电路，其特征在于，所述参数测量电路提供的电性测试为开路/短路测试及一漏电流测试。

13.一种芯片测试方法，适用于测试多个电连接座所承载的多个芯片，其特征在于，所述多个电连接座分别电性连接多个电源供应电路，其中任一个所述电源供应电路单独连接一个所述电连接座，多个开关电路电性连接于所述多个电连接座与所述多个电源供应电路之间，其中任一个所述开关电路电性连接于一个所述电连接座与一个所述电源供应电路之间，一控制电路与所述多个电连接座承载的所述多个芯片的多个信号引脚并联连接，方法包括：

所述控制电路于执行一参数测试模式时，分别控制所述开关电路的其中一个导通；

于所述开关电路的其中一个导通时，所述控制电路通过控制一参数测量电路对导通的所述开关电路所连接的所述芯片进行电性测试；以及

所述控制电路根据电性测试结果，判定所述芯片属于良品或是不良品。

14.如权利要求13所述的芯片测试方法，其特征在于，还包括：

于所述电源供应电路输出一第一输出电压给所述芯片使用时，所述电源供应电路判断所述芯片的一使用电源；

于所述芯片的使用电源超过一默认值时，所述电源供应电路停止输出所述第一输出电压；

于所述芯片的所述使用电源未超过所述默认值时，所述电源供应电路正常输出所述第一输出电压。

15.如权利要求13所述的芯片测试方法，其特征在于，还包括：

所述控制电路于执行一刻录测试模式的一写入测试时，分别控制所述开关电路的每一个导通，且所述控制电路同时写入一测试数据至每个所述芯片。

16.如权利要求15所述的芯片测试方法，其特征在于，还包括：

所述控制电路于写入所述测试数据至每个所述芯片后，所述控制电路执行于所述刻录测试模式中的一读取测试，以分别逐一读取每一个所述芯片中的所述测试数据进行确认；以及

所述控制电路根据所述测试数据的确认结果，判定所述芯片属于良品或是不良品。

17.如权利要求16所述的芯片测试方法，其特征在于，其中，所述控制电路执行于所述刻录测试模式中的所述读取测试时，所述控制电路分别控制所述开关电路的其中一个导通，以分别逐一读取导通所述开关电路对应连接的所述芯片中的所述测试数据进行确认。

18.如权利要求16所述的芯片测试方法，其特征在于，其中，所述控制电路执行于所述刻录测试模式中的所述读取测试时，各所述芯片的数据读取信道是按序串联，且各所述芯片的信道根据所述控制电路的控制处于致能可被读取的状态或根据所述控制电路的控制处于禁能无法被读取的状态，并使得同一时间只有单一所述芯片的测试数据可被所述控制电路读取，而其余所述芯片中的测试数据则不会被所述控制电路读取。

19.如权利要求15所述的芯片测试方法，其特征在于，所述控制电路于执行完所述参数测试模式后执行所述刻录测试模式。

Images