CN102360064A - 芯片的测试系统 - Google Patents

芯片的测试系统 Download PDF

Info

Publication number
CN102360064A
CN102360064A CN2011102186196A CN201110218619A CN102360064A CN 102360064 A CN102360064 A CN 102360064A CN 2011102186196 A CN2011102186196 A CN 2011102186196A CN 201110218619 A CN201110218619 A CN 201110218619A CN 102360064 A CN102360064 A CN 102360064A
Authority
CN
China
Prior art keywords
test
chip
chip under
under test
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102186196A
Other languages
English (en)
Inventor
索鑫
钱亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2011102186196A priority Critical patent/CN102360064A/zh
Publication of CN102360064A publication Critical patent/CN102360064A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明涉及一种芯片的测试系统，包括至少一测试板卡、至少一DPS供电模块以及至少两个继电器，所述至少两个继电器中的每一个继电器均连接一个被测芯片，所述DPS供电模块通过所述继电器向所述被测芯片供电，所述测试板卡用于测试所述被测芯片的性能。本发明的芯片的测试系统最多能够同时测试16*4*2＝128个被测芯片，缩短了测试时间，提高了测试效率。

Description

芯片的测试系统
技术领域
本发明涉及一种芯片的测试系统，尤其涉及一种芯片的卡罗斯(Kalos1)测试系统。
背景技术
晶圆经过曝光、刻蚀、离子注入、沉积、生长等复杂工艺制造过程后，形成芯片，在封装前后都要经过各种严格的测试，如DC测试、IDD测试以及功能测试等。请参阅图1，图1是一种现有技术的芯片的测试系统的结构示意图。所述芯片的测试系统为Kalos1测试系统，所述Kalos1测试系统包括16个测试板卡，通过测试板卡向被测芯片供电，每个测试板卡最多能够同时测试4个被测芯片，因此，整个Kalos1测试系统最多能够同时测试16*4＝64个被测芯片，现有技术的芯片的测试系统不利于提高芯片的测试效率。
发明内容
本发明的目的在于提供一种能够提高测试效率的芯片的测试系统。
一种芯片的测试系统，包括至少一测试板卡、至少一DPS供电模块以及至少两个继电器，所述至少两个继电器中的每一个继电器均连接一个被测芯片，所述DPS供电模块通过所述继电器向所述被测芯片供电，所述测试板卡用于测试所述被测芯片。
上述系统优选的一种技术方案，所述芯片的测试系统包括16个所述测试板卡，每个所述测试板卡测试8个所述被测芯片，每个所述DPS供电模块向两个所述被测芯片供电。
上述系统优选的一种技术方案，所述芯片的测试系统包括第一继电器和第二继电器，所述DPS供电模块通过所述第一继电器向第一被测芯片供电，所述DPS供电模块通过所述第二继电器向第二被测芯片供电。
上述系统优选的一种技术方案，所述DPS供电模块与所述第一、第二被测芯片的电源管脚连接。
上述系统优选的一种技术方案，所述第一被测芯片的管脚为第一管脚组，所述第二被测芯片的管脚为第二管脚组，所述测试板卡先通过所述第一管脚组对所述第一被测芯片进行DC测试并判断PASS/FAIL结果，所述测试板卡再通过所述第二管脚组对所述第二被测芯片进行DC测试并判断PASS/FAIL结果。
上述系统优选的一种技术方案，打开所述第一继电器、关闭所述第二继电器，所述测试板卡对所述第一被测芯片进行IDD测试，打开所述第二继电器、关闭所述第一继电器，所述测试板卡对所述第二被测芯片进行IDD测试。
上述系统优选的一种技术方案，所述测试板卡对所述第一、第二被测芯片进行功能测试时，利用所述第一、第二被测芯片的IO端口将所述第一、第二被测芯片的失效信息保存在失效存储器的不同的地址中。
上述系统优选的一种技术方案，所述芯片的测试系统为芯片的卡罗斯测试系统。
与现有技术相比，本发明的芯片的测试系统采用一个DPS供电模块向两个被测芯片供电，从而使得所述芯片的测试系统最多能够同时测试16*4*2＝128个被测芯片，缩短了测试时间，提高了测试效率。
附图说明
图1是一种现有技术的芯片的测试系统的结构示意图。
图2是本发明的芯片的测试系统的结构示意图。
具体实施方式
本发明的芯片的测试系统采用DPS(Device Power Supply)供电模块同时向两个被测芯片供电，通过测试板卡测试与所述DPS供电模块连接的两个被测芯片，从而使得所述芯片的测试系统最多能够同时测试16*4*2＝128个被测芯片，提高了测试效率。为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
本发明的芯片的测试系统包括至少一测试板卡、至少一DPS供电模块以及至少两个继电器，所述至少两个继电器中的每一个继电器均连接一个被测芯片，所述DPS供电模块通过所述继电器向所述被测芯片供电，所述测试板卡用于测试所述被测芯片的性能。优选的，本发明的芯片的测试系统可以为Kalos1测试系统。
下面以本发明的芯片的测试系统为Kalos1测试系统，所述Kalos1测试系统包括16个测试板卡为例，详细说明本发明的芯片的测试系统的原理。
请参阅图2，图2是本发明的芯片的测试系统的结构示意图。本发明的芯片的测试系统包括16个并行连接的测试板卡11(图2中仅示出了一个测试板卡11)，每个测试板卡11并行连接8个被测芯片13，每个测试板卡11对应4个DPS供电模块12，每个DPS供电模块12连接两个继电器，即所述DPS供电模块12经由第一继电器141连接第一被测芯片的电源管脚，所述DPS供电模块12经由第二继电器143连接第二被测芯片的电源管脚。所述DPS供电模块12通过所述第一继电器141向第一被测芯片供电，所述DPS供电模块12通过所述第二继电器143向第二被测芯片供电。在测试过程中，所述第一、第二继电器141、143处于闭合状态。
当需要对所述被测芯片13进行DC测试时，定义所述第一被测芯片的管脚为第一管脚组(pin group)，定义所述第二被测芯片的管脚为第二管脚组。所述测试板卡11先通过所述第一管脚组对所述第一被测芯片进行DC测试并判断PASS/FAIL结果，然后，所述测试板卡11通过所述第二管脚组对所述第二被测芯片进行DC测试并判断PASS/FAIL结果。
当需要对所述被测芯片13进行IDD测试时，打开所述第一继电器141、关闭所述第二继电器143，所述测试板卡11对所述第一被测芯片进行IDD测试；打开所述第二继电器143、关闭所述第一继电器141，所述测试板卡11对所述第二被测芯片进行IDD测试。
在对所述被测芯片13进行功能测试时，若要运行测试向量(pattern)，则所述芯片的测试系统开启失效存储器(Error Capture Record，ECR)功能，从而将所述被测芯片13的失效信息保存在所述芯片的测试系统的失效存储器中，不同的被测芯片13的失效信息保存在不同的地址中，根据所述失效存储器中保存的信息，即可分析得到每个被测芯片13的pass/fail结果。具体的，在失效存储器中保存被测芯片13的失效信息时，定义所述第一、第二被测芯片是一个产品，即一个产品具有两个IO端口，每个IO端口分别代表一个被测芯片，不同的IO端口代表不同的被测芯片，从而将所述第一、第二被测芯片的失效信息保存在失效存储器中，要分析被测芯片，分析对应的IO端口即可。由于不同的被测芯片13的失效信息保存在不同的地址中，因此，本发明的芯片测试系统还可以通过对失效存储器中的失效信息进行分析，从而实现对存储器的修复(redundancy)。
本发明的芯片的测试系统采用一个DPS供电模块12向两个被测芯片13供电，从而使得所述芯片的测试系统最多能够同时测试16*4*2＝128个被测芯片，缩短了测试时间，提高了测试效率。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明并不限于在说明书中所述的具体实施例。

Claims (8)

1.一种芯片的测试系统，其特征在于，包括至少一测试板卡、至少一DPS供电模块以及至少两个继电器，所述至少两个继电器中的每一个继电器均连接一个被测芯片，所述DPS供电模块通过所述继电器向所述被测芯片供电，所述测试板卡用于测试所述被测芯片。
2.如权利要求1所述的芯片的测试系统，其特征在于：所述芯片的测试系统包括16个所述测试板卡，每个所述测试板卡测试8个所述被测芯片，每个所述DPS供电模块向两个所述被测芯片供电。
3.如权利要求1所述的芯片的测试系统，其特征在于：所述芯片的测试系统包括第一继电器和第二继电器，所述DPS供电模块通过所述第一继电器向第一被测芯片供电，所述DPS供电模块通过所述第二继电器向第二被测芯片供电。
4.如权利要求3所述的芯片的测试系统，其特征在于：所述DPS供电模块与所述第一、第二被测芯片的电源管脚连接。
5.如权利要求3所述的芯片的测试系统，其特征在于：所述第一被测芯片的管脚为第一管脚组，所述第二被测芯片的管脚为第二管脚组，所述测试板卡通过所述第一管脚组对所述第一被测芯片进行DC测试，所述测试板卡通过所述第二管脚组对所述第二被测芯片进行DC测试。
6.如权利要求3所述的芯片的测试系统，其特征在于：打开所述第一继电器、关闭所述第二继电器，所述测试板卡对所述第一被测芯片进行IDD测试，打开所述第二继电器、关闭所述第一继电器，所述测试板卡对所述第二被测芯片进行IDD测试。
7.如权利要求3所述的芯片的测试系统，其特征在于：所述测试板卡对所述第一、第二被测芯片进行功能测试时，利用所述第一、第二被测芯片的IO端口将所述第一、第二被测芯片的失效信息保存在所述芯片的测试系统的失效存储器的不同的地址中。
8.如权利要求1到7中任意一项所述的芯片的测试系统，其特征在于：所述芯片的测试系统为芯片的卡罗斯测试系统。
CN2011102186196A 2011-08-01 2011-08-01 芯片的测试系统 Pending CN102360064A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102186196A CN102360064A (zh) 2011-08-01 2011-08-01 芯片的测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102186196A CN102360064A (zh) 2011-08-01 2011-08-01 芯片的测试系统

Publications (1)

Publication Number Publication Date
CN102360064A true CN102360064A (zh) 2012-02-22

Family

ID=45585425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102186196A Pending CN102360064A (zh) 2011-08-01 2011-08-01 芯片的测试系统

Country Status (1)

Country Link
CN (1) CN102360064A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103744012A (zh) * 2014-01-09 2014-04-23 上海华虹宏力半导体制造有限公司 基于Credence KalosI存储器测试平台的并行测试装置及测试方法
CN103812138A (zh) * 2014-03-05 2014-05-21 上海华虹宏力半导体制造有限公司 一种供电系统及供电方法、检测系统及检测方法
CN104347120A (zh) * 2013-08-07 2015-02-11 上海华虹宏力半导体制造有限公司 实现存储器测试仪提高同测数的方法
CN105207469A (zh) * 2015-10-27 2015-12-30 万高(杭州)科技有限公司 一种ic验证工具的电源
CN105717439A (zh) * 2016-02-24 2016-06-29 上海东软载波微电子有限公司 芯片测试方法及系统
CN106707143A (zh) * 2017-01-05 2017-05-24 北京航天自动控制研究所 一种芯片内部逻辑验证系统和方法
CN109633417A (zh) * 2019-01-31 2019-04-16 上海华虹宏力半导体制造有限公司 多芯片同测结构及方法
CN113077837A (zh) * 2021-03-24 2021-07-06 上海华虹宏力半导体制造有限公司 一种自动测试设备的多类型测试向量整合方法及系统
CN113533927A (zh) * 2020-04-16 2021-10-22 第一检测有限公司 芯片测试电路及其测试方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199931A (zh) * 1997-05-20 1998-11-25 三星电子株式会社 控制半导体集成电路测试过程的系统和方法
TW469485B (en) * 1999-06-28 2001-12-21 Teradyne Inc Semiconductor parallel tester
CN1858596A (zh) * 2006-04-03 2006-11-08 华为技术有限公司 一种芯片通用测试装置及其构建方法
CN2872379Y (zh) * 2005-11-25 2007-02-21 普诚科技股份有限公司 可同时测试多个待测芯片的测试装置以及单颗芯片测试机
US20070220380A1 (en) * 2006-03-20 2007-09-20 Credence Systems Corporation Message system for logical synchronization of multiple tester chips
CN201096869Y (zh) * 2007-10-23 2008-08-06 苏州市华芯微电子有限公司 芯片测试电路系统
CN201149614Y (zh) * 2008-01-08 2008-11-12 福建捷联电子有限公司 电路板测试治具的信号切换板及其所应用的测试系统
CN201725010U (zh) * 2010-06-23 2011-01-26 晶能光电（江西）有限公司 点测机的多功能晶粒点测电路结构以及多功能点测机
TW201142863A (en) * 2010-05-20 2011-12-01 Macronix Int Co Ltd Method of testing integrated circuits
CN102279356A (zh) * 2010-06-08 2011-12-14 旺宏电子股份有限公司 集成电路测试方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199931A (zh) * 1997-05-20 1998-11-25 三星电子株式会社 控制半导体集成电路测试过程的系统和方法
TW469485B (en) * 1999-06-28 2001-12-21 Teradyne Inc Semiconductor parallel tester
CN2872379Y (zh) * 2005-11-25 2007-02-21 普诚科技股份有限公司 可同时测试多个待测芯片的测试装置以及单颗芯片测试机
US20070220380A1 (en) * 2006-03-20 2007-09-20 Credence Systems Corporation Message system for logical synchronization of multiple tester chips
CN1858596A (zh) * 2006-04-03 2006-11-08 华为技术有限公司 一种芯片通用测试装置及其构建方法
CN201096869Y (zh) * 2007-10-23 2008-08-06 苏州市华芯微电子有限公司 芯片测试电路系统
CN201149614Y (zh) * 2008-01-08 2008-11-12 福建捷联电子有限公司 电路板测试治具的信号切换板及其所应用的测试系统
TW201142863A (en) * 2010-05-20 2011-12-01 Macronix Int Co Ltd Method of testing integrated circuits
CN102279356A (zh) * 2010-06-08 2011-12-14 旺宏电子股份有限公司 集成电路测试方法
CN201725010U (zh) * 2010-06-23 2011-01-26 晶能光电（江西）有限公司 点测机的多功能晶粒点测电路结构以及多功能点测机

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347120A (zh) * 2013-08-07 2015-02-11 上海华虹宏力半导体制造有限公司 实现存储器测试仪提高同测数的方法
CN104347120B (zh) * 2013-08-07 2017-06-06 上海华虹宏力半导体制造有限公司 实现存储器测试仪提高同测数的方法
CN103744012A (zh) * 2014-01-09 2014-04-23 上海华虹宏力半导体制造有限公司 基于Credence KalosI存储器测试平台的并行测试装置及测试方法
CN103812138A (zh) * 2014-03-05 2014-05-21 上海华虹宏力半导体制造有限公司 一种供电系统及供电方法、检测系统及检测方法
CN103812138B (zh) * 2014-03-05 2016-08-17 上海华虹宏力半导体制造有限公司 一种供电系统及供电方法、检测系统及检测方法
CN105207469A (zh) * 2015-10-27 2015-12-30 万高(杭州)科技有限公司 一种ic验证工具的电源
CN105207469B (zh) * 2015-10-27 2018-02-13 杭州万高科技股份有限公司 一种ic验证工具的电源
CN105717439B (zh) * 2016-02-24 2019-07-12 上海东软载波微电子有限公司 芯片测试方法及系统
CN105717439A (zh) * 2016-02-24 2016-06-29 上海东软载波微电子有限公司 芯片测试方法及系统
CN106707143A (zh) * 2017-01-05 2017-05-24 北京航天自动控制研究所 一种芯片内部逻辑验证系统和方法
CN109633417A (zh) * 2019-01-31 2019-04-16 上海华虹宏力半导体制造有限公司 多芯片同测结构及方法
CN113533927A (zh) * 2020-04-16 2021-10-22 第一检测有限公司 芯片测试电路及其测试方法
CN113077837A (zh) * 2021-03-24 2021-07-06 上海华虹宏力半导体制造有限公司 一种自动测试设备的多类型测试向量整合方法及系统
CN113077837B (zh) * 2021-03-24 2024-04-12 上海华虹宏力半导体制造有限公司 一种自动测试设备的多类型测试向量整合方法及系统

Similar Documents

Publication Publication Date Title
CN102360064A (zh) 芯片的测试系统
CN105116317B (zh) 集成电路测试系统与方法
US7906982B1 (en) Interface apparatus and methods of testing integrated circuits using the same
US10677845B2 (en) Converged test platforms and processes for class and system testing of integrated circuits
CN103487744B (zh) 一种动态emmi系统及其实现方法和应用方法
US7904770B2 (en) Testing circuit split between tiers of through silicon stacking chips
KR20120062798A (ko) 웨이퍼 레벨 컨택터
US9110136B2 (en) Circuit and method for monolithic stacked integrated circuit testing
US9995770B2 (en) Multidirectional semiconductor arrangement testing
CN109633417B (zh) 多芯片同测结构及方法
CN102214552A (zh) 一种用于多site并行测试的site良率统计方法
CN103164309A (zh) Sol功能测试方法及系统
CN108766958A (zh) 一种便于芯片测试的集成电路版图结构
CN102520340A (zh) 具有测试结构的半导体封装元件及其测试方法
CN103366827B (zh) 存储器、通过测试机台对存储器进行测试的方法
CN106124897B (zh) 能对光电耦合器进行电老炼试验和参数测试的测试系统
US9304166B2 (en) Method and system for wafer level testing of semiconductor chips
US20120286818A1 (en) Assembly for optical backside failure analysis of wire-bonded device during electrical testing
CN101252477B (zh) 一种网络故障根源的确定方法及分析装置
KR101088588B1 (ko) 멀티 칩 패키지 테스트 장치 및 테스트 방법
US20120150478A1 (en) Method of testing an object and apparatus for performing the same
US9274140B2 (en) Multi-purpose integrated circuit device contactor
CN103278763B (zh) 芯片的ft测试板系统和测试方法
CN109490753B (zh) 一种结合极小碰集约简集成电路测试模式集的方法
CN109801853B (zh) 一种soc芯片测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140430

C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20140430

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

RJ01 Rejection of invention patent application after publication

Application publication date: 20120222

RJ01 Rejection of invention patent application after publication