KR20120062798A - 웨이퍼 레벨 컨택터 - Google Patents

웨이퍼 레벨 컨택터 Download PDF

Info

Publication number
KR20120062798A
KR20120062798A KR1020127007060A KR20127007060A KR20120062798A KR 20120062798 A KR20120062798 A KR 20120062798A KR 1020127007060 A KR1020127007060 A KR 1020127007060A KR 20127007060 A KR20127007060 A KR 20127007060A KR 20120062798 A KR20120062798 A KR 20120062798A
Authority
KR
South Korea
Prior art keywords
probe card
card assembly
probes
semiconductor devices
bus
Prior art date
Application number
KR1020127007060A
Other languages
English (en)
Other versions
KR101822980B1 (ko
Inventor
브라이언 알킨
앨리스태어 니콜라스 스포크
Original Assignee
폼팩터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 폼팩터, 인크. filed Critical 폼팩터, 인크.
Publication of KR20120062798A publication Critical patent/KR20120062798A/ko
Application granted granted Critical
Publication of KR101822980B1 publication Critical patent/KR101822980B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

프로브 카드 어셈블리는 기판 위에 배치되고 반도체 웨이퍼의 단자들을 접촉하도록 배열되는 복수의 프로브들을 포함할 수 있다. 스위치들은 프로브 카드 어셈블리 위에 배치될 수 있고, 프로브 카드 어셈블리 위의 전기적 상호접속부들로부터 프로브들의 선택적인 접속 및 접속해제를 위하여 제공될 수 있다.

Description

웨이퍼 레벨 컨택터{WAFER LEVEL CONTACTOR}
반도체 장치들의 제조는 웨이퍼 위에 다수의 반도체 장치들을 만드는 것을 전형적으로 포함한다. 제조 공정 동안, 반도체 장치들은 싱귤레이션(singulation)이라 불리는 공정에서 서로 분리될 수 있다. 예를 들어, 웨이퍼는 반도체 장치들을 서로 분리하기 위하여 소잉(sawing) 된다. 그 다음으로, 싱귤레이팅된 반도체 장치들은 다른 전자 장치들로 통합될 수 있고, 및/또는 패키징될 수 있다.
다양한 이유들로 인해, 제조된 반도체 장치들은 때때로 올바르게 작동하지 못한다. 따라서, 제조 공정의 여러 시점들에서, 결함 있는 장치들의 식별을 가능하게 하기 위하여 반도체 장치들의 테스트들이 전형적으로 수행된다. 다음으로, 결함 있는 장치들은 폐기될 수 있거나, 어떤 경우들에는, 수리될 수 있다. 수행되는 테스트들의 유형들은 기능적인 테스트들, 속도 테스트들 및 분류, 및 번인(burn-in) 테스트를 포함할 수 있다. 번인 테스트는 상승된 온도들에서 전형적으로 수행된다.
테스트는 웨이퍼가 개별적인 반도체 장치들로 싱귤레이팅 되기 이전 및 이후에 모두 수행될 수 있다. 전형적으로, 웨이퍼 레벨에서의 테스트는 다수의 문제를 나타내었기 때문에, 많은 테스트는 웨이퍼가 싱귤레이팅된 후에 수행되었다. 예를 들어, 번인 테스트는 싱귤레이팅 및 패키징된 반도체 장치들에 대해 전형적으로 수행된다. 반도체 장치가 패키징된 후에 결함이 있는 것으로 발견되면, 이에 따라, 장치를 패키징하는 비용이 낭비된다.
일부 실시예들에서, 프로브 카드 어셈블리(probe card assembly)는 웨이퍼 위에 배치된 반도체 장치들의 입력/출력 단자들 중의 임의의 입력/출력 단자들을 접촉(contact)하도록 배열된 복수의 프로브들을 포함할 수 있다. 프로브 카드 어셈블리 위에 배치된 복수의 스위치들은 프로브들 중의 임의의 프로브들을 전기적 상호접속부들에 상호접속할 수 있고, 전기적 상호접속부들은 전기적 버스를 포함할 수 있다. 스위치들을 제어하기 위한 수단은 복수의 반도체 장치들 중의 고장난 반도체 장치의 단자들에 대응하는 프로브들이 전기적 상호접속부들로부터 접속해제되도록 할 수 있다.
일부 실시예들에서, 프로브 카드 어셈블리는 테스터 인터페이스, 상기 테스터 인터페이스에 전기적으로 결합된 버스, 및 프로브를 포함할 수 있다. 슬루 레이트 변환기(slew rate converter)는 버스 및 프로브에 결합될 수 있고, 버스 및 프로브 사이에서 전달되는 전기 신호의 슬루 레이트를 수정하도록 구성될 수 있다.
일부 실시예들에서, 프로브 카드 어셈블리는 웨이퍼 위에 배치된 반도체 장치들의 입력/출력 단자들 중의 임의의 입력/출력 단자들을 접촉하도록 배열된 복수의 프로브들을 포함할 수 있다. 연속성 테스터(continuity tester) 및 복수의 스위치들이 포함될 수도 있다. 스위치들은 연속성 테스터가 복수의 프로브들 중에서 선택된 프로브에 전기적으로 접속되도록 할 수 있다.
도 1은 발명의 일부 실시예들에 따른 웨이퍼와 접촉하는 프로브 카드 어셈블리의 예시도이다.
도 2는 발명의 일부 실시예들에 따른 프로브 카드 어셈블리의 개략도이다.
도 3은 발명의 일부 실시예들에 따른 프로브 카드 어셈블리의 대안적인 배열의 전기적 개략도이다.
도 4는 발명의 일부 실시예들에 따른 프로브 카드 어셈블리의 대안적인 배열의 전기적 개략도이다.
도 5는 발명의 일부 실시예들에 따른 프로브 카드 어셈블리의 대안적인 배열의 전기적 개략도이다.
도 6은 발명의 일부 실시예들에 따른 프로브 카드 어셈블리의 예시도이다.
도 7은 발명의 일부 실시예들에 따른 프로브 카드 어셈블리를 이용하기 위한 공정의 순서도이다.
이 명세서는 발명의 예시적인 실시예들 및 응용들을 설명한다. 그러나, 발명은 이 예시적인 실시예들 및 응용들로 한정되지 않거나, 예시적인 실시예들 및 응용들이 본 명세서에서 동작하거나 설명되는 방식으로 한정되지 않는다. 또한, 도면들은 단순화된 또는 부분적인 장면들을 나타낼 수 있고, 도면들 내의 소자들의 치수들은 과장될 수 있거나, 그렇지 않을 경우에는 명확함을 위하여 비례적이지 않을 수 있다. 또한, 용어들 "위" 또는 "부착되는"이 본 명세서에서 이용되므로, 하나의 대상물(object)이 다른 대상물 바로 위에 있거나 다른 대상물에 부착되는지, 또는 하나의 대상물 및 다른 대상물 사이에 하나 이상의 삽입 대상물들이 존재하는지에 관계없이, 하나의 대상물(예를 들어, 재료, 층, 기판, 등)은 또 다른 대상물의 "위"에 있거나 "부착될" 수 있다. 또한, 방향들이 제공될 경우, 이 방향들(예를 들어, 위(above), 아래(below), 상단(top), 하단(bottom), 측면(side), 상(up), 하(down), 아래쪽(under), 위쪽(over), 상부(upper), 하부(lower), 수평(horizontal), 수직(vertical), "x", "y", "z", 등)은 상대적이고, 전적으로 예로서 그리고 예시 및 논의의 용이함을 위하여 제공되며, 한정을 위하여 제공되지 않는다. 또한, 소자들의 리스트(예를 들어, 소자들 a, b, c)를 참조하는 경우, 이러한 참조는 리스트된 소자들 자체 중의 임의의 하나, 모든 리스트된 소자들보다 적은 임의의 조합, 및/또는 모든 리스트된 소자들의 조합을 포함하도록 의도된 것이다.
위에서 암시된 바와 같이, 웨이퍼 레벨에서 테스트를 수행하는 것은 특히, 웨이퍼 위에 다수(예를 들어, 수백 또는 수천)의 반도체 장치들이 존재할 때에 문제가 될 수 있다. 이 장치들을 테스트하는 것은 반도체 장치들의 단자들 및 테스트 회로 사이의 전기적인 접속들을 행하는 것을 전형적으로 포함한다. 전기적 접속들은 프로브 카드 어셈블리에 의해 행해질 수 있다. 테스트 신호들은 테스트 중인 반도체 장치(DUT : semiconductor device under test)들에 공급될 수 있고, 응답 신호들은 DUT들이 올바르게 동작하는지를 결정하기 위해 감시될 수 있다. 테스트 신호들은 프로브 카드 어셈블리 위에 배치된 테스트 회로에 의해 발생될 수 있거나, 프로브 카드 어셈블리에 접속된 테스터에 의해 제공될 수 있다.
웨이퍼 레벨 테스트를 수행할 때, DUT들에 대한 매우 큰 수의 입력 및 출력 신호들이 잠재적으로 필요할 수 있다. 테스터 용량에 있어서의 한계들 및 프로브 카드에 대한 비용 영향들로 인해, 다수의 입력 출력 신호들을 수용하는 것이 어려울 수 있다. 예를 들어, 프로브 카드를 통해 다수의 입력 및 출력 신호들을 수용하는 것은 웨이퍼-레벨 프로브 카드 어셈블리를 위한 값비싼 다층 제어된 임피던스 기판 설계들을 포함할 수 있다. 이러한 웨이퍼-레벨 프로브 카드 어셈블리들은 일부 종류의 테스트를 위해 이용되었지만, 일부 테스트들을 웨이퍼 레벨에서 수행하는 것은 경제적이지 않았다. 예를 들어, 번인 테스트는 전형적으로 수행하기에 많은 시간들이 걸린다. 따라서, 번인 테스트를 위하여 값비싼 웨이퍼-레벨 프로브 카드 어셈블리를 구속하는 것은 바람직하지 않다.
웨이퍼-레벨 프로브 카드 어셈블리의 가격을 감소시키기 위한 하나의 방법은 웨이퍼 위의 반도체 장치들 중의 일부에 대한 전기적 접속들을 제공하는 것이다. 그러나, 웨이퍼를 완전하게 테스트하기 위해서는 웨이퍼가 프로브 카드 어셈블리에 의해 몇 회 재위치되고 접촉("착지(touchdown)")되어야 하므로, 이러한 감소된 상호접속 프로브 카드 어셈블리의 이용은 테스트 시간을 증가시킨다. 테스트 시간이 요구되는 착지들의 횟수에 의해 바로 곱해지므로, 이것은 상당한 단점이다.
따라서, 다른 이용들 중에서, 웨이퍼 레벨 번인 테스트를 수행함에 있어서 이익을 제공할 수 있는 웨이퍼-레벨 프로브 카드 어셈블리가 발명되었다. 도 1은 발명의 일부 실시예들에 따른 프로브 카드 어셈블리의 개략적인 도면을 제공한다. 전반적으로 100으로 도시된 프로브 카드 어셈블리는 웨이퍼(150) 위에 배치된 복수의 반도체 장치들(152)을 테스트하기 위해 이용될 수 있다. 반도체 장치들(152)은 복수의 입력/출력 단자들(154)을 각각 포함할 수 있다. 입력/출력 단자들은 예를 들어, 본드 패드(bond pad)들, 컨택 소자들(예를 들어, 탄성 스프링 컨택들)일 수 있다. 입력/출력 단자들은 반도체 장치들을 위한 신호 및 전력 입력들 및 출력들에 대응할 수 있고, 테스트 도중에만 이용되는 반도체 장치들 또는 특수한 입력/출력 단자들의 정상적인 동작 도중에 이용될 수 있다.
프로브 카드 어셈블리(100)는 입력/출력 단자들 중의 임의의 입력/출력 단자들을 접촉하도록 배열된 복수의 프로브들(102)을 포함할 수 있다. 즉, 프로브들의 공간적인 배열은 입력/출력 단자들의 공간적인 배열에 대응할 수 있다. 따라서, 프로브 카드 어셈블리(100) 및 웨이퍼(150)가 함께 합쳐질 때, 프로브들(102)은 단자들(154) 중의 대응하는 단자들과 접촉을 행한다. 프로브들(102)은 아래에서 더욱 구체적으로 설명되는 바와 같이, 하나 이상의 기판들(104) 위에 배치될 수 있다. 기판은 강성일 수 있다. 예를 들어, 강성 기판은 세라믹 재료를 포함할 수 있다. 또 다른 예로서, 유기 재료(organic material)를 포함하는 반-강성(semi-rigid) 기판은 금속 재료를 포함하는 보강재(stiffener)에 결합될 수 있다. 예를 들어, 스프링 컨택 프로브들(예를 들어, 외팔보(cantilevered beam)들), 니들 프로브(needle proble)들, 멤브레인 프로브(membrane probe)들, 등을 포함하는 다양한 유형들의 프로브들이 이용될 수 있다.
프로브 카드 어셈블리(100)는 프로버(prober)(도시되지 않음) 또는 다른 장비(도시되지 않음)에 설치될 수 있다. 따라서, 프로브 카드 어셈블리는 프로버에 대해 기계적으로 인터페이스하도록 구성될 수 있다. 프로브 카드 어셈블리를 프로버에 대해 기계적으로 인터페이스하기 위한 다양한 방법들이 이용될 수 있다. 예를 들어, 프로브 카드 어셈블리는 헤드 플레이트(head plate), 삽입 링(insert ring), 또는 프로버의 다른 소자에 대해 인터페이스할 수 있다.
또한, 프로브 카드 어셈블리(100)는 테스트 헤드(도시되지 않음) 또는 테스터(도시되지 않음)에 대한 전기적 인터페이스(110)를 포함할 수 있다. 예를 들어, 전기적 인터페이스는 제로 삽입력 커넥터(zero insertion force connector)들, 포고 핀(pogo pin)들, 등을 포함하는 다양한 수단에 의해 제공될 수 있다. 전기적 인터페이스(110)는 기판(104)에 실장될 수 있거나, 그렇지 않을 경우에는 기판(104)에 의해 지지될 수 있다. 전기적 인터페이스는 프로브 카드 어셈블리(100)에 전력이 공급되도록 하는 전기적 접속을 제공할 수 있다. 또한, 전기적 인터페이스(110)는 프로브 카드 어셈블리(100) 및 테스터 사이의 테스트 및 응답 신호들의 송신 및 수신을 위하여, 그리고 프로브 카드 어셈블리 및 테스터 사이의 제어 및 상태 신호들의 송신 및 수신을 위하여 제공될 수 있다. 그러므로, 테스터는 DUT들에 전력을 공급하고, DUT들을 테스트하기 위해 이용되는 신호들을 발생하고, DUT들로부터 응답들을 감시하고, 프로브 카드 어셈블리(100)를 제어하기 위해 이용될 수 있다.
복수의 테스트 장치들(106)이 프로브 카드 어셈블리(100) 위에 배치될 수도 있다. 테스트 장치들은 능동형 집적 회로들일 수 있고, 다양한 예들이 이하에서 더욱 설명되는 테스트 회로를 포함할 수 있다. 테스트 장치들은 예를 들어, 반도체 장치들, 도터 카드(daughter card)들, 멀티-다이 모듈(multi-die module)들, 등일 수 있다. 프로브들(102), 테스트 장치들(106), 및 전기적 인터페이스(110)를 상호접속하기 위하여, 상호접속부들(108)이 프로브 카드 어셈블리(100) 위에 포함될 수 있다.
도 2는 본 발명의 일부 실시예들에 따른 프로브 카드 어셈블리(200)의 개략도를 예시하고, 프로브 카드 어셈블리 위의 테스트 장치들(206)은 프로브 카드 위의 전기적 상호접속부들(208)에 대한 프로브들(202)의 선택적인 상호접속을 허용하는 스위치들(212)을 포함한다. 프로브들(202)은 위에서 설명된 프로브들(102)과 유사할 수 있고, 프로브 카드 어셈블리(200)는 웨이퍼(150)를 테스트하기 위해 이용될 수 있다. 프로브 카드 어셈블리의 부품들은 기판(204) 위에 실장되거나, 부착되거나, 그렇지 않을 경우에는 배치될 수 있다. 기판(204)은 기판(104)과 유사할 수 있고, 프로브 카드 어셈블리는 하나 이상의 기판들을 포함할 수 있다. 프로브들(204)은 복수의 프로브 기판들에 부착될 수 있고, 예를 들어, 이하에서 더욱 설명되는 바와 같이, 복수의 프로브 기판들은 주 기판(main substrate)에 부착되거나, 또는 그렇지 않을 경우에는 주 기판에 결합될 수 있다. 테스트 장치들(206)은 주 기판 위에 실장될 수 있거나, 도터 기판(daughter substrate)들 위에 실장될 수 있고, 도터 기판들은 주 기판에 부착될 수 있거나, 그렇지 않을 경우에는 주 기판에 결합될 수 있다.
전기적 상호접속부들(208)의 하나 이상은 예를 들어, 버스(214)일 수 있다. 버스들은 전력 분배, 신호 분배, 등을 위하여 이용될 수 있다. 버스들은 반도체 장치들(152)과, 테스트 신호들을 발생/감시하기 위해 이용되는 테스트 회로 사이의 접속들의 수를 감소시키기 위하여 이용될 수 있다. 예를 들어, 메모리 반도체 장치들을 위하여, 버스들은 일부 제어 신호들(예를 들어, 판독(read)/기록(write) 신호들), 데이터 라인들, 어드레스 라인들, 및 전력 라인들에 대해 제공될 수 있다. 특정한 예로서, 데이터 라인들은 메모리 장치들을 위하여 함께 버스로 전송될 수 있고, 공통적인 어드레스 라인들 및 개별적인 칩 선택 신호들은 데이터를 판독 및 기록하기 위하여 하나 이상의 메모리 장치들을 선택하기 위해 이용될 수 있다.
웨이퍼 레벨 번인을 수행할 때에 나타날 수 있는 하나의 문제점은 웨이퍼 위에 고장난 반도체 장치들이 존재하는 것이다. 패키징된 반도체 장치들의 번인을 수행할 때에는, 번인 이전에 반도체 장치들을 테스트함으로써 고장난 반도체 장치들을 차단하는 것이 가능하다. 이와 대조적으로, 웨이퍼 위에는, 하나 이상의 고장난 반도체 장치들이 존재할 수 있다. 고장난 반도체 장치는 전체 버스가 고장나도록 할 수 있다. 고장난 반도체 장치들의 장소 또는 위치는 웨이퍼마다 상이할 수 있으므로, 고장난 반도체 장치들을 격리하는 것은 어렵다. 웨이퍼들이 더 커지면, 웨이퍼 위에 적어도 하나의 고장난 반도체 장치가 존재할 가능성이 상당하고, 이에 따라, 이러한 상황은 실행 불가능할 것이다.
프로브들(202) 및 전기적 버스들(214) 사이의 스위치들(212)은 전기적 상호접속부들(208)로부터 반도체 장치들(예를 들어, 152a) 중의 고장난 반도체 장치들을 접속해제하기 위해 이용될 수 있다. 예를 들어, 번인 테스트는 반도체 장치들(152) 중의 고장난 반도체 장치들을 결정하는 것과, 그 다음으로, 전기적 상호접속부들(208)로부터 반도체 장치들 중의 고장난 반도체 장치들을 격리시키기 위하여 스위치들(206) 중의 임의의 스위치들을 개방하는 것을 포함할 수 있다.
특정한 예로서, 전기적 상호접속부들(208)은 제 1 전기적 버스(214a) 및 제 2 전기적 버스(214b)를 포함할 수 있다. 제 1 전기적 버스 위에서의 입력/출력 신호 에러를 검출함으로써 고장난 DUT가 검출될 수 있다. 고장난 DUT(예를 들어, 152a)가 검출될 때, 제 1 전기적 버스(214a) 및 제 2 전기적 버스(214b)의 각각에 접속되는 DUT의 단자들에 대응하는 스위치들(예를 들어, 스위치들(212a, 212b))이 개방될 수 있고, 이에 따라, 버스들로부터 DUT를 접속해제할 수 있다. 예를 들어, 고장난 DUT는 전력 및 신호 버스들로부터 접속해제될 수 있다.
충분한 스위치들(212)이 프로브 카드 어셈블리 위에 제공될 수 있으므로, 고장난 반도체 장치가 완전히 접속해제될 수 있다. 따라서, 반도체 장치의 다른 단자들에 대응하는 다른 스위치들(예를 들어, 스위치(212c))도 개방될 수 있으므로, 고장난 반도체 장치(152a)에 접속된 모든 프로브들(202)이 전기적 상호접속부들(208)로부터 완전히 접속해제된다. 다시 말해서, 고장난 반도체 장치의 모든 입력/출력 단자는 전기적으로 접속해제될 수 있다. 이것은 버스 전송(bussed) 신호들, 비-버스 전송(non-bussed) 신호들, 전력 신호들, 등을 포함할 수 있다. 고장난 장치를 완전히 접속해제하는 것은 몇몇 이유들로 인해 유익할 수 있다. 먼저, 반도체 장치가 고장났을 때, 그 장치로부터의 임의의 나머지 접속된 입력들 및 출력들은 잠재적으로 (예를 들어, 단락 회로로 만들거나 버스들에 과부하를 인가함으로써) 다른 장치들이 고장나게 하거나 고장난 것처럼 보이게 할 수 있다. 또한, 고장난 반도체 장치를 접속해제함으로써, 테스트 도중의 전체 전력 소비가 감소될 수 있다(예를 들어, 전력이 테스터 또는 전력 공급 장치로부터 도출됨). 또한, 입력/출력 단자들을 완전하게 접속해제하기 위하여 스위치들을 제공함으로써, 복잡한 저항 네트워크들이 회피될 수 있고, 프로브 카드 어셈블리의 전체적인 설계를 단순화할 수 있다.
스위치들(206)은 제어 회로(218)에 의해 제어될 수 있거나, 전기적 인터페이스(210)를 통해, 예를 들어, 제어 라인들(220)을 통해 테스터에 의해 직접 제어될 수 있다. 제어 회로(218)는 테스트 장치(206)에 관한 다른 기능들을 제어할 수도 있다. 제어 회로(218)는 프로브 카드 어셈블리의 동작을 제어하는 테스터 또는 다른 장비와의 통신들을 허용하는 제어 인터페이스를 제공하기 위한 전기적 인터페이스(210)에 접속될 수 있다. 여기에서는 개별적인 접속들이 각각의 테스트 장치(206) 및 전기적 인터페이스(210) 사이에 도시되어 있지만, 이것은 필수적인 것이 아니다. 예를 들어, 상호접속부들의 수를 감소시키기 위하여, (예를 들어, 개별적인 테스트 장치들의 어드레싱을 이용하여) 제어 인터페이스는 테스트 장치들 사이에서 버스로 전송될 수 있거나 데이터-체인(daisy-chain)으로 전송될 수 있다. 제어 인터페이스는 병렬 데이터, 직렬 데이터, 또는 그 조합들을 이용할 수 있다.
스위치들(206)은 몇몇 상이한 부품 유형들 중의 임의의 것일 수 있다. 예를 들어, 스위치들은 전기기계식 릴레이(electromechanical relay)들 또는 고체-상태 스위치(solid-state switch)들일 수 있다. 예를 들어, 트랜지스터들, 사이리스터(thyristor)들, 광학적으로 결합된 트랜지스터(optically-coupled transistor)들(예를 들어, 광 결합된 금속 산화물 반도체 전계효과 트랜지스터들) 등을 포함하는 다양한 유형들의 고체-상태 스위치들이 이용될 수 있다. 모든 스위치들이 동일한 유형일 필요는 없다. 예를 들어, 제 1 유형의 스위치(예를 들어, 전기기계식 릴레이들)가 고전류 라인들(예를 들어, 전력 라인들) 위에서 이용될 수 있고, 제 2 유형의 스위치(예를 들어, 트랜지스터들)가 더 낮은 전류 라인들(예를 들어, 신호 라인들) 위에서 이용될 수 있다. 스위치들은 반도체 장치들에 제공되는 상이한 전압 레벨들로부터 전력을 공급받을 수 있다. 예를 들어, 능동형 스위치는 테스트 중인 장치에 대한 정상적인 전압 한계들(예를 들어, 접지보다 낮은 신호 전압, 또는 반도체 장치에 제공되는 양극 공급 레일(positive supply rail)보다 높은 신호 전압)을 초과하는 신호들의 전달을 허용하는 공급 장치로부터 전력을 공급받을 수 있다. 이하에서 설명되는 바와 같이, 이것은 예를 들어, 연속성 테스트에 도움이 될 수 있다.
반도체 장치들 중의 고장난 반도체 장치들을 결정하는 다양한 방법들이 이용될 수 있다. 예를 들어, 반도체 장치들의 고장난 반도체 장치들은 반도체 장치들을 테스트함으로써 결정될 수 있다. 프로브들을 통해 테스트 신호들을 반도체 장치들에 제공하고, 프로브들을 통해 반도체 장치들로부터 수신된 응답 신호들을 검사함으로써, 테스트가 수행될 수 있다. 테스트 신호들은 (예를 들어, 프로브 카드 어셈블리 위에 배치된 테스트 회로(도시되지 않음)를 이용하여) 프로브 카드 어셈블리에 의해 발생될 수 있거나, 테스트 신호들은 테스터에 의해 발생되어 전기적 인터페이스(210)를 통해 프로브 카드 어셈블리에 제공될 수 있다(전기적 인터페이스(210)는 전기적 인터페이스(110)와 유사할 수 있다). 고장난 장치들에 관한 정보는 테스터 인터페이스를 통해 프로브 카드 어셈블리에 보고될 수 있다. 따라서, 테스트 회로 및 테스터 인터페이스는 각각 반도체 장치들의 고장난 반도체 장치를 결정하기 위한 수단의 예를 제공한다.
또 다른 예로서, 장치들 중의 알려진 배드(bad) 장치들의 맵(map)이 프로브 카드 어셈블리에 제공될 수 있다. 예를 들어, 웨이퍼 레벨 테스트가 수행될 수 있고, 장치들 중의 알려진 배드 장치들의 웨이퍼 맵이 생성될 수 있다. 테스트는 프로브 카드 어셈블리를 이용하여 수행될 수 있거나, 상이한 프로브 카드 어셈블리를 포함하는 상이한 테스트 스테이션(test station)을 이용하여 수행될 수 있다. 장치들 중의 알려진 배드 장치들의 맵은 예를 들어, 전기적 인터페이스(210)를 통해 프로브 카드 어셈블리에 의해 입력될 수 있다. 희망하는 경우, 프로브 카드 어셈블리는 장치들 중의 알려진 배드 장치들의 맵을 저장하기 위한 메모리(216)를 포함할 수 있다. 따라서, 장치들 중의 알려진 배드 장치들의 맵을 입력받는 것은 장치들 중의 고장난 장치를 결정하기 위한 수단의 또 다른 예를 제공한다. 대안적으로, 또는 부가적으로, 메모리는 (예를 들어, 기능적 테스트들, 과전류, 등을 통해) 프로브 카드 어셈블리에 의해 고장인 것으로 검출되는 반도체 장치들을 식별하는 결함 정보를 저장하기 위해 이용될 수 있다. 전기적 인터페이스(210)는 프로브 카드 어셈블리 및 테스터 사이의 결함 정보 및/또는 웨이퍼 맵들의 교환을 허용하기 위한 통신 인터페이스를 포함할 수 있다.
고장난 반도체 장치는 다양한 방법들로 검출될 수 있다. 예를 들어, 고장난 반도체 장치는 프로브 카드 또는 테스터 위에 배치된 테스트 회로에 의해 응답 신호들에 관한 에러들(예를 들어, 제로(zero)에서 고정, 1에서 고정, 또는 함께 단락되는 단자들)로 인해 테스트 도중에 검출될 수 있다. 또 다른 예로서, 고장난 반도체 장치는 단자 위의 과도한 전력 드레인(예를 들어, 단락된 전력 단자)로 인해 또는 연속성의 결여(예를 들어, 개방 회로)에 의해 검출될 수 있다. 따라서, 희망하는 경우, 프로브 카드 어셈블리 위의 테스트 장치들(206)은 개방 및 단락 회로들을 검출하기 위한 테스트 회로를 포함할 수 있다.
예를 들어, 도 3은 과전류 검출기들(320) 및 연속성 검출기(322)를 포함하는 본 발명의 일부 실시예들에 따른 프로브 카드 어셈블리(300)의 전기적 개략도이다. 연속성 검출기는 연속성 테스터의 예이다. 프로브 카드 어셈블리(300)는 프로브 카드 어셈블리(200)와 전반적으로 유사한 특징들을 포함할 수 있다(예를 들어, 프로브들(302), 전기적 상호접속부들(308), 전기적 인터페이스(310), 스위치들(312), 및 버스들(314)은 프로브들(202), 전기적 상호접속부들(208), 전기적 인터페이스(210), 스위치들(212), 및 버스들(214)과 유사할 수 있다). 프로브 카드 어셈블리(300)는 프로브 카드 어셈블리(200)와 기계적으로 유사하게 배열될 수 있다(예를 들어, 프로브 카드 어셈블리(300)는 프로브들(302), 테스트 장치들(306), 전기적 인터페이스(310) 등과 같은 부품들이 그 위에 배치되는 하나 이상의 기판들을 포함할 수 있다). 희망하는 경우, 프로브 카드 어셈블리(300)는 고장난 장치들의 맵 및 결함 정보를 저장하기 위한 (예를 들어, 위에서 설명된 메모리(216)와 같은) 메모리를 포함할 수 있다.
테스트 장치들(306)은 스위치들(312)의 일부 또는 전부와 연관된 과전류 검출기들(320)을 포함할 수 있다. 과전류 검출기들(320)은 과도한 전류가 언제 도출되는지를 검출할 수 있고, 연관된 스위치(312)가 개방되도록 할 수 있다. 또한, 과도한 전류가 고장난 반도체 장치의 하나의 단자 위에서 검출될 때, 고장난 반도체 장치의 모든 단자들에 대응하는 스위치들은 고장난 반도체 장치를 완전히 접속해제하기 위하여 개방될 수 있다. 예를 들어, 스위치들의 제어는 제어 회로(318)를 통해 과전류 검출기들과 조정될 수 있다.
또한, 하나 이상의 연속성 검출기들(322)이 프로브 카드 어셈블리 위에 포함될 수 있다. 예를 들어, 각각의 테스트 장치(306)는 (도시된 바와 같은) 연속성 검출기를 포함할 수 있거나, 하나의 연속성 검출기는 프로브 카드 어셈블리 위에 제공될 수 있고 버스들의 각각에 선택적으로 접속될 수 있다. 따라서, 희망하는 경우, 연속성 검출기(322)를 (예를 들어, 제어 회로(318)의 제어 하에서 스위치들(312)을 통해) 각각의 프로브(302)에 연속적으로 접속함으로써, 그리고 프로브가 대응하는 단자와 접촉 중인지를 확인함으로써, 연속성 검사가 수행될 수 있다. 연속성 검출기는 반도체 장치의 입력 회로 내에 포함된 보호 다이오드를 순방향 바이어스(forward bias)하기 위한 충분한 전압 및 전류를 제공함으로써 동작할 수 있다. (예를 들어, 고장난 반도체 장치로 인해, 또는 프로브 및 대응하는 단자 사이의 접촉의 결여로 인해) 개방 회로가 존재하면, 전류가 거의 또는 전혀 흐르지 않을 것이다. 따라서, (고장난 반도체 장치로 인한, 또는 프로브 및 대응하는 단자 사이의 전기적 접촉의 결여로 인한) 개방 회로의 검출이 얻어질 수 있다.
반도체 장치의 보호 다이오드를 순방향 바이어스하기 위한 충분한 전압을 제공하기 위하여, 연속성 검출기(322)에는, 위에서 암시된 바와 같이 반도체 장치에 제공되는 것을 초과하는 전압 공급이 제공될 수 있다. 예를 들어, 연속성 검출기에는, 반도체 장치 내의 보호 다이오드 위에 순방향 바이어스 전압을 제공하기 위하여 접지(ground)보다 작은 약 0.6 볼트(volt)의 전압(또는 대안적으로, 양극 공급 레일보다 높은 약 0.6 볼트)을 발생하는 것을 허용하는 공급들이 제공될 수 있다. 연속성 검출기를 위한 공급 전압들은 예를 들어, 이하에서 더욱 설명되는 기술들을 이용하여 프로브 카드 어셈블리 위에서 발전될 수 있다.
프로브 카드 위에 연속성 검출기(322)를 포함하는 것에 대한 대안으로서, 테스터는 연속성 테스트 신호들을 프로브 카드에 공급함으로써 연속성 테스트를 제공하기 위해 이용될 수 있다. 스위치들(312)은 희망하는 대로 테스터로부터 상이한 프로브들로 연속성 테스트 신호를 전환하기 위해 이용될 수 있다.
연속성 테스트는 에러 있는 테스트 결과들의 발생(예를 들어, DUT 및 프로브 카드 어셈블리 사이에 고장보다는 상호접속 문제가 존재할 때, DUT가 고장인 것으로 잘못 보고하는 것)을 감소시키는 것을 도울 수 있다. 예를 들어, 프로브 카드 어셈블리는 웨이퍼와 접촉하게 될 수 있고, 대응하는 단자와 접촉해야 하는 각각의 프로브에 대해 연속성 테스트가 수행될 수 있다. 모든 접속들이 존재하는 경우, 추가적인 테스트(예를 들어, 번인 테스트)가 수행될 수 있다. 일부 접속들이 유실된 경우, 웨이퍼에 대한 프로브 카드 어셈블리의 조정이 수행될 수 있고, 연속성 테스트가 반복될 수 있다. 예를 들어, 유실된 접속들의 어떤 패턴들은 프로브 카드 어셈블리 및 웨이퍼 사이의 정렬 문제들을 나타낼 수 있다. 따라서, 접속들이 유실될 때, 프로브 카드 어셈블리의 조정(예를 들어, 자동 또는 수동), 웨이퍼의 조정(예를 들어, 웨이퍼가 안착되는 스테이지를 이동시킴), 또는 이 둘 모두의 조정이 수행될 수 있다.
특정한 예로서, 초기 접촉이 감지될 때까지, 웨이퍼는 프로브 카드 어셈블리를 향해 상방향으로 이동될 수 있다. 그 다음으로, 연속성 테스트가 충분한 수의 접속들이 존재하는 것을 나타내거나 일부 다른 미리 규정된 기준(예를 들어, 최대 변위, 등)이 도달될 때까지, 웨이퍼는 (프로브들 및 단자들 사이의 압력을 증가시키는) 프로브 카드 어셈블리에 더욱 근접하게 이동될 수 있다.
또한, 연속성 검출기(322)는 예를 들어, 단락 회로들, 개방 회로들, 또는 둘 모두를 검출하기 위하여, 프로브 카드 어셈블리(300)의 자체 테스트를 수행하기 위하여 이용될 수 있다. 프로브들(302) 사이, 전기적 접속들(308) 사이, 및 전기적 인터페이스(310) 내부의 단락 회로들이 검출될 수 있다. 예를 들어, 연속성 검출기(322)는 (예를 들어, 스위치들(302)을 통해 그리고 제어 회로(318)의 제어 하에서) 프로브들의 쌍(pair)들에 접속될 수 있다. 그러므로, 연속성은 단락 회로의 존재를 나타낼 수 있다. 더욱 특정한 예로서, N 개의 프로브들을 테스트하기 위하여, 연속성 검출기는 N 개의 프로브들 중의 첫 번째 프로브에 전압을 인가하기 위해 접속될 수 있고, 나머지 N-1 개의 프로브들은 접지(ground)로 접속될 수 있다. 전류가 흐르는 경우, 이것은 둘 이상의 프로브들 사이의 단락 회로를 나타낼 수 있다. 전류가 흐르지 않을 경우, N 개의 프로브들 중의 두 번째 프로브에 전압을 인가하고 나머지 N-1 개의(또는 N-2, 희망하는 경우, 프로브들 중의 첫 번째 프로브는 이미 테스트 되었으므로 생략될 수 있기 때문에) 프로브들을 접지시킴으로써 테스트가 계속될 수 있다. 모든 N개의 프로브들이 다른 프로브들에 대한 단락 회로들을 위하여 검사될 때까지 공정이 반복될 수 있다. 유사한 단락 회로 테스트가 전기적 인터페이스에 대해 수행될 수 있고, 전기적 인터페이스의 각각의 라인을 검사한다.
전기적 인터페이스(310) 위의 개방 회로들을 검출하기 위하여, 전기적 인터페이스의 모든 개별적인 라인들을 공통의 전기적 경로(예를 들어, 접지)에 접속시키는 단락 고정 장치(shorting fixture)가 이용될 수 있다. 공통적인 전기적 경로에 대한 개별적인 라인의 연속성의 결여는 개방 회로를 나타낸다. 프로브들(302) 위의 개방 회로들을 검출하기 위하여, 단락 웨이퍼가 프로브들과 접촉하게 될 수 있고, 유사한 방식으로 각각의 프로브에 대해 연속성이 확인될 수 있다. 자체 테스트를 관리하는 것은 제어 회로(318)에 의해, 또는 마이크로프로세서 또는 마이크로컨트롤러와 같이 프로브 카드 위에 배치된 추가적인 회로(도시되지 않음)에 의해 수행될 수 있다. 그러므로, 프로브 카드 자체 테스트는 외부의 능동형 전자 장비의 이용 없이 수행될 수 있다. 자체 테스트 시간은 예를 들어, 하나를 초과하는 연속성 검출기를 이용하여 다수의 테스트를 병렬로 수행함으로써 감소될 수 있다.
프로브 카드 어셈블리(300)는 과전류 검출기들(320) 및 연속성 검출기들(322)을 모두 포함하는 것으로 도시되어 있지만, 이것은 필수적인 것이 아니다. 일부 실시예들에서는, 프로브 카드 어셈블리는 하나를 포함할 수 있지만 다른 하나를 포함할 수는 없다(예를 들어, 연속성 검출기들을 갖지 않는 과전류 검출기들, 또는 그 반대). 또한, 과전류 검출기들(320)은 모든 프로브(302)에 대응하도록 제공될 필요는 없고, 모든 프로브들(302)보다 적게 제공될 수 있다.
또한, 웨이퍼 레벨 번인 및 다른 테스트들을 수행함에 있어서 도움이 될 수 있는 추가적인 회로가 프로브 카드 위에 포함될 수 있다. 예를 들어, 번인 테스트 동안, 웨이퍼 위의 반도체 장치들의 기능적인 테스트가 수행될 수 있지만, 이 테스트는 반도체 장치들의 최대 동작 속도에서 동작될 필요는 없다. 따라서, 프로브 카드 어셈블리 위에서 감소된 신호 에지 속도(signal edge speed)들이 이용될 수 있고, 이것은 프로브 카드 어셈블리의 비용을 더욱 감소시키는데 도움이 된다.
예를 들어, 도 4는 테스트 장치들(406) 내에 슬루 레이트 변환기들(424)을 포함하는 본 발명의 일부 실시예들에 따른 프로브 카드 어셈블리(400)의 개략도이다. 프로브 카드 어셈블리(400)는 프로브 카드 어셈블리들(200, 300)과 전반적으로 유사한 특징들을 포함할 수 있다(예를 들어, 프로브들(402), 전기적 상호접속부들(408), 전기적 인터페이스(410), 스위치들(412), 버스들(414) 및 제어 회로(418)는 프로브들(202, 302), 전기적 상호접속부들(208, 308), 전기적 인터페이스(210, 310), 스위치들(212, 312), 버스들(214, 314), 및 제어 회로들(218, 318)과 유사할 수 있다). 프로브 카드 어셈블리(400)는 프로브 카드 어셈블리들(200, 300)과 유사하게 기계적으로 배열될 수 있다(예를 들어, 프로브 카드 어셈블리(400)는 프로브들(402), 테스트 장치들(406), 전기적 인터페이스(410) 등과 같은 부품들이 그 위에 배치되는 하나 이상의 기판들을 포함할 수 있다). 희망하는 경우, 프로브 카드 어셈블리(400)는 고장난 장치들 및/또는 결함 정보의 맵을 위한 저장 공간을 제공하기 위한 (예를 들어, 메모리(216)와 같은) 메모리를 포함할 수 있다. 희망하는 경우, 프로브 카드 어셈블리(400)는 위에서 설명된 바와 같이 과전류 검출기들, 연속성 검출기들, 또는 둘 모두를 포함할 수도 있다.
슬루 레이트 변환기들(424)은 DUT들의 신호 단자들에 입력 또는 출력 신호들을 제공하는 신호 라인들(예를 들어, 버스(414b))에 대해 포함될 수 있다. 예를 들어, 슬루 레이트 변환기는 DUT로의/DUT로부터의 고속 입력 출력 신호들을 전기적 상호접속부들(408) 위의 더 낮은 에지 레이트 신호들로 변환할 수 있다. DUT들의 전력 단자들에 전력을 제공하는 전력 라인들(예를 들어, 버스(414a))에 대해서는 슬루 레이트 변환기들이 필요하지 않다.
슬루 레이트 변환기들(424)은 전기적 상호접속부들(408)로부터, 테스트 중인 장치들에 입력 또는 출력 신호들을 제공하는 프로브들(402)로 전달되는 전자 신호의 슬루 레이트를 증가시키도록 구성될 수 있다. 다시 말해서, 프로브 카드 어셈블리 또는 테스터 위의 테스트 회로에 의해 발생된 신호는 낮은 슬루 레이트를 가질 수 있고, 이것은 상기 신호가 프로브 및 DUT의 단자 사이의 접속을 통해 DUT로 전달되기 전에 슬루 레이트 변환기에 의해 증가된다. 반대로, 슬루 레이트 변환기들(424)은 프로브들(402)로부터 전기적 상호접속부들(408)로 전달되는 전자 신호의 슬루 레이트를 감소시킬 수 있다. 다시 말해서, DUT에 의해 발생된 높은 슬루 레이트 신호는 단자 및 프로브 접속을 통해 수신될 수 있고, 테스터 또는 프로브 카드 어셈블리 위의 테스트 회로에 전달되는 낮은 슬루 레이트 신호로 변환될 수 있다. 프로브 카드 어셈블리 위에서 더 낮은 슬루 레이트 신호들을 이용함으로써, 감소된 크로스토크(cross talk)가 얻어질 수 있고, 결국, 덜 값비싼 회로 기판 레이아웃들을 허용한다. 예를 들어, 더 낮은 슬루 레이트 신호들은 특수한 유전체 재료들, 임피던스 제어, 특수한 비아(via)들, 및 신호 평면들의 이용이 회피되도록 할 수 있다. 이러한 테스트는 고속에서 수행될 필요가 없으므로, 더 낮은 슬루 레이트 신호들이 번인 테스트 중에 이용될 수 있다. 특정한 예로서, DUT는 수백 메가헤르쯔(megahertz)의 레이트들 또는 심지어 기가헤르쯔(gigahertz) 레이트들에서 동작할 수 있다. 그러나, 번인 테스트 도중의 신호 전이 레이트(signal transition rate)들은 수백 메가헤르쯔보다 더 높을 필요가 없다. 따라서, DUT에 의해 제공되는 슬루 레이트들은 프로브 카드 어셈블리 내의 신호들에 대해 이용되는 슬루 레이트들과는 하나 이상의 자릿수(order of magnitude)가 상이할 수 있다.
신호가 (논리 하이 레벨로부터 논리 로우 레벨로, 또는 그 반대로) 전이될 때, 신호 전압 대 시간에 있어서의 변화 레이트를 변화시킴으로써, 슬루 레이트 변환기들은 신호들의 슬루 레이트를 변화시킬 수 있다. 예를 들어, 신호의 슬루 레이트를 느리게 함으로써, 신호의 고주파수 성분들이 감소될 수 있고, 결국, 신호에 의해 발생되는 간섭(예를 들어, 크로스토크)의 가능성을 감소시키는데 도움이 된다.
슬루 레이트 변환기들은 정상 상태 입력 및 출력 전압들을 변화시키지 않고 수행될 수 있다. 예를 들어, 논리 신호에 대하여, 논리 하이 및 논리 로우 전압 레벨들이 유지될 수 있다. 이러한 경우, 슬루 레이트가 증가될 때, 논리 레벨들 사이의 전이는 슬루 레이트 변환기의 입력보다 출력에서 새로운 논리 레벨이 더 빨리 도달되는 것으로 귀착될 수 있다. 반대로, 슬루 레이트가 감소될 때, 논리 레벨들 사이의 전이는 슬루 레이트 변환기의 입력보다 출력에서 새로운 논리 레벨이 더 느리게 도달되는 것으로 귀착될 수 있다.
희망하는 경우, 슬루 레이트 변환에 부가하여, 전압 레벨 변환이 프로브 카드 어셈블리 내에 포함될 수도 있다. 예를 들어, DUT 위에서 이용되는 저전압 스윙 신호(low voltage swing signal)들은 DUT로부터 테스터(또는 프로브 카드 어셈블리 위의 테스트 회로)로 전달될 때에 증폭될 수 있고, 프로브 카드 어셈블리 위에서 이용되는 고전압 스윙 신호들은 테스터(또는 프로브 카드 어셈블리 위의 테스트 회로)로부터 DUT로 전달될 때에 감쇄될 수 있다. 예를 들어, 슬루 레이트 변환기들은 슬루 레이트 변환기들을 통해 전달되는 신호들의 전압 레벨들을 조절하기 위하여 증폭기들 및 감쇠기들을 포함할 수도 있다. 이것은 프로브 카드 어셈블리 위의 잡음 여유도(noise immunity)를 증가시키는데 도움이 될 수 있고, 다시, 더 낮은 비용의 회로 기판 레이아웃 기술들이 이용되도록 한다. 특정한 예로서, DUT에 의해 이용되는 전압 차이들은 논리 제로 및 논리 1 사이의 전압 차이의 10분의 몇 정도에 불과할 수 있다. 이 작은 전압 차이는 프로브 카드 어셈블리 위에서는 몇 볼트의 전압 차이들로 변환될 수 있다.
프로브 카드 어셈블리의 레이아웃은 프로브 카드 어셈블리 위에서 전력 변환기들을 제공함으로써 단순화될 수도 있다. 예를 들어, 여러 DUT들은 다수의 공급 전압들을 이용하고, 이 공급 전압들은 테스트 장치들에 전력을 공급하기 위하여 프로브 카드 어셈블리 위에서 이용되는 공급 전압들과는 상이할 수 있다. 프로브 카드 어셈블리 내부에 분배된 전력 변환을 포함하는 것은 프로브 카드 어셈블리에서 이용될 수 있는 감소된 수의 전력 평면(power plane)들을 허용할 수 있다.
예를 들어, 도 5는 테스트 장치들(506) 내에 전력 변환기들(524)을 포함하는 본 발명의 일부 실시예들에 따른 프로브 카드 어셈블리(500)의 개략도이다. 프로브 카드 어셈블리(500)는 프로브 카드 어셈블리들(200, 300, 400)과 전반적으로 유사한 특징들을 포함할 수 있다(예를 들어, 프로브들(502), 전기적 상호접속부들(508), 전기적 인터페이스(510), 스위치들(512), 버스들(514), 및 제어 회로(518)는 프로브들(202, 302, 402), 전기적 상호접속부들(208, 308, 408), 전기적 인터페이스(210, 310, 410), 스위치들(212, 312, 412), 버스들(214, 314, 414), 및 제어 회로(218, 318, 418)와 유사할 수 있다). 프로브 카드 어셈블리(500)는 프로브 카드 어셈블리들(200, 300, 400)과 유사하게 기계적으로 배열될 수 있다(예를 들어, 프로브 카드 어셈블리(500)는 프로브들(502), 테스트 장치들(506), 전기적 인터페이스(510), 등과 같은 부품들이 그 위에 배치되는 하나 이상의 기판들을 포함할 수 있다). 또한, 프로브 카드 어셈블리(500)는 위에서 설명된 바와 같이, 메모리(216), 과전류 검출기들(320), 연속성 검출기들(322), 및 슬루 레이트 변환기들(424)과 같은 특징들의 임의의 조합을 포함할 수 있다. 희망하는 경우, 프로브 카드 어셈블리(500)는 고장난 장치들 및 결함 정보의 맵을 저장하기 위한 (예를 들어, 위에서 설명된 메모리(216)와 같은) 메모리를 포함할 수 있다.
전력 변환기들(524)은 DUT들에 전력을 공급하기 위한 전력 단자들에 대응하는 프로브들(502a)에 전력 출력들을 제공할 뿐만 아니라, 전력 입력(530)을 입력받을 수 있고 테스트 장치들(506)을 위한 모든 내부 전력을 제공할 수 있다. 위에서 설명된 바와 같이, 스위치들(512)은 (예를 들어, 고장난 DUT가 검출될 때) 전력 변환기(524)로부터의 프로브들(502)의 접속해제를 위해 제공될 수 있다. 희망하는 경우, 전력 변환기들(524)은 전압 변환, 전압 레귤레이션(voltage regulation), 원격 감지, 및 과전류 검출/보호 중의 임의의 것을 포함할 수 있다. 희망하는 경우, 전압/전류 램프 업 및 다운이 전력 변환기들(524)에서 제공될 수도 있다. 전력 변환기들의 동작은 제어 회로(518)에 의해 제어될 수 있다.
전력 변환기들(524)에 대한 전력 입력(530)은 다양한 소스(source)들에 의해 제공될 수 있다. 예를 들어, 전력 입력은 프로브 카드 어셈블리(500)가 이용되는 테스터 또는 테스트 스테이션에 의해 제공되는 레귤레이팅되지 않은 벌크 전력(unregulated bulk power)일 수 있다. 또 다른 예로서, 전력 입력(530)은 프로브 카드 어셈블리에 대해 인터페이스되는 외부 전력 공급 장치에 의해 제공될 수 있다. 또 다른 예로서, 전력 입력은 미리 규정된 출력 전압에 대해 프로그래밍되어 있는 테스터로부터의 출력신호들일 수 있다.
전력 입력(530)을 DUT들에 의해 이용되는 전압들/전류들로 변환하기 위하여, 다양한 기술들이 전력 변환기들(524)에서 이용될 수 있다. 예를 들어, 전력 변환기들(524)은 제어 회로(518)에 의해 제어되는 프로그램 가능한 전력 공급 장치들을 포함할 수 있다. 또 다른 예로서, 전력 변환기들(524)은 고효율의 DC-DC 변환기들을 포함할 수 있다.
웨이퍼 신호들 위의 반도체 장치들에 공급되는 전력을 발생하기 위하여 전력 변환기(524)를 이용하는 것은 프로브 카드 어셈블리의 레이아웃을 단순화하는데 도움이 될 수 있다. 예를 들어, 단일 전력 평면은 프로브 카드 어셈블리의 인쇄 회로 기판 전반에 걸쳐 전력을 분배하기 위하여 이용될 수 있다. 전력은 테스트 장치들 및 DUT들에 의해 실제로 이용되는 다수의 전압들/전류들로 테스트 장치들(506)에 의해 변환될 수 있다.
메모리, 과전류 검출, 연속성 검출, 슬루 레이트 변환, 및 전력 변환과 같은 다양한 특징들이 도 2 내지 도 5의 다양한 실시예들에서 위와 같이 예시되었지만, 프로브 카드 어셈블리는 상기 특징들의 다른 조합들을 포함할 수 있다는 것을 인식해야 한다. 위에서 언급된 바와 같이, 도 2 내지 도 5의 임의의 도면에서의 프로브 카드 어셈블리는 도면들 중의 다른 도면들로부터의 하나 이상의 특징들을 포함할 수 있다. 다시 말해서, 프로브 카드 어셈블리의 실시예들은 도 2 내지 도 5에서 예시된 특징들 중의 임의의 하나 이상의 조합들을 포함할 수 있다.
위에서 논의된 바와 같이, 프로브 카드 어셈블리 위의 스위치들의 포함은 결함 있는 DUT들이 접속해제되도록 한다. 이것은 버스 전송되는 신호 접속부들이 이용되도록 하여, 프로브 카드 어셈블리 위의 상호접속부들의 수를 크게 감소시킨다. 결국, 이것은 프로브 카드 어셈블리를 위하여 훨씬 덜 값비싼 부품들(예를 들어, 커넥터들, 인쇄 회로 기판들, 등)이 이용될 수 있도록 한다.
예를 들어, 도 6은 본 발명의 일부 실시예들에 따른 프로브 카드 어셈블리의 측면 예시도를 제공한다. 프로브 카드 어셈블리(600)는 복수의 프로브들(602)들이 그 위에 배치되는 복수의 프로브 기판들(604)을 포함한다. 프로브들은 예를 들어, 도 1에 대하여 위에서 설명된 바와 같이, 웨이퍼 위에 반도체 장치들의 단자들을 접촉하도록 배열된다. 프로브 기판들(604)은 기계적으로 그리고 전기적으로 회로 기판(606)에 결합될 수 있다. 예를 들어, 프로브 기판들(604)은 회로 기판(606) 및/또는 서로에 대해 조절가능한 방위(orientation)에서 실장될 수 있다.
테스트 장치들(610)은 회로 기판 위에 배치될 수 있다. 테스트 장치들은 능동형 전자 회로, 예를 들어, 스위치들, 과전류 검출기들, 연속성 검출기들, 슬루 레이트 변환기들, 및 전력 변환기들을 포함할 수 있다. 테스트 장치 내에 포함될 수 있는 능동형 전자 회로의 다양한 예들은 도 2 내지 도 5에 예시되어 있고 위에서 설명된 바와 같다. 테스트 장치들(610)은 프로브들(602) 및 상호접속부들(608) 사이의 접속을 위해 제공될 수 있다. 예를 들어, 상호접속부들(608)은 위에서 설명된 바와 같이 전기적 버스들을 포함할 수 있다. 상호접속부들(608)은 회로 기판의 표면들 또는 내부 층들 위에 배치될 수 있다(예를 들어, 상호접속부들은 인쇄 회로 기판 트레이스(trace)들 및 비아들을 포함할 수 있다).
또한, 커넥터(612)는 회로 기판(606) 위에 배치될 수 있다. 커넥터는 위에서 설명된 바와 같이, 예를 들어, 테스트 장치들(610) 및 외부 장치(예를 들어, 테스터) 사이의 전기적 인터페이스를 위하여 제공될 수 있다. 버스 전송되는 접속들을 이용함으로써, 커넥터(612)로 보내지는 상호접속부들(608)의 수는 감소될 수 있고, 이것은 프로브 카드 어셈블리의 비용을 감소시키는데 도움이 될 수 있다.
프로브 카드 어셈블리(600) 위에서의 테스트 장치들(610)의 다양한 배열들이 이용될 수 있다. 예를 들어, 각각의 테스트 장치는 (예를 들어, 도 2 내지 도 5에서 상기 예시된 바와 같이) 테스트되어야 할 웨이퍼 위의 단일 반도체 장치에 대응할 수 있다. 예를 들어, 20개의 입력/출력 단자들을 갖는 반도체 장치를 위하여, 테스트 장치는 20개의 입력/출력 단자들에 대응하는 20개의 프로브들의 각각이 교대로 접속 및 접속해제되도록 하는 20개의 스위치들을 포함할 수 있다. 또 다른 예로서, 반도체 장치는 동일한 기능에 대응하는 많은 단자들(예를 들어, 다수의 전력 및 접지 핀들)을 가질 수 있다. 이러한 경우, 동일한 기능에 대응하는 프로브들은 프로브 카드 어셈블리 위에서 함께 접속될 수 있고 단일 공통 스위치에 접속될 수 있다. 따라서, 스위치들의 수는 프로브들의 수보다 적을 수 있다.
대안적으로, 각각의 테스트 장치(610)는 테스트되어야 할 웨이퍼 위에 다수의 반도체 장치들을 수용할 수 있다. 예를 들어, 테스트 장치(610)는 테스트되어야 할 웨이퍼 위의 2개, 4개, 또는 일부 다른 수의 반도체 장치들에 대응하는 프로브들을 접속하기 위하여 충분한 스위치들 및 다른 회로를 포함할 수 있다.
테스트 장치들(610)은 회로 기판(206)의 상단(프로브 기판들(604) 및 프로브들(602)과 반대인 면) 위에 배치되는 것으로 도시되어 있지만, 이것은 필수적인 것이 아니다. 예를 들어, 테스트 장치들(610)은 대안적으로 프로브 기판(604) 위에 배치될 수 있거나, 회로 기판(606)에 접속되는 또 다른 기판(예를 들어, 도터 카드) 위에 배치될 수 있다.
프로브 카드 어셈블리(예를 들어, 도 1 내지 도 6의 상기 설명된 프로브 카드 어셈블리들 및 그 변형들 중의 임의의 것)를 이용하기 위한 공정이 도 7의 순서도에서 예시되어 있다. 700에서 전반적으로 도시된 공정은 테스트 장치들 및 복수의 프로브들(702)을 갖는 프로브 카드 어셈블리를 얻는 단계를 포함할 수 있다. 프로브들은 테스트 장치들 내에 배치된 스위치들을 통해 프로브 카드 어셈블리의 내부 접속들에 전기적으로 접속될 수 있다. 내부 접속들의 하나 이상은 전기적 버스들일 수 있다. 또한, 테스트 장치들은 예를 들어, 위에서 설명된 바와 같이, 과전류 검출기들, 연속성 검출기들, 슬루 레이트 변환기들 및 전력 변환기들 중의 임의의 것을 포함할 수 있다.
또한, 공정(700)은 프로브들 중의 임의의 프로브들 및 반도체 웨이퍼(702) 사이의 전기적 접속들을 행하는 단계를 포함할 수 있다. 예를 들어, 웨이퍼는 프로브 카드 어셈블리의 프로브들과 물리적 접촉을 하게 될 수 있다. 웨이퍼는 웨이퍼 위에 배치된 복수의 반도체 장치들을 포함할 수 있다. 이에 따라, 전기적 접속들은 프로브들과, 반도체 장치들의 대응하는 단자들 사이에서 행해질 수 있다. 위에서 언급된 바와 같이, 오정렬(misalignment)로 인해, 모든 프로브들이 대응하는 단자들과 항상 초기에 접촉을 행하지는 않을 것이다. 이러한 경우, 연속성 테스트들이 수행될 수 있고, 위에서 설명된 바와 같이, 예를 들어, 프로브 카드 어셈블리에 대한 반도체 웨이퍼의 조정이 행해질 수 있다.
공정(700)에서의 또 다른 동작은 반도체 장치들(706) 중의 고장난 반도체 장치를 식별하기 위하여 반도체 장치들에 대한 테스트를 수행할 수 있다. 다양한 테스트들이 수행될 수 있다. 예를 들어, 테스트들은 연속성 테스트들, 과전류 감지, 기능적 테스트들, 번인 테스트들, 등을 포함할 수 있다. 희망하는 경우, 위에서 설명된 바와 같이, 웨이퍼 및 프로브 카드 어셈블리의 상대적 위치의 조정이 연속성 테스트들의 결과들에 기초하여 행해질 수 있다.
또한, 공정(700)은 반도체 장치들 중의 고장난 반도체 장치를 접속해제하는 단계를 포함할 수 있다. 예를 들어, 프로브 카드 어셈블리 위의 테스트 장치들 내에 포함된 스위치들은 고장난 반도체 장치의 단자들에 대응하는 프로브들을 접속해제하기 위해 개방될 수 있다. 고장이 반도체 장치의 하나의 단자 위에서만 검출되더라도, 스위치들은 고장난 반도체 장치의 모든 단자들을 접속해제하기 위하여 개방될 수 있다.
반도체 장치들(706) 중의 고장난 반도체 장치를 식별하기 위한 테스트를 수행하는 것의 대안으로서, 복수의 반도체 장치들 중의 알려진 고장난 반도체 장치들의 맵이 프로브 카드 어셈블리에 제공될 수 있다. 반도체 장치들의 알려진 고장난 반도체 장치들의 맵을 이용하면, 스위치들은 배드 장치들을 접속해제하기 위하여 개방될 수 있다.
발명의 특정 실시예들 및 응용들이 본 명세서에서 설명되었지만, 이 실시예들 및 응용들은 예시적인 것에 불과하고, 많은 변형들이 가능하다. 따라서, 발명이 이 예시적인 실시예들 및 응용들, 또는 예시적인 실시예들 및 응용들이 동작하거나 본 명세서에서 설명되는 방식으로 한정되어야 한다는 의도는 없다. 예를 들어, 하나의 실시예에서 도시된 특징들은 또 다른 실시예들에서 도시된 특징들과 조합될 수 있다. 따라서, 발명이 이하에 기재되는 청구항들에 의한 것을 제외하고 한정되도록 의도된 것은 아니다.

Claims (23)

  1. 웨이퍼 위에 배치되는 복수의 반도체 장치들을 테스트하기 위한 프로브 카드 어셈블리로서,
    각각의 반도체 장치는 복수의 입력/출력 단자들을 포함하고,
    상기 프로브 카드 어셈블리는,
    강성 기판;
    상기 기판에 의해 지지되는 전기적 인터페이스;
    상기 기판 위에 배치되고, 상기 입력/출력 단자들 중의 임의의 입력/출력 단자들과 접촉하도록 배열되는 복수의 프로브들;
    상기 프로브들 중의 임의의 프로브들을, 전기적 버스를 포함하는 전기적 상호접속부들에 상호접속하는 복수의 스위치들; 및
    상기 복수의 반도체 장치들 중의 고장난 반도체 장치의 입력/출력 단자들에 대응하는 상기 프로브들의 각각이 상기 전기적 상호접속부들로부터 접속해제되도록 하기 위하여 상기 스위치들을 제어하기 위한 수단을 포함하는, 복수의 반도체 장치들을 테스트하기 위한 프로브 카드 어셈블리.
  2. 청구항 1에 있어서,
    상기 전기적 인터페이스를 통해 상기 웨이퍼 위의 상기 복수의 반도체 장치들 중의 알려진 배드 반도체 장치들의 맵(map)을 입력받기 위한 수단을 더 포함하는, 복수의 반도체 장치들을 테스트하기 위한 프로브 카드 어셈블리.
  3. 청구항 1에 있어서,
    연속성 검사를 수행하기 위한 수단을 더 포함하는, 복수의 반도체 장치들을 테스트하기 위한 프로브 카드 어셈블리.
  4. 청구항 1에 있어서,
    상기 복수의 반도체 장치들 중의 고장난 반도체 장치를 결정하기 위한 과전류 검출기를 더 포함하는, 복수의 반도체 장치들을 테스트하기 위한 프로브 카드 어셈블리.
  5. 청구항 1에 있어서,
    상기 전기적 상호접속부들은 상기 전기적 인터페이스에 전기적으로 접속되고,
    상기 전기적 상호접속부들은,
    복수의 제 1 스위치들을 통해 상기 반도체 장치들의 상기 입력/출력 단자들 중의 제 1 입력/출력 단자들에 접속되는 제 1 전기적 버스; 및
    복수의 제 2 스위치들을 통해 상기 반도체 장치들의 상기 입력/출력 단자들 중의 제 2 입력/출력 단자들에 접속되는 제 2 전기적 버스를 포함하는, 복수의 반도체 장치들을 테스트하기 위한 프로브 카드 어셈블리.
  6. 청구항 5에 있어서,
    상기 복수의 반도체 장치들 중의 상기 고장난 반도체 장치의 고장이 상기 제 1 전기적 버스 위에서 검출될 때, 상기 제 2 전기적 버스로부터 상기 복수의 반도체 장치들 중의 상기 고장난 반도체 장치를 접속해제하기 위하여, 상기 복수의 반도체 장치들 중의 상기 고장난 반도체 장치에 대응하는 상기 제 2 스위치들 중의 스위치들이 개방되는, 복수의 반도체 장치들을 테스트하기 위한 프로브 카드 어셈블리.
  7. 청구항 1에 있어서,
    상기 복수의 반도체 장치들 중의 상기 고장난 반도체 장치를 식별하는 결함 정보를 저장하도록 구성되는 메모리를 더 포함하는, 복수의 반도체 장치들을 테스트하기 위한 프로브 카드 어셈블리.
  8. 청구항 1에 있어서,
    상기 프로브 카드 어셈블리 및 테스터 사이에서 결함 정보를 통신하도록 구성되는 통신 인터페이스를 더 포함하고, 상기 결함 정보는 상기 복수의 반도체 장치들 중의 상기 고장난 반도체 장치의 식별을 포함하는, 복수의 반도체 장치들을 테스트하기 위한 프로브 카드 어셈블리.
  9. 청구항 1에 있어서,
    상기 전기적 상호접속부들은 전력 버스 및 신호 버스를 포함하는, 복수의 반도체 장치들을 테스트하기 위한 프로브 카드 어셈블리.
  10. 청구항 1에 있어서,
    상기 프로브 카드 어셈블리에 제공되는 입력 전력과, 상기 반도체 장치들에 공급되는 전력 사이에서 전력 변환을 수행하도록 구성되는 전력 변환기를 더 포함하는, 복수의 반도체 장치들을 테스트하기 위한 프로브 카드 어셈블리.
  11. 청구항 1에 있어서,
    상기 스위치는 전기기계식 릴레이(electromechanical relay), 트랜지스터(transistor), 사이리스터(thyristor), 및 광 결합된 전계효과 트랜지스터(photo coupled field effect transistor)로 구성되는 그룹으로부터 선택되는, 복수의 반도체 장치들을 테스트하기 위한 프로브 카드 어셈블리.
  12. 강성 기판;
    상기 기판에 결합되는 테스터 인터페이스;
    상기 테스터 인터페이스에 전기적으로 결합되는 버스;
    상기 버스에 결합되는 슬루 레이트(slew rate) 변환기;
    상기 기판 위에 배치되고, 상기 슬루 레이트 변환기에 전기적으로 결합되는 프로브를 포함하고,
    상기 슬루 레이트 변환기는 상기 버스 및 프로브 사이에서 전달되는 전자 신호의 슬루 레이트를 수정하는, 프로브 카드 어셈블리.
  13. 청구항 12에 있어서,
    상기 슬루 레이트 변환기는 상기 버스로부터 상기 프로브로 전달되는 전기 신호의 슬루 레이트를 증가시키도록 구성되고, 상기 프로브로부터 상기 버스로 전달되는 전자 신호의 슬루 레이트를 감소시키도록 구성되는, 프로브 카드 어셈블리.
  14. 청구항 12에 있어서,
    상기 슬루 레이트 변환기와 직렬인 스위치를 더 포함하고, 상기 스위치는 상기 버스로부터 상기 프로브를 선택적으로 접속 및 접속해제할 수 있는, 프로브 카드 어셈블리.
  15. 청구항 14에 있어서,
    상기 스위치는 전기기계식 릴레이, 트랜지스터, 사이리스터, 및 광 결합된 전계효과 트랜지스터로 구성되는 그룹으로부터 선택되는, 프로브 카드 어셈블리.
  16. 청구항 12에 있어서,
    상기 기판 위에 배치되는 복수의 프로브들;
    상기 버스에 결합되는 복수의 슬루 레이트 변환기들을 포함하고,
    각각의 슬루 레이트 변환기는 상기 복수의 프로브들 중의 상이한 프로브에 접속되고, 상기 버스와, 상기 복수의 프로브들 중의 상기 상이한 프로브 사이에서 전달되는 전자 신호의 슬루 레이트를 수정하도록 구성되는, 프로브 카드 어셈블리.
  17. 복수의 단자들이 그 위에 배치되는 반도체 웨이퍼를 테스트하기 위한 프로브 카드 어셈블리로서,
    강성 기판;
    상기 기판에 의해 지지되는 전기적 인터페이스;
    상기 기판 위에 배치되고, 상기 복수의 단자들 중의 대응하는 단자들과 접촉하도록 배열되는 복수의 프로브들;
    연속성 테스터; 및
    상기 복수의 프로브들을 상기 연속성 테스터에 상호접속하고, 상기 연속성 테스터가 상기 복수의 프로브들 중의 선택된 프로브에 전기적으로 접속되도도록 하는 복수의 스위치들을 포함하는, 반도체 웨이퍼를 테스트하기 위한 프로브 카드 어셈블리.
  18. 청구항 17에 있어서,
    상기 연속성 테스터는, 상기 복수의 프로브들 중의 상기 프로브와 전기적 접촉하는 상기 복수의 단자들 중의 단자를 통해 전기적으로 접속되는 반도체 장치 위의 보호 다이오드를 순방향 바이어스하기 위하여, 충분한 바이어스 전압을 상기 복수의 프로브들 중의 선택된 프로브에 인가하도록 구성되는, 반도체 웨이퍼를 테스트하기 위한 프로브 카드 어셈블리.
  19. 청구항 18에 있어서,
    상기 프로브 카드 어셈블리에 공급되는 전압을 상기 바이어스 전압으로 변환하기 위한 수단을 더 포함하는, 반도체 웨이퍼를 테스트하기 위한 프로브 카드 어셈블리.
  20. 청구항 17에 있어서,
    상기 복수의 스위치들은 상기 연속성 테스터가 상기 복수의 프로브들 중의 임의의 프로브에 전기적으로 접속되도록 하는, 반도체 웨이퍼를 테스트하기 위한 프로브 카드 어셈블리.
  21. 청구항 17에 있어서,
    상기 복수의 프로브들 중의 프로브들은 상기 프로브 카드 어셈블리 위에 배치된 버스에 전기적으로 접속되며, 상기 버스는 상기 전기적 인터페이스에 전기적으로 접속되고;
    상기 복수의 스위치들은 상기 버스에 대한 접속을 위하여 상기 복수의 프로브들 중의 단일 프로브를 선택하는 것을 가능하게 하는, 반도체 웨이퍼를 테스트하기 위한 프로브 카드 어셈블리.
  22. 청구항 17에 있어서,
    상기 연속성 테스터를 이용하여 상기 프로브 카드 어셈블리의 자체 테스트를 수행하기 위한 수단을 더 포함하는, 반도체 웨이퍼를 테스트하기 위한 프로브 카드 어셈블리.
  23. 청구항 17에 있어서,
    상기 스위치는 전기기계식 릴레이, 트랜지스터, 사이리스터, 및 광 결합된 전계효과 트랜지스터로 구성되는 그룹으로부터 선택되는, 반도체 웨이퍼를 테스트하기 위한 프로브 카드 어셈블리.
KR1020127007060A 2009-08-18 2010-08-13 웨이퍼 레벨 컨택터 KR101822980B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/543,386 US8400176B2 (en) 2009-08-18 2009-08-18 Wafer level contactor
US12/543,386 2009-08-18
PCT/US2010/045441 WO2011022301A2 (en) 2009-08-18 2010-08-13 Wafer level contactor

Publications (2)

Publication Number Publication Date
KR20120062798A true KR20120062798A (ko) 2012-06-14
KR101822980B1 KR101822980B1 (ko) 2018-01-29

Family

ID=43604838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127007060A KR101822980B1 (ko) 2009-08-18 2010-08-13 웨이퍼 레벨 컨택터

Country Status (5)

Country Link
US (1) US8400176B2 (ko)
JP (1) JP2013527426A (ko)
KR (1) KR101822980B1 (ko)
TW (1) TWI518332B (ko)
WO (1) WO2011022301A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180036195A (ko) * 2016-09-30 2018-04-09 세메스 주식회사 웨이퍼 맵의 형성 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012189396A (ja) * 2011-03-09 2012-10-04 Mitsubishi Electric Corp Ｉｃチップ、半導体部品、検査用プローブ、ハンディマルチテスター、及び通信装置
CN102680745A (zh) * 2011-03-10 2012-09-19 致茂电子股份有限公司 电子元件测试系统及其切换装置
JP6008332B2 (ja) * 2011-10-03 2016-10-19 国立大学法人 筑波大学 プローブカード及びノイズ測定装置
TWI417557B (zh) * 2011-11-03 2013-12-01 Global Unichip Corp 電子測試系統與相關方法
US9182440B1 (en) * 2012-01-30 2015-11-10 Marvell International Ltd. Pressure activated high density switch array
WO2014013571A1 (ja) * 2012-07-18 2014-01-23 トヨタ自動車株式会社 半導体装置の検査装置、検査システム、検査方法、及び、検査済半導体装置の生産方法
TWI497086B (zh) * 2013-09-05 2015-08-21 Chroma Ate Inc Test System and Method of Semiconductor Packaging Component with Open Circuit Test
CN103984247B (zh) * 2014-04-14 2016-08-17 美的集团股份有限公司 可执行脚本家电设备的控制方法及装置
WO2016033303A1 (en) * 2014-08-28 2016-03-03 Seek Thermal, Inc. Radiometric test and configuration of an infrared focal plane array at wafer probe
US9784788B2 (en) 2015-11-27 2017-10-10 Micron Technology, Inc. Fault isolation system and method for detecting faults in a circuit
EP3185026B1 (en) * 2015-12-23 2020-10-28 IMEC vzw Probing device for testing integrated circuits
CN107478980A (zh) * 2017-08-04 2017-12-15 深圳市新国都支付技术有限公司 一种pos机主板自动化测试方法和电路
TWI699539B (zh) * 2018-12-28 2020-07-21 新唐科技股份有限公司 輸出輸入針腳異常偵測系統及其方法
TWI708305B (zh) * 2020-03-31 2020-10-21 利亙通國際有限公司 晶圓製程良率分析之大量取樣測試的改良方法
US11486921B2 (en) * 2020-04-03 2022-11-01 International Business Machines Corporation Protection adapter for oscilloscope probes
KR20210143471A (ko) 2020-05-20 2021-11-29 삼성전자주식회사 프로브 카드 검사 장치
TW202316120A (zh) * 2021-10-01 2023-04-16 致茂電子股份有限公司 晶圓檢測方法與檢測設備

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135378B2 (ja) 1992-08-10 2001-02-13 ローム株式会社 半導体試験装置
US5363038A (en) 1992-08-12 1994-11-08 Fujitsu Limited Method and apparatus for testing an unpopulated chip carrier using a module test card
KR970010656B1 (ko) 1992-09-01 1997-06-30 마쯔시다 덴기 산교 가부시끼가이샤 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드
JPH07115113A (ja) 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
US6064213A (en) 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US6184053B1 (en) 1993-11-16 2001-02-06 Formfactor, Inc. Method of making microelectronic spring contact elements
JP3443947B2 (ja) 1994-07-22 2003-09-08 株式会社デンソー バーンイン専用ウェハおよびそれを用いたバーンイン方法
JP2725615B2 (ja) 1994-10-31 1998-03-11 日本電気株式会社 集積回路試験装置
US5600257A (en) 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
JP3188876B2 (ja) 1997-12-29 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
US6246250B1 (en) * 1998-05-11 2001-06-12 Micron Technology, Inc. Probe card having on-board multiplex circuitry for expanding tester resources
JP2000162284A (ja) * 1998-12-01 2000-06-16 Mitsubishi Electric Corp 半導体集積回路
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6400173B1 (en) 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
US6724209B1 (en) * 2000-04-13 2004-04-20 Ralph G. Whitten Method for testing signal paths between an integrated circuit wafer and a wafer tester
WO2002067279A2 (en) * 2000-12-22 2002-08-29 Ixys Corporation Hot-swap protection circuit
US6856150B2 (en) 2001-04-10 2005-02-15 Formfactor, Inc. Probe card with coplanar daughter card
US7388424B2 (en) 2004-04-07 2008-06-17 Formfactor, Inc. Apparatus for providing a high frequency loop back with a DC path for a parametric test
US8581610B2 (en) 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
US7307433B2 (en) 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US7245134B2 (en) 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection
US7279911B2 (en) 2005-05-03 2007-10-09 Sv Probe Pte Ltd. Probe card assembly with dielectric structure
US20070200571A1 (en) * 2006-02-16 2007-08-30 Kevin Quinn Verifying individual probe contact using shared tester channels
US7649366B2 (en) 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
US7888955B2 (en) 2007-09-25 2011-02-15 Formfactor, Inc. Method and apparatus for testing devices using serially controlled resources
US7977959B2 (en) 2007-09-27 2011-07-12 Formfactor, Inc. Method and apparatus for testing devices using serially controlled intelligent switches
US20090164931A1 (en) 2007-12-19 2009-06-25 Formfactor, Inc. Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180036195A (ko) * 2016-09-30 2018-04-09 세메스 주식회사 웨이퍼 맵의 형성 방법

Also Published As

Publication number Publication date
WO2011022301A2 (en) 2011-02-24
WO2011022301A3 (en) 2011-06-09
TWI518332B (zh) 2016-01-21
US20110043233A1 (en) 2011-02-24
KR101822980B1 (ko) 2018-01-29
JP2013527426A (ja) 2013-06-27
US8400176B2 (en) 2013-03-19
TW201111802A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
KR101822980B1 (ko) 웨이퍼 레벨 컨택터
US7609080B2 (en) Voltage fault detection and protection
KR101374986B1 (ko) 테스터기 구동 및 측정 성능을 확장하는 방법
US9372227B2 (en) Integrated circuit test system and method
EP2901168B1 (en) Methods of testing a semiconductor structure
US8896336B2 (en) Testing techniques for through-device vias
US9391447B2 (en) Interposer to regulate current for wafer test tooling
US7782688B2 (en) Semiconductor memory device and test method thereof
US7479793B2 (en) Apparatus for testing semiconductor test system and method thereof
US8872534B2 (en) Method and apparatus for testing devices using serially controlled intelligent switches
JP7109167B2 (ja) プローブカード、及びそれを含むテスト装置
US5072175A (en) Integrated circuit having improved continuity testability and a system incorporating the same
US10048306B1 (en) Methods and apparatus for automated integrated circuit package testing
KR20150112819A (ko) 기판 검사 장치
KR101781895B1 (ko) 멀티칩 패키지 테스트 시스템
KR102242257B1 (ko) 반도체검사장비 디바이스 인터페이스 보드 및 그 운용방법
JP2011237349A (ja) 試験装置
JP2012083262A (ja) 試験装置および試験方法
KR20100021171A (ko) 프로브 카드 모듈 및 이를 구비한 반도체 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant