KR101374986B1 - 테스터기 구동 및 측정 성능을 확장하는 방법 - Google Patents

테스터기 구동 및 측정 성능을 확장하는 방법 Download PDF

Info

Publication number
KR101374986B1
KR101374986B1 KR1020097000193A KR20097000193A KR101374986B1 KR 101374986 B1 KR101374986 B1 KR 101374986B1 KR 1020097000193 A KR1020097000193 A KR 1020097000193A KR 20097000193 A KR20097000193 A KR 20097000193A KR 101374986 B1 KR101374986 B1 KR 101374986B1
Authority
KR
South Korea
Prior art keywords
card assembly
probe card
probes
dut
driver circuits
Prior art date
Application number
KR1020097000193A
Other languages
English (en)
Other versions
KR20090018714A (ko
Inventor
찰스 에이 밀러
Original Assignee
폼팩터, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 폼팩터, 인코포레이티드 filed Critical 폼팩터, 인코포레이티드
Publication of KR20090018714A publication Critical patent/KR20090018714A/ko
Application granted granted Critical
Publication of KR101374986B1 publication Critical patent/KR101374986B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

프로브 카드 어셈블리는 테스터기로부터 전자 소자를 테스트하기 위한 테스트 신호를 수신하도록 구성될 수 있는 인터페이스를 포함할 수 있다. 프로브 카드 어셈블리는 전자 소자들과 접촉하기 위한 프로브들 및 테스트 신호를 프로브들 중 여러 개에 인가하기 위한 전자 구동기 회로를 더 포함할 수 있다.
Figure R1020097000193
프로브, 어셈블리, 테스트, 전자 소자.

Description

테스터기 구동 및 측정 성능을 확장하는 방법{METHOD OF EXPANDING TESTER DRIVE AND MEASUREMENT CAPABILITY}
본 발명은 프로브 카드 어셈블리 및 전자 소자에 대해 DC 측정을 수행하는 방법에 관한 것이다.
하나 이상의 전자 소자를 테스트하는 테스트 시스템이 알려져 있다. 예를 들면, 반도체 다이를 테스트하는 테스트 시스템이 알려져 있다. 이와 같은 테스트 시스템은 테스트 데이터를 전자 소자 또는 소자들에 제공할 수 있고, 그 후 테스트 데이터에 대한 전자 소자 또는 소자들의 응답을 평가할 수 있다. 다양한 유형의 테스트가 전자 소자들을 대상으로 수행될 수 있다. 이와 같은 테스트의 예시들에는 DC 테스트 및 기능 테스트가 포함된다.
직류 ("DC") 테스트는 일반적으로 전자 소자의 하나 이상의 DC 특성을 측정하는 것을 포함한다. 예를 들어, DC 테스트는 반도체 다이의 단자(예컨대, 접합 패드)의 누설 전류를 측정할 수 있다. 반도체 다이를 대상으로 통상적으로 수행되는 DC 테스트의 다른 비제한적인 예시들로는 단자에서 개방 회로 결함을 테스트하는 것과 단자에서 단락 회로 결함을 테스트하는 것이 포함된다.
기능 테스트는 일반적으로 전자 소자를 동작시키는 것을 포함한다. 기능 테 스트는 소자의 부분적 동작에 한정될 수 있다. 예를 들어, 일부 테스트 상황에서, 전자 소자의 테스트는 전자 소자의 풀(full) 동작 스펙트럼 미만에서 수행된다. 예를 들어, 오로지 전자 소자의 선택된 기능만이 테스트처리되고, 및/또는 전자 소자는 전자 소자의 풀 동작 속도 미만에서 테스트처리된다. 일부 테스트 상황에서는, 전자 소자의 풀 동작 스펙트럼 이상에서 기능 테스트를 수행하거나 또는 전자 소자의 풀 동작 스펙트럼에서 테스트를 수행하는 것이 바람직하다.
본 발명의 일부 실시예들에서, 프로브 카드 어셈블리는 전자 소자를 테스트하기 위한 테스트 신호를 테스터기로부터 수신하도록 구성될 수 있는 인터페이스를 포함할 수 있다. 프로브 카드 어셈블리는 전자 소자와 접촉하기 위한 프로브 및 테스트 신호를 프로브에 인가하는 전자 구동기 회로를 더 포함할 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 예시적인 테스트 시스템을 도해한다.
도 2는 도 1의 테스트 시스템의 단순 블럭도를 도해한다.
도 3은 본 발명의 일부 실시예들에 따른 도 1의 테스트 시스템의 공유 구동기 블럭과 전력 공급 블럭의 예시적인 구성을 도해한다.
도 4 내지 도 6은 본 발명의 일부 실시예들에 따른 공유 구동기 모듈의 예시적인 구성을 도해한다.
도 7은 본 발명의 일부 실시예들에 따른 전력 공급 모듈의 예시적인 구성을 도해한다.
도 8은 본 발명의 일부 실시예들에 따른 전력 공급 모듈의 다른 예시적인 구성을 도해한다.
도 9는 본 발명의 일부 실시예들에 따라 DUT 단자에서 누설 전류를 측정하기 위한 예시적인 프로세스를 도해한다.
도 10은 본 발명의 일부 실시예들에 따라 테스트처리되는 소자 또는 DUT 단자에 대해 개방 회로 결함을 테스트하기 위한 예시적인 프로세스를 도해한다.
도 11은 본 발명의 일부 실시예들에 따라 DUT 단자에 대해 단락 회로 결함을 테스트하기 위한 예시적인 프로세스를 도해한다.
도 12는 본 발명의 일부 실시예들에 따른 예시적인 프로브 카드 어셈블리의 측면도를 도해한다.
도 13은 도 12의 프로브 카드 어셈블리의 저면도를 도해한다.
본 명세서는 본 발명의 예시적인 실시예들과 응용예들을 설명한다. 하지만, 본 발명은 이러한 예시적인 실시예들과 응용예들로 한정되지 않거나, 또는 본 명세서에서 설명되는 예시적인 실시예들과 응용예들이 동작하는 방식으로 한정되지는 않는다. 또한, 도면들은 단순화되거나 부분적인 모습들을 도시할 수 있고, 도면들내에서의 구성요소들의 치수는 설명의 명료함 또는 용이함을 위해 과장될 수 있거나 또는 이와 달리 비례적이지 않을 수 있다. 게다가, 본 명세서에서 용어 "위에(또는 상에)"가 사용되는 바와 같이, 하나의 물체(예컨대, 물질, 층, 기판 등)가 나머지 다른 물체 바로 위에 있거나 또는 하나의 물체와 나머지 다른 물체사이에 하나 이상의 개재 물체가 존재하는지에 상관없이 상기 하나의 물체는 다른 물체 "위에(또는 상에)" 위치될 수 있다. 또한, 방향들(예컨대, 위, 아래, 상부, 하부, 옆 등)이 제공되는 경우, 이들은 상대적인 개념으로서, 설명과 해설의 용이함을 위해 오로지 예시로서 제공되는 것이지 한정적인 의미로서 제공되는 것은 아니다.
도 1은 본 발명의 일부 실시예들에 따라 복수의 전자 소자들을 테스트하도록 구성된 예시적인 테스트 시스템(100)을 도해한다. 테스트처리되는 전자 소자는 비싱귤레이트된 반도체 웨이퍼의 반도체 다이, (패키지화되거나 또는 비패키지화된) 웨이퍼로부터 싱귤레이트된 반도체 다이, 캐리어 또는 기타 지지 소자내에 배치된 싱귤레이트된 하나 이상의 다이 어레이, 다중 다이 전자 모듈, 인쇄 회로 보드, 또는 기타 임의의 유형의 전자 소자를 포함할 수 있다. (이후부터, 테스트 처리되는 전자 소자는 그 유형이 어떠하든지간에, 테스트 처리되는 소자 또는 "DUT"로서 언급한다.)
도시된 바와 같이, 테스트 시스템(100)은 DUT(120)의 테스트를 제어하도록 구성된 테스터기(102)를 포함할 수 있다. 테스터기(102)는 하나 이상의 컴퓨터를 포함할 수 있으며, DUT(120)내로 입력되는 테스트 데이터를 생성할 수 있으며, 테스트 데이터에 응답하여 DUT(120)에 의해 출력되는 응답 데이터를 수신할 수 있다. 테스터기(102)는 DUT(120)가 테스트를 통과하였는지를 판단하기 위해 및/또는 DUT(120)를 평가하기 위해 응답 데이터를 평가할 수 있다.
도 1에서 또한 도시되는 바와 같이, 테스트 시스템(100)은 프로버(122)를 포 함할 수 있는데, 이 프로버(122)는 DUT(120)를 지지하기 위한 스테이지(130)를 갖는 이동가능 척(124)이 배치된 내부 체임버(132)를 갖는 박스 구조물일 수 있다(절단선(121)은 내부 체임버(132)의 일부 모습을 제공한다). 이동가능 척(124)은 "x", "y" 및 "z" 방향으로 이동가능할 수 있으며, 또한 "x"축과 "y"축에 대해 경사질 수 있고 "z"축을 중심으로 회전할 수 있다. 프로버(122)는 헤드 판(112)을 포함할 수 있는데, 이 헤드 판(112)은 딱딱한 강체 판 구조물일 수 있다. 헤드 판(112)은 복수의 프로브(136)를 포함하는 프로브 카드 어셈블리(134)가 탑재(예컨대, 볼트조임) 될 수 있는 삽입 링(110)을 포함할 수 있다. 사용시, 이동가능 척(124)은 DUT(120)의 단자(118)를 프로브(136)와 정렬시킬 수 있다. 그 후 이동가능 척(124)은 단자(118)를 프로브(136)와 접촉하도록 이동시킴으로써 프로브(136)와 DUT(120)의 단자(118)간에 전기적 접속을 생성케한다. 단자(118)는 입력 단자, 출력 단자, 전력 단자, 접지 단자, 및 기타 단자를 포함할 수 있다.
프로브(136)는 탄성적인 전도성 구조물일 수 있다. 적절한 프로브(136)의 비제한적인 예시로서는 미국 특허 제5,476,211호, 미국 특허 제5,917,707호, 및 미국 특허 제6,336,269호에서 서술된 바와 같이, 프로브 카드 어셈블리(134)상의 전도성 단자(미도시)에 접합되고 탄성 물질로 뒤덮혀진 코어 배선으로 형성된 복합 구조물을 포함한다. 프로브(136)는 이와 달리, 미국 특허 제5,994,152호, 미국 특허 제6,033,935호, 미국 특허 제6,255,126호, 미국 특허 제6,945,827호, 미국 특허 출원 공개 제2001/0044225호, 및 미국 특허 출원 공개 제2004/0016119호에서 개시된 스프링 구성요소와 같은, 리소그래피방식으로 형성된 구조물일 수 있다. 프로브(136) 의 또 다른 비제한적인 예시가 미국 특허 제6,827,584호, 미국 특허 제6,640,432호, 미국 특허 제6,441,315호, 및 미국 특허 출원 공개 제2001/0012739호에서 개시된다. 프로브(136)의 다른 비제한적인 예시들에는 전기전도성 포고 핀, 범프, 스터드, 스탬프드 스프링, 니들, 버클링 빔 등이 포함된다.
통신 케이블(104), 테스트 헤드(101), 및 전기 접속부(108)(예컨대, 배선, 전기전도성 포고 핀, 등)는 테스터기(102)와 프로브 카드 어셈블리(134)간에 복수의 통신 채널(180)(도 2 참조)을 제공할 수 있다. 도시될 바와 같이, 통신 채널(180)은 테스터기(102)로부터 프로브 카드 어셈블리(134)에 제공되는 데이터(예컨대, 테스트 데이터, 제어 데이터, 등)와 프로브 카드 어셈블리(134)로부터 테스터기(102)에 제공되는 데이터(DUT(120)에 의해 출력되는 응답 데이터, 제어 데이터, 상태 데이터, 등)를 위한 데이터 경로를 제공할 수 있다. 다른 전기 신호 중에서, 전력과 접지 신호가 또한 통신 케이블(104), 테스트 헤드(101), 및 전기적 접속부(108)에 의해 제공되는 통신 채널(180)을 통해 제공될 수도 있다. 통신 케이블(104)은 무선 통신 장비와 같은 다른 데이터 통신 수단으로 대체될 수 있다.
도 2에서 도시되는 바와 같이, 통신 채널(180)은 프로브 카드 어셈블리(134)상의 전기적 커넥터(160)에 접속될 수 있다. 전기적 커넥터(160)는 통신 채널(180)에 대한 전기적 인터페이스를 제공할 수 있다. 전기적 커넥터(160)는 테스트 헤드(101)로부터 전기적 접속부(108)와 전기적 접속을 형성하기 위한 임의의 전기적 구성부일 수 있다(도 1 참조). 예를 들어, 전기적 접속부(108)가 전기전도성 포고 핀인 경우, 전기적 커넥터(160)는 포고 핀과 자신간에 전기적 접속을 형성하기 위 해 포고 핀을 압착할 수 있는 패드일 수 있다. 다른 예로서, 전기적 접속부(108)는 제로-삽입력("ZIF") 전기적 커넥터를 포함할 수 있으며, 이와 마찬가지로 전기적 커넥터(160)는 ZIF 호환형 커넥터를 포함할 수 있다.
보게될 바와 같이, 테스터기(102)로부터 DUT(120)에 테스트 데이터를 제공하도록 구성된 통신 채널(180)은 공유 구동기 블럭(152)에 접속될 수 있으며, 이 공유 구동기 블럭(152)은 DUT(120)의 입력 단자(118)와 접촉하도록 구성된 복수의 프로브(136)에 이와 같은 통신 채널(180) 중 하나를 전기 접속시켜주도록 구성될 수 있다. 따라서 공유 구동기 블럭(152)은 하나의 DUT(120)를 테스트하기 위해 생성된 테스트 데이터를 테스터기(102)로부터 수신하고, 이 테스트 데이터를 복수의 DUT(120)에 제공하도록 구성될 수 있다. 테스트 데이터에 응답하여 DUT(120)에 의해 출력되는 응답 데이터를 제공하도록 구성된 통신 채널(180)은 다른 프로브들(136)(예컨대, DUT(120)의 출력 단자(118)와 접촉하도록 구성된 프로브들)에 전기적으로 접속될 수 있다. 또한, 보게될 바와 같이 전력 공급 블럭(154)은 DUT(120)에게 전력을 공급하도록 구성될 수 있으며, 또 다른 프로브들(136)[예컨대, DUT(120)의 전력 및 접지 단자(118)와 접촉하도록 구성된 프로브들(136)]에 전기적으로 접속될 수 있다.
상술한 바와 같이, 공유 구동기 블럭(152)은 테스터기(102)로부터 제1 숫자 "N"개 만큼의 DUT(120)들을 테스트하기 위한 테스트 데이터를 수신할 수 있고, 이러한 테스트 데이터를 보다 큰 제2 숫자 "M"개 만큼의 DUT(120)들에 제공할 수 있다. 예를 들어, M은 N의 정수배(예컨대, 2, 3, 4, 5, 10, 20, 50, 또는 이보다 큰 정수 또는 이 숫자들사이의 임의의 숫자) 일 수 있다. 그러므로, 공유 구동기 블럭(152)은 테스터기(102)가 테스트하도록 설계된 것보다 보다 많은 DUT(120)들이 프로버(122)내에서 테스트되도록 테스터기(102)의 테스트 성능을 확장시킬 수 있다. 또한 상술된 바와 같이, 전력 공급 블럭(154)은 전력을 "M"개의 DUT(120)들에게 제공할 수 있고, 또한 DUT(120)의 DC 테스트가 가능하도록 해줄 수 있다.
도 3은 본 발명의 일부 실시예들에 따른 공유 구동기 블럭(152)과 전력 공급 블럭(154)의 예시적인 구성을 도해한다. 도 3에서는 또한 공유 구동기 블럭(152)과 전력 공급 블럭(154)을 사용하여 테스트처리되는 다섯 개의 DUT(120)들의 부분도가 도시된다. 도 3에서 도시된 DUT(120)의 부분도에서, 세 개의 단자(118)는 입력 단자(222)일 수 있고 두 개의 단자(118)는 전력 단자(224)일 수 있다. 입력 단자(222)와 전력 단자(224)는 각각의 DUT(120) 상의 단자(118)의 서브세트일 수 있다(도 1 및 도 2 참조). 즉, 각각의 DUT(120)는 출력 단자와 추가적인 입력 단자와 추가적인 전력 단자를 포함하여, 추가적인 단자들(도 3에서는 미도시)을 가질 수 있다.
도시된 바와 같이, 도 3에서 도시된 공유 구동기 블럭(152)의 예시적인 구성은 세 개의 공유 구동기 모듈(240)을 포함할 수 있으며, 각각의 DUT(120)상의 각 입력 단자(222) 마다 하나의 공유 구동기 모듈(240)이 존재한다. 공유 구동기 블럭(152)의 다른 구성에서는, 이보다 많거나 또는 이보다 적은 공유 구동기 모듈(240)이 포함될 수 있다. 일부 구성에서, 하나의 공유 구동기 모듈(240)이 테스트처리되는 DUT(120)상의 각 입력 단자마다 제공될 수 있다.
또한 도시된 바와 같이, 도 3에서 도시된 전력 공급 블럭(154)의 예시적인 구성은 다섯 개의 전력 공급 모듈(210)을 포함할 수 있다. 전력 공급 블럭(154)의 다른 구성에서는, 이보다 많거나 또는 이보다 적은 전력 공급 모듈(210)이 포함될 수 있으며, 일부 구성에서는 하나의 전력 공급 모듈(210)이 테스트처리되는 각 DUT(120)마다 제공될 수 있다.
도 4는 본 발명의 일부 실시예들에 따른 공유 구동기 모듈(240)의 예시적인 구성을 도해한다. 도시된 바와 같이, 각각의 공유 구동기 모듈(240)은 구동기 회로(244)를 포함할 수 있다. 구동기 회로(244)의 입력(242)은 커넥터(160)를 거쳐 테스터기(102)로부터의 통신 채널(180)에 접속될 수 있으며(도 2 참조), 구동기 회로(244)는 입력(242)을 거쳐서 수신된 신호를 다중 전송라인(248)을 따라 아래방향으로 다중 DUT(120)의 입력 단자(222)와 접촉하고 있는 다중 프로브(136)에 까지 인가시킬 수 있다. 따라서 각각의 공유 구동기 모듈(240)은 하나의 통신 채널(180)로부터 테스트 데이터를 수신할 수 있고, 이 테스트 데이터를 복수의 DUT(120)에 분배할 수 있다. 도 4에서 도시된 예시에서는, 이와 같이 입력(242)을 경유하여 수신된 테스트 데이터가 다섯 개의 DUT(120)에 분배되지만, 이와 같은 테스트 데이터는 예컨대, 이보다 많거나 또는 이보다 적은 전송 라인(248)을 구동시키도록 구동기 회로(244)를 구성함으로써 다섯 개 보다 많거나 또는 이보다 적은 DUT에 분배될 수 있다.
도 4를 계속 참조하면, 복수의 제어 신호들(352, 354, 356, 358)(비록 네 개의 신호가 도시되고 있지만 이보다 많거나 또는 이보다 적은 신호가 사용될 수 있 음)이 구동기 회로(244)의 동작을 제어하도록 제공될 수 있다. 상기 제어 신호 중 하나는 구동기 회로(244)의 타이밍을 제어할 수 있는 타이밍 제어 신호(352)일 수 있다. 예를 들어, 타이밍 제어 신호(352)는 구동기 회로(244)로부터의 신호의 출력을 전송 라인(248)상으로 트리거시킬 수 있다. 타이밍 제어 신호(352)는 임의의 적절한 신호일 수 있다. 예를 들어, 타이밍 제어 신호(352)는 단순히 구동기 회로(244)의 출력을 활성화(예컨대, 인에이블)시킬 수 있다. 다른 예시로서, 타이밍 제어 신호(352)는 특정 이벤트(예컨대, 마스터 클럭 신호(미도시)의 상승 에지 또는 하강 에지와 같은, 특징)로부터의 지연을 나타낼 수 있다. 다른 예시적인 제어 신호는 하이(high) 전압 제어 신호(354)와 로우(low) 전압 제어 신호(356)를 포함할 수 있는데, 이들은 각각 구동기 회로(244)에 의해 출력되는 하이 논리 신호의 전압 레벨과 구동기 회로(244)에 의해 출력되는 로우 논리 신호의 전압 레벨을 규정할 수 있다("하이"와 "로우"는 가능할 수 있는 두 가지 디지털 신호 레벨들을 말한다). 제어 신호(358)는 구동기 회로(244)에 제공될 수 있는 기타 잡다한 제어 신호들을 나타낸다.
타이밍 제어 신호(352), 하이 전압 제어 신호(354), 로우 전압 제어 신호(356), 및 기타 제어 신호(358)는 테스터기(102)에 의해 생성될 수 있고 통신 채널(180)을 통해 구동기 회로(244)에 제공될 수 있다. 이와 달리, 타이밍 제어 신호(352), 하이 전압 제어 신호(354), 로우 전압 제어 신호(356), 및 기타 제어 신호(358) 중 하나 이상은 프로브 카드 어셈블리(134)상에 배치된 메모리(미도시)내에 저장된 디지털 데이터에 대응될 수 있다. DUT(120)를 테스트하기 이전에, 테스 터기(102)는 하나 이상의 통신 채널(180)을 이용하여 메모리(미도시)에 제어 데이터를 기입할 수 있다. 이와 달리, 제어 데이터는 테스터기(102) 이외의 다른 소스로부터 메모리(미도시)내로 기입될 수 있다.
보는 바와 같이, 입력 단자(222)에서의 결함은 전압이 전송 라인(248)을 따라 감소되도록 하여 입력 단자(222)가 결함을 갖도록 할 수 있다. 도 4에서 도시된 바와 같이, 피드 백 제어 루프(314)는 하나 이상의 전송 라인(248)을 따라 전압을 모니터링할 수 있고, 피드 백을 구동기 회로(244)에 제공할 수 있다(비록 도 4, 도 5 및 도 6에서는 하나의 루프(314)만이 도시되고 있지만, 피드 백 제어 루프(314)는 각각의 전송 라인(248)으로부터 구동기 회로(244)에 제공될 수 있다.) 만약, 구동기 회로(244)로 피드백되는 전압 레벨이 미리결정된 레벨 미만으로 감소되면, 구동기 회로(244)는 전송 라인(248)상으로 인가되는 신호의 전압 레벨을 증가시키도록 구성될 수 있다. 이와 같은 피드백 제어 루프(314)에서 구현가능한 피드백 제어 루프의 예시적인 구현예에 관한 추가적인 정보가 미국 특허 제6,812,691호에서 개시된다.
격리 저항기(322)는 동일한 구동기 회로(244)에 의해 구동되고 따라서 서로가 전기적으로 접속되는 프로브들(136)간의 전기적 격리 측정을 제공할 수 있다. 예를 들어, 도 4에서 도시된 다섯 개의 프로브들(136) 중 하나가 접지-단락 결함(즉, 입력 단자(222)가 접지로 단락됨)을 갖는 DUT 입력 단자(222)에 접촉한 경우, 도 4에서 도시된 모든 프로브들(136)은 자신들이 서로 전기적으로 접속되어 있기 때문에 접지상태화 되려는 경향이 있다. 따라서, 도 4에서 도시된 다섯 개의 프로 브들(136)과 접촉된 DUT(120) 중 단지 하나의 DUT(120)상에서의 접지-단락 결함은 다섯 개의 프로브들(136) 모두에 대해 접지 레벨 전압을 입력시키고, 이로써 실제로는 오직 하나의 DUT(120)만이 불량상태인 경우에도, 다섯 개의 프로브들(136)과 접촉된 다섯 개의 DUT(120) 모두가 불량인 상태로 테스트를 하게 된다. 격리 저항기(322)가 각 프로브(136)마다의 전기적 격리 측정을 제공하기 때문에, 격리 저항기(322)는, 다른 결함들 중에서, 하나의 프로브(136)에서의 접지-단락 결함이 나머지 다른 프로브(136)에 악영향을 미치지 않도록 해줄 수가 있다. 격리 저항기(322)의 적절한 크기값은 시스템과, 시스템에서 사용되는 전압 레벨에 따라 달라질 수 있다.
일반적으로, 격리 저항기(322)는, 구동기 회로(244)가 하이 논리 레벨 전압을 출력하는 동안에 프로브(136) 중 하나가 접지로 단락된 단자(222)와 접촉한 경우, 시스템의 규정에 따라 하이 논리 레벨 전압으로 간주되는데에 충분한 전압을 나머지 다른 프로브(136)가 유지할 수 있도록 해주는 크기값을 가져야 한다. 보는 바와 같이, 격리 저항기(322)는 또한 대체로 잘 알려진 전송 라인의 작용에 따라 공유 구동기 모듈(240)에서의 (예컨대, 구동기 회로(244)의 출력 임피던스(316)와의) 임피던스 정합을 제공하도록 하는 크기값을 가져야 한다. 일반적으로, 하나의 구동기 회로(244)에 의해 구동되는 전송 라인(248)의 갯수가 클 수록, 구동기 회로(244)의 출력 임피던스(316)와의 임피던스 정합을 달성하기 위해 필요로 하는 각각의 격리 저항기(322)의 저항값은 커진다.
하지만, 각각의 격리 저항기(322)의 저항값이 클 수록, DUT(120)의 단 자(222)에서의 주파수 응답은 낮아진다. 즉, 격리 저항기(322)의 저항값이 클 수록, 테스트 신호가 공유 구동기 모듈(240)을 통해 DUT(120)에 제공될 수 있는 주파수는 낮아진다. 이것은 상보적 금속 산화물 반도체("CMOS") 기술 또는 이와 유사한 기술들을 이용하여 제조된 DUT(120)에 특히나 잘 적용된다. 보는 바와 같이, CMOS DUT(120)의 입력 단자(222)는 캐패시터로서 전기적으로 단순화된 형태로 모델링될 수 있다. 따라서, 각각의 프로브(136)가 CMOS DUT(120)의 입력 단자(222)와 접촉한 상태에서, 상승 시간(입력 단자(222)를 로우 논리 레벨에서 하이 논리 레벨로 전환시키는데에 필요로 하는 시간과 관련됨), 하강 시간(입력 단자(222)를 하이 논리 레벨에서 로우 논리 레벨로 전환시키는데에 필요로 하는 시간과 관련됨), 및 각 전송 라인(248)의 주파수 응답은 모두 각각의 격리 저항기(322)의 값에 의해 영향을 받는다. 따라서, 격리 저항기(322)의 저항값이 클 수록, CMOS 단자(222)를 로우 논리 레벨에서 하이 논리 레벨로 전환시키는데에 필요한 상승 시간은 커지고, CMOS 단자(222)를 하이 논리 레벨에서 로우 논리 레벨로 전환시키는데에 필요한 하강 시간은 커지며, CMOS 단자(222)의 캐패시턴스(미도시)와 직렬연결된 격리 저항기(322)에 의해 형성된 필터의 차단 주파수는 작아진다. 따라서, 각각의 격리 저항기(322)의 저항값이 작을 수록, 공유 구동기 모듈(240)의 주파수 응답은 커진다. 다시 말하면, 각각의 격리 저항기(322)의 저항값 R이 작을 수록, DUT(120)가 테스트처리될 수 있는 주파수는 높아진다.
격리 저항기(322)의 총 유효 저항값이 구동기 회로(244)의 출력 임피던스(316)와 동일하거나 또는 이와 대체로 동일한 경우에서는, 아래의 등식이 격리 저항기(322)의 저항값의 선택을 좌지우지한다:
R = R0*N,
여기서, R은 각각의 격리 저항기(322)의 저항값이며, R0는 구동기 회로(244)의 출력 임피던스(316)이며, N은 구동기 회로(244)에 의해 구동되는 격리 저항기(322)의 총 갯수이며, *는 곱셈을 의미한다. 그러므로, 각각의 격리 저항기(322)의 저항값 R은 구동기 회로(244)의 출력 임피던스(316) R0와 격리 저항기(322)의 총 갯수 N의 곱과 동일할 수 있다(또는 이와 대체로 동일할 수 있다).
따라서, 만약 구동기 회로(244)의 출력 임피던스(316)가 50 옴이면, 각각의 격리 저항기(322)의 저항값 R은 다음과 같다:
N R
2 100 Ω
4 200 Ω
6 300 Ω
8 400 Ω
10 500 Ω
20 1000 Ω
50 2500 Ω
보는 바와 같이, 각각의 격리 저항기(322)의 저항값 R은 구동기 회로(244)에 의해 구동되는 격리 저항기(322)의 갯수 N이 증가함에 따라 상당히 증가한다. 물론, 상승 시간과 하강 시간에서의 이에 대응하는 증가와, 각각의 격리 저항기(322)에 의해 형성된 로우패스 필터의 차단 주파수에서의 대응하는 감소 및 프로브(136)가 전기적으로 접속하고 있는 단자(222)의 캐패시턴스에서의 대응하는 감소가 존재한다. 그러므로, 전송 라인(248)의 갯수를 증가시키고, 따라서 격리 저항기(322)의 갯수 N이 증가함에 따라 도 4에서 도시된 구성의 주파수 응답은 상당히 감소된다. N은 격리 저항기(322)의 갯수 뿐만이 아니라 구동기 회로(244)에 의해 구동되는 전송 라인(248)의 갯수를 말하며, 따라서 하나의 DUT를 위한 테스터기(102)(도 1 및 도 2 참조)에 의해 생성되는 테스트 데이터를 이용하여 테스트처리될 수 있는 DUT(120)의 갯수를 말함을 유념해둔다.
구동기 회로(244)의 출력 임피던스(316)에 대해 보다 작은 값을 선택함으로써, 구동기 회로(244)에 의해 구동되는 전송 라인(248)의 갯수를 증가시키고, 따라서 하나의 DUT를 테스트하기 위해 테스터기(102)(도 1 및 도 2 참조)에 의해 생성되는 테스트 데이터를 이용하여 병렬방식으로 테스트처리될 수 있는 DUT(120)의 갯수를 여전히 증가시키면서 프로브 카드 어셈블리(134)의 주파수 응답을 향상시킬 수 있다. 예를 들어, 만약 구동기 회로(244)의 출력 임피던스(316)가 50옴에서 30옴으로 감소되면, 각각의 격리 저항기(322)의 저항값 R은 다음과 같이 된다:
N R
2 60 Ω
4 120 Ω
6 180 Ω
8 240 Ω
10 300 Ω
20 600 Ω
50 1500 Ω
다른 예시로서, 만약 구동기 회로(244)의 출력 임피던스(316)가 20옴으로 한층 감소되면, 각각의 격리 저항기(322)의 저항값 R은 다음과 같이 된다:
N R
2 40 Ω
4 80 Ω
6 120 Ω
8 160 Ω
10 200 Ω
20 400 Ω
50 1000 Ω
또 다른 예시로서, 만약 구동기 회로(244)의 출력 임피던스(316)가 10옴이 면, 각각의 격리 저항기(322)의 저항값 R은 다음과 같이 된다:
N R
2 20 Ω
4 40 Ω
6 60 Ω
8 80 Ω
10 100 Ω
20 200 Ω
50 500 Ω
또 다른 예시로서, 만약 구동기 회로(244)의 출력 임피던스(316)가 5옴으로 한층 감소되면, 각각의 격리 저항기(322)의 저항값 R은 다음과 같이 된다:
N R
2 10 Ω
4 20 Ω
6 30 Ω
8 40 Ω
10 50 Ω
20 100 Ω
50 250 Ω
또 다른 예시로서, 만약 구동기 회로(244)의 출력 임피던스(316)가 1옴으로 한층 감소되면, 각각의 격리 저항기(322)의 저항값 R은 다음과 같이 된다:
N R
2 2 Ω
4 4 Ω
6 6 Ω
8 8 Ω
10 10 Ω
20 20 Ω
50 50 Ω
볼 수 있는 바와 같이, 구동기 회로(244)의 출력 임피던스(316)를 감소시킴으로써, 격리 저항기(322)의 총 유효 저항값을 구동기 회로(244)의 출력 임피던스(316)와 여전히 정합시키면서 또는 이와 대체로 정합시키면서 격리 저항기(322)의 저항값 R은 감소될 수 있다. DUT(120)의 입력 단자(222)의 캐패시턴스와 각각의 격리 저항기(322)에 의해 형성된 직렬 저항기-캐패시터 회로의 상승 시간 및 하강 시간은 DUT(120)의 입력 단자(222)의 캐패시턴스와 격리 저항기(322)의 저항값 R의 곱에 비례하기 때문에, 격리 저항기(322)의 저항값 R을 감소시키는 것은 상승 시간과 하강 시간을 감소시키고, 이어서 DUT(120) 내로 신호를 입력시킬 수 있는 주파수를 증가시킨다. 그러므로, 구동기 회로(244)의 출력 임피던스(316)를 감소시키는 것은 테스트 데이터가 공유 구동기 모듈(240)을 통해 DUT(120)에 제공될 수 있는 주파수를 증가시킨다.
도 1 및 도 2에서 도시된 바와 같이, 공유 구동기 모듈(240)은 프로브 카드 어셈블리(134)상에 위치될 수 있음을 유념해야 한다. 따라서, 구동기 회로(244)는 프로브(136)에 근접하여 위치될 수 있다. 예를 들어, 구동기 회로(244)는 일반적으로 프로브(136)로부터 적어도 12 인치 이내에 위치될 수 있으며, 종종 보다 더 가깝게 위치될 수 있다(예컨대, 프로브(136)로부터 10 인치, 8 인치, 6 인치, 4 인치, 2 인치, 또는 이보다 훨씬 가깝게 위치될 수 있다). 실제로, 프로브(136)로부터 구동기 회로(244)의 거리는 통신 채널(180)의 길이와 비교하여 미미할 수 있는데, 이것은 구동기 회로(244)에 의해 신호가 프로브(136)에 인가될 수 있는 주파수를 증가시킬 수 있다.
만약 구동기 회로(244)가 프로브(136)에 충분히 가깝게 위치한다면, 일반적으로 프로브가 부착된 프로브 카드 어셈블리상에 구동기 회로(244)가 위치되는 경우와 마찬가지로, 전송 라인(248)의 특성 임피던스 ZC은 무시될 수 있으며 구동기 회로(244)의 출력 임피던스(316)는 대체로 상술한 바와 같이 격리 저항기(322)에 비례하는 크기값을 가질 수 있다. 그러므로, 도 4에서의 전송 라인(248)의 특성 임피던스 ZC을 무시함으로써, 구동기 회로(244)의 출력 임피던스(316)는 다음과 같이 될 수 있거나 이렇게 되도록 선택될 수 있다:
R0 = R / N,
여기서 R0 는 구동기 회로(244)의 출력 임피던스(316)이며, R은 각각의 격리 저항기(322)의 저항값이며, N은 격리 저항기(322)의 총 갯수이며, *은 곱셈을 의미한다. (전술내용은 각각의 격리 저항기(322)의 저항값들이 동일하거나 또는 대체로 동일한 것으로 가정한다.) 따라서, 구동기 회로(244)의 출력 임피던스(316)는 격리 저항기의 갯수에 의해 분할된 격리 저항기(322) 중 하나의 저항값이 될 수 있거나 이렇게 되도록 선택될 수 있다.
상술한 바와 같이, 전술한 계산들은 구동기 회로(244)에 의해 전송 라인(248) 을 따라 아래방향으로 인가되는 신호에 대한 전송 라인(248)의 특성 임피던스 ZC의 효과가 충분히 무시가능하다라는 가정에 기초된 것이다. 일반적으로, 구동기 회로(244)와 구동기 회로(244)에 의해 구동되는 각각의 프로브(136) 사이의 최장의 신호 경로의 길이가 구동기 회로(244)가 신호를 전송 라인(248)을 따라 아래방향으로 프로브(136)에 인가할 때의 최대 주파수에 대응하는 파장의 길이의 약 10분의 1보다 작다면, 전송 라인을 따라 아래방향으로 인가되는 신호의 품질 및 완전성에 대한 전송 라인(248)의 특성 임피던스 ZC의 효과는 무시가능하다. 다시 말하 면, 공유 구동기 모듈(240)의 최대 동작 주파수에 대응하는 파장 대 구동기 회로(244)에 의해 구동기 회로(244)에서부터 프로브(136)까지 인가되는 최장의 신호 경로의 비율값이 적어도 약 10인 한, 전송 라인(248)의 특성 임피던스 ZC는 신호에 영향을 상당히 미치지 않을 것이며, 전송 라인(248)의 특성 임피던스 ZC는 거의 신호 감쇠 없이 내지 전혀 신호 감쇠 없이 무시될 수 있다. 만약 어느 정도의 신호 감쇠가 용인될 수 있는 경우라면, 전송 라인(248)의 특성 임피던스 ZC는 공유 구동기 모듈(240)의 최대 동작 주파수에 대응하는 파장 대 구동기 회로(244)에서부터 프로브(136)까지의 최장의 신호 경로의 보다 작은 비율값에서조차도 무시될 수 있다. 예를 들어, 특정 시스템내에서의 신호 감쇠에 대한 허용오차에 따라, 전송 라인(248)의 특성 임피던스 ZC는 5의 비율값 또는 5보다 훨씬 작은 비율값에서 무시될 수 있다.
그러므로, 공유 구동기 모듈(240)을 파장이 구동기 회로(244)와 프로브(136) 사이의 신호 경로의 길이의 적어도 임계치 배수가 되는 주파수에서 동작시킴으로써, 전송 라인(248)의 특성 임피던스 ZC의 효과는 무시될 수 있다. 임계치는 전송 라인(248)상과 프로브(136)에서의 신호의 희망 품질에 따라 달라질 수 있다. 임계치의 비제한적인 예시로서는 5, 10, 15, 20, 30, 40 및 50을 포함한다. 도 4에서 도시되고 상술된 공유 구동기 모듈(240)의 구성은 구동기 회로(244)의 출력 임피던스(316)와 격리 저항기(322)의 저항값을 선택할 때에 전송 라인(248)의 특성 임피 던스 ZC의 효과가 무시되는 구성예이다.
도 5 및 도 6은 공유 구동기 모듈(240)의 예시적인 구성을 도해하는데, 여기서는 구동기 회로(244)의 출력 임피던스(316)의 저항값과 격리 저항기(322)의 저항값을 선택할 때에 전송 라인(248)의 특성 임피던스 ZC의 효과가 고려된다. 도 4 내지 도 6에서의 동일 번호 구성요소는 동일할 수 있다.
도 5에서, 격리 저항기(322)는 프로브(136)에 위치될 수 있거나 또는 프로브(136) 근처에 위치될 수 있으며, 따라서 전송 라인(248)의 말단부 근처에 위치될 수 있다. 단자(222)는 고 임피던스일 수 있기 때문에(CMOS DUT(120) 또는 이와 유사한 DUT(120)를 가정함), 전송 라인(248)은 (입력 단자(222)에서 접지-단락 결함이 존재하지 않는 다면) 개방 회로 상태로 사실상 종단되고, 전송 라인(248)의 말단부에 위치되거나 이 근처에 위치된 저항기는 구동기 회로(244)에 의해 전송 라인(248)을 따라 아래방향으로 인가되는 신호에 대해 거의 영향을 미치지 않는 것 내지 완전히 영향을 미치지 않을 것이다. 도 5에서 도시된 구성에서, 격리 저항기(322)는 전송 라인(248)의 말단부에 위치되거나 이 근처에 위치되고, 격리 저항기(322)의 저항값은 무시될 수 있으며, 구동기 회로(244)의 출력 임피던스(316)는 다음과 같이 될 수 있거나 이렇게 되도록 선택될 수 있다:
R0 = ZC / N,
여기서 R0 는 구동기 회로(244)의 출력 임피던스(316)이며, ZC는 각각의 전송 라인(248)의 특성 임피던스이며, N은 전송 라인(248)의 총 갯수이며, *은 곱셈 을 의미한다. (전술내용은 각각의 전송 라인(248)의 특성 임피던스 ZC가 동일하거나 또는 대체로 동일한 것으로 가정한다.)
도 6에서, 격리 저항기(322)는 프로브(136)에 위치되지 않거나 또는 프로브(136) 근처에 위치되지 않으며, 따라서 전송 라인(248)의 말단부 근처에 위치되지 않는다. 그러므로, 격리 저항기(322)의 저항값이 구동기 회로(244)의 출력 임피던스(316)의 크기값을 조정할 때에 고려된다. 따라서, 도 6에서 도시된 구성에서, 격리 저항기(322)는 전송 라인(248)의 말단부에 위치되지 않거나 또는 전송 라인(248)의 말단부 근처에 위치되지 않으며, 구동기 회로(244)의 출력 임피던스(316)는 다음과 같이 될 수 있거나 이렇게 되도록 선택될 수 있다:
R0 = (R + ZC) / N,
여기서 R0 는 구동기 회로(244)의 출력 임피던스(316)이며, R은 각각의 격리 저항기(322)의 저항값이며, ZC는 각각의 전송 라인(248)의 특성 임피던스이며, N은 전송 라인(248)의 총 갯수이며, *은 곱셈을 의미한다. (전술내용은 각각의 전송 라인(248)의 특성 임피던스 ZC가 동일하거나 또는 대체로 동일하며, 각각의 격리 저항기(322)의 저항값이 동일하거나 또는 대체로 동일한 것으로 가정한다.)
다시 도 3을 참조하면, 도 3에서 도시된 각각의 전력 공급 모듈(210)은 프로브들(136) 중 여러 개의 프로브를 거쳐서 전력 단자(224)(이것은, 상술한 바와 같이, DUT(120)의 단자(118)의 서브세트일 수 있음)에 전력을 공급할 수 있다. 도 3 에서 도시된 바와 같이, 각각의 전력 공급 모듈(210)은 전력을 공급해줄 수 있는 전력 입력부(280)를 포함할 수 있다. 전력 입력부(280)는 하나의 전력원(미도시)이 전력을 전력 공급 모듈(210) 각각에 공급하도록 단일 전력 공급기에 전기적으로 접속될 수 있다. 이와 달리, 별개의 전력원(미도시)이 각각의 전력 입력부(280)에 접속될 수 있다. 또 다른 대체예로서, 복수의 전력원(미도시)들 각각은 하나 보다 많은 전력 입력부(280)에 접속될 수 있지만 전체 전력 입력부(280)의 갯수 보다 적은 갯수의 전력 입력부(280)에 접속될 수 있다. 전력원 또는 전력원들(미도시)은 테스터기(102)내에 위치될 수 있으며, 통신 채널(180) 중 여러 개를 통해 전력 입력부(280)에 접속될 수 있다(도 2 참조). 이와 달리, 전력원 또는 전력원들(미도시)은 프로브 카드 어셈블리(134)상에 위치될 수 있거나 또는 임의의 장소에 위치될 수 있다.
도 3에서 또한 도시된 바와 같이, 각각의 전력 공급 모듈(210)은 제어 신호, 데이터 신호, 상태 신호 등과 같은 신호를 위한 입력/출력("I/O") 인터페이스(214)를 포함할 수 있다. I/O 인터페이스(214)는 전기적 커넥터(160)를 통해 통신 채널(180)에 전기적으로 접속될 수 있다(도 2 참조). 따라서 전력 공급 모듈(210)은 테스터기(102)에 의해 제어될 수 있다. 이와 달리, I/O 인터페이스(214)는 다른 전자 장치에 전기적으로 접속될 수 있다. 또 다른 대체예로서, I/O 인터페이스(214)는 (전기적 커넥터(160) 및 통신 채널(180)을 통해) 테스터기(102)에 일부가 전기적으로 접속될 수 있고, 일부가 하나 이상의 다른 전자 장치들에 전기적으로 접속될 수 있다.
도 7은 본 발명의 일부 실시예들에 따른 전력 공급 모듈(210)의 예시적인 구성을 도해한다. 도시된 바와 같이, 전력 공급 모듈(210)은 전력을 DUT(120)의 제1 전력 단자(224)에 공급하는 전력 공급기(212)를 포함할 수 있다. 제1 전압은 DUT(120)상의 제1 전력 단자(224)에 접촉하도록 구성된 프로브(136)로 종단된 제1 전력 라인(404)을 통해 출력될 수 있고, 제2 전압은 DUT(120)의 제2 전력 단자(224)에 접촉하도록 구성된 프로브(136)로 종단된 제2 전력 라인(406)을 통해 출력될 수 있다. 예를 들어, 제1 전력 라인(404)은 양의 전압(예컨대, 5 V)을 제공할 수 있으며, 제2 전력 라인(406)은 접지전압(예컨대, 0 V)을 제공할 수 있다. 도 7에서 도시된 바와 같이, 만약 DUT(120)가 CMOS-형 DUT인 경우, 제1 전력 라인(404)은 바이어싱 전압(Vdd)을 DUT(120)상의 CMOS 트랜지스터의 드레인에 제공할 수 있고, 제2 전력 라인(406)은 바이어싱 전압(Vss)을 DUT(120)상의 CMOS 트랜지스터의 소스에 제공할 수 있다.
또한 도시된 바와 같이, 전력 공급 모듈(210)은 제1 전력 라인(404)내의 저항기(408)의 양쪽단에 접속된 입력들을 갖는 차동 증폭기(412)를 포함할 수 있다. 따라서 차동 증폭기(412)는 저항기(408)에 걸친 전압 강하(이것은 알려진 바와 같이 저항기(408)에 흐르는 전류에 비례함)를 감지하여 이를 증폭할 수 있다. 따라서 차동 증폭기(412)의 출력(420)은 전력 공급기(212)의 제1 전력 라인(404)에 흐르는 전류에 비례한다. 상술한 바와 같이, 만약 DUT(120)가 CMOS-형 DUT인 경우, 제1 전력 라인(404)에 흐르는 전류는 Idd일 수 있다. 도 7에서 또한 도시된 바와 같이, 다 른 차동 증폭기(414)의 입력들이 마찬가지로 제2 전력 라인(406)내의 저항기(410)의 양쪽단에 접속될 수 있다. 따라서 차동 증폭기(414)는 저항기(410)에 걸친 전압 강하(이것은 알려진 바와 같이 저항기(410)에 흐르는 전류에 비례함)를 감지하여 이를 증폭할 수 있다. 따라서 차동 증폭기(414)의 출력(424)은 전력 공급기(212)의 제2 전력 라인(406)에 흐르는 전류에 비례한다. DUT(120)의 CMOS 구현의 경우, 제2 전력 라인(406)에 흐르는 전류는 ISS일 수 있다. 도 7에서 또한 도시된 바와 같이, 차동 증폭기들(412, 414)의 출력들(420, 424)은 차동 증폭기(418)내로 입력될 수 있고, 이에 따라 차동 증폭기(418)는 제1 전력 라인(404)을 통해 전력 공급기(212)에 의해 출력되는 전류와 제2 전력 라인(406)에 의해 반송되는 전류의 차이에 비례하는 신호를 출력(422)한다. 즉, 차동 증폭기(418)의 출력(422)은 제1 전력 라인(404)에서 흐르는 전류의 크기와 제2 전력 라인(406)에서 흐르는 전류의 크기간의 차이일 수 있다. DUT(120)의 CMOS 구현의 경우, 출력(422)은 ISS와 Idd의 크기차일 수 있으며, ISS와 Idd의 크기는 누설 전류가 전력 공급기(212)로부터 DUT(120) 중 하나의 DUT의 입력 및/또는 출력 단자(222)[단자(222)는 도 3에서는 도시되고 있지만 도 7에서는 도시되고 있지 않다]내로 흐르지 않는 한 대체로 동일할 것이며, 이 경우 ISS와 Idd의 크기차는 대체로 누설 전류와 동일하다.
도 7에서 도시된 바와 같이, 프로브(136)가 전력 공급기(212)로부터 비접속되도록 하기 위해 스위치(416)가 제1 전력 라인(404)과 제2 전력 라인(406)에서 제공될 수 있다. 스위치(416)는 무엇 보다도, 다른 DUT(120)의 개별적인 테스트 동안 에, 테스트의 일부가 실패된 DUT(120)[예컨대, 결함이 검출된 DUT(120)]를 전력 공급기(212)로부터 비접속시키는데에 사용될 수 있다. 실제적으로, 본 발명은 이렇게 한정되지는 않지만, 만약 각각의 DUT(120) 마다 개별적인 전력 공급 모듈(210)이 제공되는 경우, 실패된 DUT(120)로의 전력은 종료될 수 있는데, 이것은 만약 이렇지 않은 경우에 실패된 DUT(120)가 생성할 수도 있었을 열을 감소시키거나 또는 제거시킬 수 있고, 그리고 실패된 DUT(120)를 구동시키는 동일한 구동기 회로(244)(도 4 참조)에 의해 구동되는 다른 DUT(120)에 대해 실패된 DUT(120)가 미쳤을 지도 모르는 영향을 감소시키거나 또는 제거시킬 수 있다. 그러므로, 실패된 DUT(120)로부터 전력 공급 접속을 비접속시킴으로써, 실패된 DUT(120)에 대한 전력 접속상에서의 결함은 격리될 수 있다. 스위치(416)를 개폐시키기 위해 제어 신호가 I/O 인터페이스(214)를 통해 제공될 수 있으며, I/O 인터페이스(214)를 통한 데이터 신호는 스위치(416)의 전류 상태(개방 또는 폐쇄)를 다른 전자 구성부[예컨대, 도 1 및 도 2의 테스터기(102)]에 제공할 수 있다.
도 8은 본 발명의 일부 실시예들에 따른 도 3의 전력 공급 모듈(210)의 다른 예시적인 구성을 도해한다. 도 8의 전력 공급 모듈(210)의 구성의 여려 구성요소들은 도 7의 구성에서의 구성요소들과 동일하거나 또는 이에 유사하거나 또는 이와 동일하거나 또는 이에 유사하도록 구성될 수 있다. 실제적으로, 도 7 및 도 8에서의 동일 번호 구성요소들은 동일하거나 또는 유사할 수 있다.
도시된 바와 같이, 도 8에서 도시된 전력 공급 모듈(210)의 예시적인 구성은 차동 증폭기(472)(이것은 차동 증폭기들(412, 414, 418) 중 임의의 것과 동일할 수 있다)를 포함할 수 있다. 차동 증폭기(472)의 입력들(470) 중 하나는 저항기(460)와 저항기(464)사이에 접속될 수 있다. 도 8에서 도시된 바와 같이, 저항기(460)는 제1 전력 라인(404)내의 저항기(408)의 전력 공급측상의 제1 전력 라인(404)에 전기적으로 접속될 수 있으며, 저항기(464)는 제2 전력 라인(406)내의 저항기(410)의 전력 공급측상의 제2 전력 라인(406)에 전기적으로 접속될 수 있다. 차동 증폭기(472)의 입력들(470) 중 다른 하나는 저항기(462)와 저항기(466)사이에 접속될 수 있다. 도 8에서 도시된 바와 같이, 저항기(462)는 제1 전력 라인(404)내의 저항기(408)의 프로브측상의 제1 전력 라인(404)에 전기적으로 접속될 수 있으며, 저항기(466)는 제2 전력 라인(406)내의 저항기(410)의 프로브측상의 제2 전력 라인(406)에 전기적으로 접속될 수 있다. 만약 저항기(408)와 저항기(410)가 서로 저항값이 대략 동일하고, 저항기들(460, 462, 464, 466)이 서로 저항값이 대략 동일한 경우, 차동 증폭기(472)의 출력(474)은 DUT(120)의 입력 단자(222)[단자(222)는 도 3에서는 도시되고 있지만 도 8에서는 생략되고 있음]내로 흐르는 누설 전류에 대략 비례할 수 있다. 예를 들어, 이와 같은 누설 전류가 부재하는 경우, 전력 공급기(212)에 의해 출력되는 전류 Idd의 크기와 전력 공급기(212)로 복귀하는 전류 ISS의 크기는 대략 동일할 것이다. 결과적으로, 저항기(408)와 저항기(410)가 서로 저항값이 대략 동일하고, 저항기들(460, 462, 464, 466)이 서로 저항값이 대략 동일한 경우, 차동 증폭기(472)의 입력들(468, 및 470)에서의 전압들은 서로 대략 동일할 것이며, 이 경우, 차동 증폭기의 출력(474)은 대략 0일 것이다. 전류 Idd와 전 류 ISS의 크기들의 동일성의 결여정도는 전력 공급기(212)로부터 DUT(120) 중 하나의 DUT(도 3 참조)의 신호 단자(222)(도 3 참조)내로의 누설 전류에 비례할 것이며, 이것은 차동 증폭기(472)의 입력들(468, 470)에서의 전압들에서의 차이를 야기시킬 것이다.
일부 실시예들에 따르면, 저항기(408) 및 저항기(410)에 걸친 전압 강하(이것은 전력 공급기(212)로부터 프로브(136)까지의 전압 강하에 기여함)가 전력 공급 모듈(210)이 사용되는 특정 테스트 응용예에서 무시될 수 있도록 저항기(408) 및 저항기(410)는 비교적 낮은 저항값을 갖도록 선택될 수 있다. 한편, 제1 전력 라인(404)과 제2 전력 라인(406)으로부터 흐르는 전류가 DUT(120)의 테스트에 대해 무시가능할 정도의 영향을 미치도록 저항기들(460, 462, 464, 466)은 비교적 높은 저항값을 갖도록 선택될 수 있다. 예시적인 하나의 비제한적인 실시예에서, 저항기들(408, 410)은 1옴 저항기가 되도록 선택될 수 있고, 저항기들(460, 462, 464, 466)은 1000 옴 저항기가 되도록 선택될 수 있다. 다른 실시예들에서는, 저항기들(408, 410) 및 저항기들(460, 462, 464, 466)에 대해 다른 저항값들이 선택될 수 있다.
저항기들(460, 462, 464, 466) 중 하나 이상은 가변 저항기일 수 있다. 저항기들(460, 462, 464, 466) 중 하나 이상을 가변 저항기로서 구성한 경우, 전력 공급기(212)로부터 누설 전류가 흐르지 못하도록 하는 알려진 구성으로 프로브(136)를 접속시킴으로써 도 8의 전력 공급 모듈(210)이 교정될 수 있다. 그러면 가변 저 항기인 저항기들(460, 462, 464, 466) 중 하나 이상의 저항값은 차동 증폭기(472)의 출력(474)이 0 또는 대략 0이 될 때 까지 조정될 수 있다. 전술된 교정 프로시저는 또한 전력 공급 모듈(210)의 임의의 구성부들에서의 허용오차값을 보정하거나 또는 오프 세트(off set)를 제공하는데에 사용될 수도 있다.
도 9 내지 도 11은 본 발명의 일부 실시예들에 따라, DUT(120)과 같은 DUT상에서 다양한 DC 테스트를 수행하는 예시적인 프로세스들을 도해한다. 설명 및 해설을 위해, 도 9 내지 도 11에서 도시된 프로세스들을 도 3에서 도시된 공유 구동기 블럭(152)과 전력 공급 블럭(154)을 이용하여 수행되는 것으로서 후술한다. 또한 설명 및 해설을 위해, DUT(120)는 CMOS-형 DUT인 것으로 가정한다. 그렇지만, 도 9 내지 도 11에서 도시된 프로세스들은 공유 구동기 블럭(152)과 전력 공급 블럭(154)의 다른 구현예들을 이용하여 수행될 수 있고 CMOS-형 DUT가 아닌 DUT 상에서 수행될 수 있다.
도 9는 복수의 DUT(120)들 각각에서의 입력 단자(222)의 누설 전류를 판단하는 예시적인 프로세스(430)를 도해한다. 예를 들어, 프로세스(430)는 도 3에서의 DUT(120)들 각각에서의 입력 단자(222) 중 하나의 누설 전류를 판단하는데에 사용될 수 있다. 도 9에서 도시된 바와 같이, 단계 432에서, 프로브(136)는 도 3에서 대략적으로 도시된 바와 같이, DUT(120)의 단자들(222, 224)과 접촉되도록 놓여질 수 있다. 상술한 바와 같이, 도 3에서 도시된 공유 구동기 모듈(240)과 전력 공급 모듈(210)은 도 1 및 도 2에서 도시된 프로브 카드 어셈블리(134)와 같은 프로브 카드 어셈블리상에 배치될 수 있다. 그러므로, 단계 432는 테스트 시스템(100)(도 1 참조)과 같은 테스트 시스템에서의 스테이지(130)상에서 DUT(120)를 위치시키고 DUT(120)를 프로브 카드 어셈블리(134)의 프로브(136)와 접촉하도록 이동시킴으로써 달성될 수 있다.
도 3 및 도 9를 다시 참조하면, 단계 434에서, 구동기 회로(244) 중 하나의 구동기 회로에 의해 구동되는 모든 프로브(136) - 및 이에 따라 각각의 DUT(120)상의 입력 단자(222) - 가 하이 논리 레벨로 구동될 수 있도록 하기 위해 구동기 회로(244) 중 하나는 하이 논리 레벨 신호를 출력할 수 있다. 삼중 상태 구동기일 수 있는 다른 구동기 회로(244)는 단계 436에서 고 임피던스 상태에 놓여질 수 있다. 따라서, 도 9에서의 단계 432, 단계 434, 및 단계 436 이후, 도 3에서의 DUT(120) 각각에서의 하나의 입력 단자(222)가 하이 논리 레벨로 구동되는 동안, 각각의 DUT 상의 다른 입력 단자(222)는 고 임피던스 상태에 놓여질 수 있다. 전력 공급 모듈(210)은 전력 단자(224)에 접촉하고 이에 따라 DUT(120)에 전력을 공급함을 유념해둔다.
그 후 각각의 전력 공급기(212)에서의 전력 라인들(404, 406)을 통해 DUT까지 흐르는 전류들의 크기 차이가 단계 438에서 결정될 수 있다. 도 7(또는 도 8)과 관련하여 상술한 바와 같이, 단계 438에서 결정된 전류 차이는 단계 434에서 하이 논리 레벨로 구동되었던 DUT(120)상의 단자(222)의 누설 전류이다(도 9 참조). 따라서 하나의 입력 단자(222)를 하이 논리 레벨로 구동시키고(도 9에서의 단계 434), 다른 입력 단자(222)를 고 임피던스 상태에 놓이게 하고(도 9에서의 단계 436), DUT의 전력 단자(224)에 접속된 전력 공급 모듈(210)의 전력 공급기(212)로 부터 흐르는 전류들의 크기 차이를 결정함으로써(도 9에서의 단계 438), DUT(120)상의 특정 입력 단자(222)에서의 누설 전류가 결정될 수 있다.
도 7 및 도 8을 참조하면, 전력 공급기(212)로부터 흐르는 전류들의 크기 차이는 전력 공급기(212)에서의 제1 전력 라인(404)과 제2 전력 라인(406)에 흐르는 전류들의 차이일 수 있다. 도 7과 관련하여 상술한 바와 같이, 차동 증폭기(418)의 출력(422)은 전력 공급기(212)의 제1 전력 라인(404)과 제2 전력 라인(406)에 흐르는 전류들의 크기 차이에 비례하며, DUT(120)의 신호 단자(222)내로 흐르는 누설 전류가 부존재하는 경우에서는, 이러한 차이는 0 또는 대략 0이 될 것이다. 즉, 만약 전류가 오로지 DUT(120)의 전력 단자(224)에 의해서만 흐르게 되는 경우, 제1 전력 라인(404)과 제2 전력 라인(406)에 흐르는 전류들의 크기는 동일하거나 또는 대략 동일할 것이다. 전류들의 임의의 크기 차이는 DUT(120)의 신호 단자(222)내로의 누설 전류에 기인될 것이다. 그러므로, 차동 증폭기(418)의 출력(422)은 누설 전류에 비례한다. 마찬가지로, 도 8과 관련하여 상술한 바와 같이, 도 8에서의 차동 증폭기(472)의 출력(474)은 전력 공급기(212)의 제1 전력 라인(404)과 제2 전력 라인(406)에 흐르는 전류들의 크기 차이에 비례하며, DUT(120)의 신호 단자(222)내로 흐르는 누설 전류가 부존재하는 경우에서는, 이러한 차이는 0 또는 대략 0이 될 것이다.
각각의 DUT(120)상의 입력 단자(222) 각각마다 누설 전류가 측정될 때 까지 도 9의 프로세스는 반복될 수 있다. 일부 구성예들에서, 하나 보다 많은 전력 공급 모듈(예컨대, 전력 공급 모듈(210)과 같은 전력 공급 모듈)이 전력을 하나의 DUT(120)에 공급할 수 있음을 유념해두어야 한다. 이와 같은 경우, 각각의 전력 공급 모듈은 전력 공급 모듈(210)과 같이, 전력 공급 모듈의 전력 공급기(예컨대, 전력 공급기(212)와 같은 전력 공급기)의 출력 각각에 의해 출력되는 전류들간의 차이를 측정하도록 구성될 수 있다. 각각의 전력 공급기의 단자에서 흐르는 전류들에서의 차이는 DUT의 신호 단자내로의 누설 전류이다. 또한, DUT의 하나 보다 많은 신호 단자를 동시에 구동시키고 따라서 구동되는 모든 신호 단자들내로의 총 누설 전류를 측정하는 것도 가능하며, 이것은 때때로 "집단" 측정으로서 불리운다.
프로세스(430)는 단지 예시적이며, 이에 대한 변경과 대체안이 존재가능하다. 예를 들어, 프로세스(430)의 상기 설명에서 서술된 바와 같이, DUT(120)의 각각의 입력 단자(222)의 누설 전류를 측정하는 것 대신에, 각각의 DUT(120)의 모든 입력 단자(222)의 총합 누설 전류가 도 9의 프로세스(430)를 이용하여 결정될 수 있다. 이를 위해, 단계 434에서는, DUT(120)상의 모든 입력 단자(222)가 하이 논리 레벨로 구동되고 단계 436이 생략될 수 있도록 모든 구동기 회로(244)는 하이 논리 레벨에 대응하는 신호를 출력할 수 있다. 이와 같은 경우에서, 각각의 DUT(120) 마다 단계 438에서 결정된 전류 차이는 DUT(120)의 모든 입력 단자(222)의 총합 누설 전류이다.
도 10은 본 발명의 일부 실시예들에 따라 각각의 DUT(120)상의 입력 단자(222)(도 3 참조)에 대해 개방 회로 결함 상태를 테스트하는 예시적인 프로세스(440)를 도해한다(개방 회로 결함 상태에서, 단자(222)는 DUT(120)의 내부 회로에 전기적으로 부적절하게 접속된다). 도 10에서 도시된 바와 같이, 단계 442에서, 프로브(136)는 도 3에서 대략적으로 도시된 바와 같이 DUT(120)와 접촉하도록 놓여진다. 단계 442는 도 9의 단계 432와 유사할 수 있고, 이와 동일하거나 또는 유사한 방식으로 달성될 수 있다.
도 3, 도 7 및 도 10을 참조하면, 도 10의 단계 444에서는, 구동기 회로(244) 중 하나가 Vdd [제1 전력 라인(404)을 통해 전력 공급기에 의해 출력되는 전압(도 5 참조)]보다 큰 전압 레벨을 출력할 수 있다. 따라서, 이 구동기 회로(244)에 접속된 각각의 프로브(136)는 Vdd 보다 큰 전압 레벨로 구동될 수도 있다. 도 10의 단계 446에서, 다른 모든 구동기 회로들(244)은 고 임피던스 상태에 놓여질 수 있다. 단계 446은 도 9의 단계 436과 유사할 수 있고, 이와 동일하거나 또는 유사한 방식으로 달성될 수 있다. 그러므로, 단계 444 및 단계 446 이후, 각각의 DUT(120)상의 하나의 입력 단자(222)는 Vdd 보다 큰 전압 레벨로 구동되고, 각각의 DUT(120)상의 다른 입력 단자(222)는 고 임피던스 상태에 놓여질 수 있다. 전력 공급 모듈(210)은 전력 단자(224)와 접촉하고, 이에 따라 전력을 DUT(120)에 공급한다. Vdd 보다 큰 전압 레벨이 인가되는 입력 단자(222)에서의 전자기 방전 보호("ESD") 회로(미도시)내의 다이오드(미도시)는 이제 순방향 바이어스되고, 전류 Idd를 전력 공급기(212)의 제1 전력 라인(404)으로부터 도통시킬 것이다(도 7 참조).
도 10의 단계 448에서, 전력 공급기(212)에 의해 출력되는 전류 Idd가 결정 된다. 도 7에서 도시된 바와 같이, 각각의 전력 공급 모듈(210)상의 차동 증폭기(412)의 출력(420)은 전류 Idd에 비례한다. 상술한 바와 같은 ESD 다이오드의 순방향 바이어싱으로 인하여, 전류 Idd는 전력 공급기(212)로부터 흐르게 될 것이다. 만일 이와 같은 전류가 단계 448에서 검출되면, Vdd 보다 큰 전압 레벨로 구동된 입력 단자(222)는 개방 회로 결함을 갖지 않는다. 한편, 단계 448에서 어떠한 전류 Idd도 검출되지 않거나 또는 단지 무시가능한 레벨의 전류 Idd가 검출되면, Vdd 보다 큰 전압 레벨로 구동된 입력 단자(222)는 개방 회로 결함을 갖는다. 도 10의 프로세스(440)는 각각의 DUT(120)상의 모든 입력 단자(222)에 대하여 개방 회로 결함 상태를 테스트할 때 까지 반복될 수 있다.
프로세스(440)은 단지 예시적이며, 이에 대한 변경과 대체안이 존재가능하다. 예를 들어, 단계 444에서, 구동기 회로(244)는 (Vdd 보다 큰 것과는 반대로) Vss 보다 작은 전압을 출력할 수 있다. 이 경우, (전류 Idd보다는) 전류 Iss의 흐름이 단계 448에서 검출될 수 있다. 도 7에서 도시된 바와 같이, 각각의 전력 공급 모듈(210)상의 차동 증폭기(414)의 출력(424)은 전류 Iss에 비례한다. 다시, 상당한 양의 전류 Iss의 존재는 Vss 보다 작은 전압 레벨로 구동된 입력 단자(222)에서 개방 회로 결함이 없음을 나타내고, 전류 Iss의 부존재 또는 단지 무시가능한 양의 전류 Iss의 흐름은 입력 단자(222)에서 개방 회로 결함이 있음을 나타낸다.
도 11은 본 발명의 일부 실시예들에 따라 각각의 DUT(120)상의 입력 단자(222)(도 3 참조)에 대해 단락 회로 결함 상태를 테스트하는 예시적인 프로세스(450)를 도해한다(단락 회로 결함 상태에서, 단자(222)는 DUT(120)의 다른 단자에 단락된다). 도 11에서 도시된 바와 같이, 단계 452에서, 프로브(136)는 DUT(120)과 접촉하도록 놓여질 수 있다. 단계 452는 도 9의 단계 432와 유사할 수 있고, 이와 동일하거나 또는 유사한 방식으로 달성될 수 있다. 단계 454에서는, 구동기 회로(244) 중 하나가 Vss [제2 전력 라인(406)상으로 전력 공급기(212)에 의해 출력되는 전압(도 7 참조)] 보다 작은 전압 레벨을 출력할 수 있다. 예를 들어, Vdd는 4 V이고 Vss는 접지(0 V)라고 가정하면, 구동기 회로(244)는 대략 2 V의 음전압을 출력할 수 있다. 따라서, 이러한 구동기 회로(244)에 의해 구동된 각각의 프로브(136)는 또한 이와 같은 전압 레벨로 구동된다. 단계 456에서, 다른 모든 구동기 회로들(244)은 Vdd[제1 전력 라인(404)상으로 전력 공급기(212)에 의해 출력되는 전압(도 7 참조)]와 Vss 사이의 전압을 출력할 수 있다. 예를 들어, Vdd는 4 V이고 Vss는 접지(0 V)라고 다시 가정하면, 다른 구동기 회로(244)는 대략 2 V의 전압을 출력할 수 있다. 따라서, 프로세스(450)에서의 단계 454 및 단계 456 이후, 각각의 DUT(120)상의 하나의 입력 단자(222)는 Vss 보다 작은 전압 레벨(예컨대, 대략 2 V의 음전압)로 구동되고, 각각의 DUT(120)상의 다른 입력 단자(222)는 Vdd와 Vss사이의 전압(예컨대, 대략 2 V의 전압)으로 구동될 수 있다. 다음으로, 단계 458에서는 제2 전력 라인(406)을 통해 각각의 전력 공급기(212)에 의해 출력되는 전류 Iss(도 7 참조)가 결정된다. 도 7에서 도시되고 상술된 바와 같이, 각각의 전력 공급 모듈(210)(도 3 참조)상의 차동 증폭기(414)의 출력(424)은 전류 Iss에 비례한다. 만약 Vss 로 구동된 단자(222)에 접속됨으로써 이러한 Vss 보다 작은 전압으로 구동된 입력 단자(222)에서 단락 회로 결함이 존재한 경우, 이 단자의 DUT(120)에 접속된 전력 공급기(212)로부터는 어떠한 전류 Iss도 흐르지 않을 것이거나 또는 단지 무시가능한 양의 전류 Iss만이 흐르게 될 것이다. 만약 Vss 보다 작은 전압으로 구동된 입력 단자에서 단락 회로 결함이 존재하지 않는 경우, 단자의 DUT(120)에 접속된 전력 공급기(212)로부터 상당한 양(예컨대, 무시가능할 만큼의 양 보다는 훨씬 많은 임의의 양)의 전류 Iss가 흐를 것이다. 도 11의 프로세스(450)는 각각의 DUT(120)상의 모든 입력 단자(222)(도 3 참조)에 대하여 단락 회로 결함 상태를 테스트할 때 까지 반복될 수 있다.
도 11에서 도시된 프로세스(450)는 단지 예시적이며, 이에 대한 변경과 대체안이 존재가능하다. 예를 들어, 단계 454에서, 구동기 회로(244)는 Vdd 보다 큰 전압(예컨대, Vdd는 대략 4 V이고 Vss는 접지(0 V)라고 다시 가정하는 경우, 6 V)을 출력할 수 있다. 이 경우, (전류 Iss보다는) 전류 Idd의 흐름이 단계 458에서 검출될 수 있다. 도 7에서 도시된 바와 같이, 각각의 전력 공급 모듈(210)상의 차동 증폭 기(412)의 출력(420)(도 3 참조)은 전류 Idd에 비례한다. 다시, 상당한 양의 전류 Idd의 존재는 Vdd 보다 큰 전압 레벨로 구동된 입력 단자(222)에서 단락 회로 결함이 없음을 나타내고, 전류 Idd의 부존재 또는 단지 무시가능한 양의 전류 Idd의 흐름은 입력 단자(222)에서 단락 회로 결함이 있음을 나타낸다.
도 3과 관련하여 상술한 바와 같이, 공유 구동기 모듈(240)을 포함하는 공유 구동기 블럭(152)과, 전력 공급 모듈(210)을 포함하는 전력 공급 블럭(154)은 프로브 카드 어셈블리(134)와 같은 프로브 카드 어셈블리상에 위치될 수 있다. 도 12 및 도 13은 본 발명의 일부 실시예들에 따라 프로브 카드 어셈블리(500)상에서의 도 3의 공유 구동기 모듈(240)과 전력 공급 모듈(210)의 예시적인 구현을 도해한다. 프로브 카드 어셈블리(500)는 도 1의 테스트 시스템(100)과 같은 테스트 시스템에서 구현가능하며, 도 12에서는 프로브 카드 어셈블리(500)가, 도 2에서 도해되고 상술된 바와 같이, 테스터기(102)로부터 통신 채널(180)에 접속시켜줄 수 있는 전기적 커넥터(160)를 갖는 것이 도해되고 있다.
도 12 및 도 13에서 도시된 바와 같이, 프로브 카드 어셈블리(500)는 받침대(528) 또는 기타 적절한 수단에 의해 함께 지지되는 배선 보드(524), 인터포저(526), 및 프로브 기판(542)을 포함할 수 있다. 배선 보드(524), 인터포저(526), 및 프로브 기판(542)들 각각은 비제한적인 예시로서의 인쇄 회로 보드, 세라믹 기판, 유기 기판 등을 포함하는 임의의 적절한 기판을 포함할 수 있다. 상술한 바와 같이, 전기적 커넥터(160)는 테스터기(102)로의 통신 채널(180) 또는 테스터 기(102)로부터의 통신 채널(180)에 대한 전기적 접속을 제공할 수 있다(도 2 참조). 프로브(136)와 같을 수 있는 프로브들(546 및 558)은 DUT(120)의 단자에 대응하는 패턴으로 프로브 기판(542)에 부착될 수 있다. 보는 바와 같이, 프로브(546)는 DUT(120)의 입력 단자와 접촉하도록 구성될 수 있고, 프로브(558)는 DUT(120)의 전력 단자(예컨대, 전력 및 접지(Vdd 및 Vss) 등)와 접촉하도록 구성될 수 있다. 다른 프로브들(미도시)이 또한 프로브 기판(542)에 부착될 수 있으며, 출력 단자(미도시), 추가 입력 단자(미도시), 및 추가 전력 단자(미도시)를 포함하는 (DUT(120)와 같은) DUT의 다른 단자들(미도시)에 접촉하도록 구성될 수 있다.
도 12 및 도 13에서 도해되는 프로브 카드 어셈블리(500)는 단지 예시에 불과하며, 프로브 카드 어셈블리(500)의 수 많은 대체예와 이와 다른 구성예가 사용될 수 있다. 예를 들어, 프로브 카드 어셈블리(500)는 도 12에서 도시된 프로브 카드 어셈블리에서의 기판들(예컨대, 524, 526, 542) 보다 적거나 또는 이보다 많은 기판들을 포함할 수 있다. 다른 예로서, 프로브 카드 어셈블리는 하나 보다 많은 프로브 기판(예컨대, 542)을 포함할 수 있으며, 이와 같은 각각의 프로브 기판은 독립적으로 조정가능할 수 있다. 다수의 프로브 기판들을 갖는 프로브 카드 어셈블리의 비제한적인 예시들이 2005년 6월 24일에 출원된 미국 특허 출원 번호 제11/165,833호에서 개시되고 있다. 프로브 카드 어셈블리의 비제한적인 추가적 예시들이 미국 특허 제5,974,662호와 미국 특허 제6,509,751호 및 앞서 언급한 문헌 즉, 2005년 6월 24일에 출원된 미국 특허 출원 번호 제11/165,833호에서 도해되고 있으며, 이러한 특허문헌들 및 출원문헌들에서 설명된 프로브 카드 어셈블리의 다양한 특징들은 도 12에서 도시된 프로브 카드 어셈블리(500)에서 구현될 수 있다.
도 12에서 도시된 바와 같이, 공유 구동기 블럭(152)과 전력 공급 블럭(154)이 프로브 카드 어셈블리(500)상에 배치될 수 있다. 공유 구동기 블럭(152)과 전력 공급 블럭(154)은 하나 이상의 전자 구성부들(예컨대, 집적 회로 "칩", 저항기, 캐패시터 등)을 포함할 수 있다. 도 12에서는 공유 구동기 블럭(152)과 전력 공급 블럭(154)이 배선 보드(524)상에 배치되는 것으로 도시되고 있지만, 공유 구동기 블럭(152)과 전력 공급 블럭(154)은 인터포저(526) 및 프로브 기판(542)상에 배치될 수 있거나, 또는 배선 보드(524), 인터포저(526), 및 프로브 기판(542) 중 두 개 이상 위에 분포될 수 있다.
다음과 같이 도 3에서 도시된 공유 구동기 모듈(240) 각각은 도 12 및 도 13의 프로브 카드 어셈블리(500)에서 구현될 수 있다. 도 12에서 도시된 바와 같이, 배선 보드(524) 위 및/또는 배선 보드(524) 내의 전기적 접속부(508)(예컨대, 전기전도성 트레이스 및/또는 비아)는 전기적 커넥터(160)[및 이에 따라 테스터기(102)로부터의 통신 채널(180)(도 2 참조)]와 공유 구동기 블럭(152) 사이의 전기적 접속을 제공할 수 있다. 비록 도면에서는 세 개의 전기적 접속부(508)가 도시되고 있지만, 이보다 많거나 적은 수가 구현될 수 있다. 전기적 접속부(508)는 공유 구동기 블럭(152)에 입력을 제공할 수 있다. 예를 들어, 전기적 접속부(508)는 도 4에서 도시된 입력(242) 및 제어 신호(352, 354, 356, 358)를 제공할 수 있다.
배선 보드(524) 위 및/또는 배선 보드(524) 내의 전기적 접속부(514)(예컨 대, 전도성 트레이스 및/또는 비아)는 공유 구동기 블럭(152)의 출력에서부터 전기전도성 스프링 접촉부(520)까지 전기적 접속을 제공할 수 있으며, 스프링 접촉부(520)는 배선 보드(524)와 인터포저(526) 사이에 전기적 접속을 제공할 수 있다. 인터포저(526) 위 및/또는 인터포저(526) 내의 전기적 접속부(530)(예컨대, 전도성 트레이스 및/또는 비아)는 스프링 접촉부(520)에서부터 전기전도성 스프링 접촉부(534)까지 전기적 접속을 제공할 수 있으며, 스프링 접촉부(534)는 인터포저(526)와 프로브 기판(542)사이에 전기적 접속을 제공할 수 있다. 프로브 기판(542) 위 및/또는 프로브 기판(542) 내의 전기적 접속부(538)(예컨대, 전도성 트레이스 및/또는 비아)는 스프링 접촉부(534)와 전도성 패드(544) 사이에 전기적 접속을 제공할 수 있으며, 전도성 패드(544)는 프로브 기판(542)의 바닥면상에 배치될 수 있다. 따라서, 전기적 접속부(514), 스프링 접촉부(520), 전기적 접속부(530), 스프링 접촉부(534), 및 전기적 접속부(538)는 공유 구동기 블럭(152)에서부터 전도성 패드(544)까지의 복수의 전도성 경로를 제공한다.
도 13에서 도시된 바와 같이, 전도성 패드(544)는 전도성 트레이스(602)에 전기적으로 접속될 수 있으며, 전도성 트레이스(602)는 또한 프로브 기판(542)의 바닥면상에 배치될 수 있다. 도 13에서 또한 볼 수 있는 바와 같이, 저항기(606)는 각각의 프로브(546)를 트레이스(602) 중 하나에 전기적으로 접속시킬 수 있다. 저항기(606)는 개별 저항기, 박막 저항기, 또는 임의의 기타 유형의 저항기일 수 있다. 다른 예로서, 저항기(606)는 미국 특허 제6,603,323호; 미국 특허 제6,784,674호; 미국 특허 제6,798,225호 및 미국 특허 제6,965,248호에서 개시된 저항기와 같 을 수 있다.
그러므로, 도 3의 구동기 회로(244)는 도 12에서의 공유 구동기 블럭(152)의 회로내에서 구현될 수 있다. 또한, 저항기(606)는 도 3에서 전송 라인(248) 및 격리 저항기(322)를 구현시킬 수 있다. 도 12 및 도 13에서의 프로브(546)는 도 3에서의 프로브들(136) 중 여러 개를 구현시킬 수 있다.
도 12를 다시 참조하면, 도 3에서 도시된 전력 공급 모듈(210) 각각은 다음과 같이 도 12 및 도 13의 프로브 카드 어셈블리(500)상에서 구현될 수 있다. 배선 보드(524) 위 및/또는 배선 보드(524) 내의 하나 이상의 전기적 접속부(510)(예컨대, 전도성 트레이스 및/또는 비아)는 I/O 인터페이스(214) 및 전력 입력부(280)를 구현시킬 수 있다. 도시된 바와 같이, 전기적 접속부(510)는 전력 공급 블럭(154)을 전기적 커넥터(160)와 전기적을 접속시켜주며, 전기적 커넥터(160)는 상술한 바와 같이 통신 채널(180)을 통해 테스터기에 접속된다(도 2 참조). 이와 달리, 전기적 접속부(510)는 테스터기(102) 이외의 다른 전자 구성부로의 전기적 접속을 제공할 수 있거나 또는 테스터기와 하나 이상의 다른 전자 구성부로의 전기적 접속을 제공할 수 있다. 도면에서는 하나의 전기적 접속부(510)가 도시되고 있지만, 보다 많은 수가 사용될 수 있다.
배선 보드(524) 위 및/또는 배선 보드(524) 내의 전기적 접속부(516)(예컨대, 전도성 트레이스 및/또는 비아)는 전력 공급 블럭(154)에게 출력을 제공하며 전도성 스프링 접촉부(522)에 전기적으로 접속될 수 있으며, 전도성 스프링 접촉부(522)는 인터포저(526)를 관통하는 전기적 접속부(532)(예컨대, 전도성 트레이스 및/또는 비아)에 전기적으로 접속될 수 있으며, 전기적 접속부(532)는 전도성 스프링 접촉부(536)에 전기적을 접속될 수 있으며, 전도성 스프링 접촉부(536)은 프로브 기판(542)을 관통하는 전기적 접속부(540)(예컨대, 전도성 트레이스 및/또는 비아)에 전기적으로 접속될 수 있으며, 전기적 접속부(540)는 패드(550)와 전력 프로브(558)에 접속될 수 있다. 따라서, 전기적 접속부(516), 전도성 스프링 접촉부(522), 전기적 접속부(532), 전도성 스프링 접촉부(536), 및 전기적 접속부(540)는 전력 공급 블럭(154)내에 구현된 전력 공급기(212)에서부터 프로브(558)까지의 제1 전력 라인(404)과 제2 전력 라인(406)을 형성한다. 상술한 바와 같이, 각각의 프로브(558)는 DUT(120)의 전력 단자와 접촉하도록 구성된다.
도 7을 참조하면, 각각의 전력 공급 모듈(210)의 저항기(408, 410), 차동 증폭기(412, 414, 418), 및 스위치(416)는 전력 공급 블럭(154)내에서 구현될 수 있다. 마찬가지로, 도 8의 구성에서의 저항기(408, 410, 460, 462, 464, 466), 차동 증폭기(472), 및 스위치(416)는 전력 공급 블럭 모듈(154)내에서 구현될 수 있다. 또한, 전기적 접속부(516), 스프링 접촉부(522), 전기적 접속부(532), 스프링 접촉부(536) 및 전기적 접속부(540)에 의해 형성된 전기적 경로는 도 7 또는 도 8에서의 제1 전력 라인(404)과 제2 전력 라인(406)을 구현시킬 수 있다.
비록 도 12 및 도 13에서는 도시되고 있지 않지만, 도 4의 피드백 루프(314)는 공유 구동기 블럭(152)내의 제어 회로내에서 구현될 수 있으며, 패드(544)에서부터 공유 구동기 블럭(152)내의 제어 회로까지의 전도성 경로가 프로브 기판(542), 인터포저(526), 및 배선기판(524)을 관통하는 (예컨대, 538, 530, 514와 같은) 전기적 접속부, 및 프로브 기판(542), 인터포저(526), 및 배선기판(524) 사이의 (예컨대, 520, 534와 같은) 스프링 접촉부에 의해 제공될 수 있음을 유념해둔다.
비록 본 명세서내에서는 본 발명의 특정한 실시예들과 응용예들이 서술되었지만, 본 발명을 이러한 예시적인 실시예들과 응용예들로 한정하거나 또는 본 명세서에서 설명되는 예시적인 실시예들과 응용예들이 동작하는 방식으로 한정하고자 하는 의도는 없다. 예를 들어, 도 4에서의 구동기 회로(244)는 버퍼 회로로 대체될 수 있다.

Claims (26)

  1. 프로브 카드 어셈블리에 있어서,
    테스터기로부터 전자 소자를 테스트하기 위한 테스트 신호들을 수신하도록 구성된 인터페이스;
    복수의 전자 소자들과 접촉하기 위한 프로브들;
    특성 임피던스를 갖고 상기 프로브들에 전기적으로 접속된 전송 라인; 및
    상기 인터페이스에 접속되고 상기 테스트 신호들 중의 하나의 테스트 신호를 전송 라인을 거쳐 복수의 프로브들을 통해 인가해주도록 각각 구성된 전자 구동기 회로들로서, 상기 하나의 테스트 신호는 상기 전자 소자들 중의 하나 보다 많은 전자 소자들에 제공될 수 있는 것이고, 상기 구동기 회로들 각각의 출력 임피던스는 전송 라인의 특성 임피던스보다 작은 것인, 상기 전자 구동기 회로들
    을 포함하는 것인 프로브 카드 어셈블리.
  2. 제 1 항에 있어서, 복수의 상호접속 기판들을 더 포함하며, 상기 구동기 회로들은 상기 기판들 중 적어도 하나의 기판 위에 배치되는 것인 프로브 카드 어셈블리.
  3. 제 1 항에 있어서, 상기 구동기 회로들은 상기 구동기 회로들 자신이 상기 테스트 신호들을 인가할 때에 이용하는 상기 프로브들로부터 12 인치 이내에 위치되는 것인 프로브 카드 어셈블리.
  4. 제 1 항에 있어서, 상기 구동기 회로들의 최대 동작 주파수에 대응하는 파장은 상기 구동기 회로들과 상기 프로브들간의 거리의 적어도 10 배인 것인 프로브 카드 어셈블리.
  5. 제 1 항에 있어서,
    상기 프로브들은 프로브 기판에 부착되고,
    상기 구동기 회로들은 배선 보드상에 배치되며,
    상기 배선 보드는 상기 프로브 기판에 접속되는 것인 프로브 카드 어셈블리.
  6. 제 1 항에 있어서, 상기 구동기 회로들 중의 적어도 하나의 구동기 회로는 상기 테스터기로부터 수신된 하나의 테스트 신호를 복수의 프로브들에 인가해주는 것인 프로브 카드 어셈블리.
  7. 제 6 항에 있어서, 상기 적어도 하나의 구동기 회로는 상기 하나의 테스트 신호를 적어도 네 개의 프로브들에 인가해주는 것인 프로브 카드 어셈블리.
  8. 제 6 항에 있어서, 상기 적어도 하나의 구동기 회로는 상기 하나의 테스트 신호를 적어도 삼십 개의 프로브들에 인가해주는 것인 프로브 카드 어셈블리.
  9. 제 6 항에 있어서, 상기 적어도 하나의 구동기 회로와 복수의 프로브들 사이에 배치된 복수의 저항기들을 더 포함하며, 상기 저항기들은 상기 복수의 프로브들 중의 하나의 프로브를 상기 복수의 프로브들 중의 나머지 다른 프로브들로부터 전기적으로 격리시키는 것인 프로브 카드 어셈블리.
  10. 제 9 항에 있어서, 상기 적어도 하나의 구동기 회로의 출력 임피던스는 상기 복수의 저항기들의 총 유효 저항값과 동일한 것인 프로브 카드 어셈블리.
  11. 제 9 항에 있어서, 상기 복수의 저항기들은 상기 프로브들이 부착된 프로브 기판상에 배치되는 것인 프로브 카드 어셈블리.
  12. 제 1 항에 있어서, 상기 구동기 회로들 중의 적어도 하나의 구동기 회로의 출력 임피던스는 1 내지 30 옴인 프로브 카드 어셈블리.
  13. 제 1 항에 있어서, 상기 구동기 회로들 중의 적어도 하나의 구동기 회로의 출력 임피던스는 1 내지 20 옴인 프로브 카드 어셈블리.
  14. 제 1 항에 있어서, 상기 전자 소자는 비싱귤레이트된 반도체 웨이퍼를 구성하는 복수의 반도체 다이들을 포함하는 것인 프로브 카드 어셈블리.
  15. 제 1 항에 있어서, 상기 구동기 회로들 중의 적어도 하나의 구동기 회로의 출력 임피던스는 1 내지 10 옴인 프로브 카드 어셈블리.
  16. 제 1 항에 있어서, 상기 구동기 회로들 중의 적어도 하나의 구동기 회로의 출력 임피던스는 1 내지 5 옴인 프로브 카드 어셈블리.
  17. 제 1 항에 있어서, 상기 구동기 회로들 중의 적어도 하나의 구동기 회로의 출력 임피던스는 0 옴 초과 1 옴 미만인 프로브 카드 어셈블리.
  18. 제 1 항에 있어서, 상기 구동기 회로들의 최대 동작 주파수에 대응하는 파장은 상기 구동기 회로들과 상기 프로브들간의 거리의 적어도 5 배인 것인 프로브 카드 어셈블리.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020097000193A 2006-06-06 2007-05-25 테스터기 구동 및 측정 성능을 확장하는 방법 KR101374986B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/422,573 2006-06-06
US11/422,573 US7557592B2 (en) 2006-06-06 2006-06-06 Method of expanding tester drive and measurement capability
PCT/US2007/069798 WO2007146581A2 (en) 2006-06-06 2007-05-25 Method of expanding tester drive and measurement capability

Publications (2)

Publication Number Publication Date
KR20090018714A KR20090018714A (ko) 2009-02-20
KR101374986B1 true KR101374986B1 (ko) 2014-03-18

Family

ID=38832621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097000193A KR101374986B1 (ko) 2006-06-06 2007-05-25 테스터기 구동 및 측정 성능을 확장하는 방법

Country Status (7)

Country Link
US (2) US7557592B2 (ko)
EP (1) EP2041587A4 (ko)
JP (2) JP6067202B2 (ko)
KR (1) KR101374986B1 (ko)
CN (1) CN101501511A (ko)
TW (1) TWI429914B (ko)
WO (1) WO2007146581A2 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525555B1 (en) * 1993-11-16 2003-02-25 Formfactor, Inc. Wafer-level burn-in and test
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection
WO2006116767A1 (en) 2005-04-27 2006-11-02 Aehr Test Systems Apparatus for testing electronic devices
DE102005037236A1 (de) * 2005-08-08 2007-02-15 Robert Bosch Gmbh Vorrichtung und Verfahren zur Konfiguration einer Halbleiterschaltung
US7557592B2 (en) * 2006-06-06 2009-07-07 Formfactor, Inc. Method of expanding tester drive and measurement capability
US7649366B2 (en) 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
US7852094B2 (en) * 2006-12-06 2010-12-14 Formfactor, Inc. Sharing resources in a system for testing semiconductor devices
CN103295949B (zh) * 2007-04-05 2016-12-28 雅赫测试系统公司 测试微电子电路的方法、测试器设备及便携式组装
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
WO2009144828A1 (ja) * 2008-05-30 2009-12-03 株式会社アドバンテスト 試験用ウエハユニットおよび試験システム
KR101493871B1 (ko) * 2008-11-11 2015-02-17 삼성전자주식회사 웨이퍼 검사장치의 인터페이스 구조
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
WO2010117565A2 (en) * 2009-04-09 2010-10-14 Teradyne, Inc. Automated test equipment employing test signal transmission channel with embedded series isolation resistors
US8269505B2 (en) * 2009-12-15 2012-09-18 International Business Machines Corporation Locating short circuits in printed circuit boards
WO2012002935A1 (en) * 2010-06-29 2012-01-05 Teradyne, Inc. Calibrating a channel of a test system
TW201219807A (en) * 2010-11-15 2012-05-16 Askey Computer Corp Testing auxiliary apparatus
CN102591624B (zh) * 2011-01-06 2015-06-03 上海华虹宏力半导体制造有限公司 超越探针台排列方式的方法
JP5542720B2 (ja) * 2011-03-04 2014-07-09 新光電気工業株式会社 伝送装置、ｓパラメータ測定方法、およびゲイン調整方法
DE202012002391U1 (de) * 2012-03-08 2013-06-10 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Vorrichtung zur Messung elektronischer Bauteile
NL2009490C2 (en) * 2012-09-19 2014-03-20 Prodrive B V Testing device for printed circuit boards.
US9316685B2 (en) * 2012-11-12 2016-04-19 Mpi Corporation Probe card of low power loss
CN103808992B (zh) * 2012-11-12 2017-09-12 旺矽科技股份有限公司 低电源损耗的探针卡结构
WO2014094819A1 (en) * 2012-12-17 2014-06-26 Advantest (Singapore) Pte. Ltd. Rf probe
US20140327462A1 (en) * 2013-05-03 2014-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Test socket providing mechanical stabilization for pogo pin connections
CN104280651B (zh) * 2013-07-10 2018-08-17 晶豪科技股份有限公司 测试系统以及半导体元件
CN104808029A (zh) 2014-01-24 2015-07-29 矽创电子股份有限公司 主动式探针装置
US10451652B2 (en) * 2014-07-16 2019-10-22 Teradyne, Inc. Coaxial structure for transmission of signals in test equipment
JP2016191563A (ja) * 2015-03-30 2016-11-10 株式会社東芝 プローブカード及びそれを含む試験装置
DE112016001535T5 (de) * 2015-03-31 2018-03-08 Technoprobe S.P.A Sondenkarte für ein Testgerät von elektronischen Vorrichtungen mit verbesserten Filtereigenschaften
US10101367B2 (en) * 2015-04-10 2018-10-16 Intel Corporation Microelectronic test device including a probe card having an interposer
TWI580969B (zh) * 2015-04-14 2017-05-01 Mpi Corp Probe card
JP7045995B2 (ja) 2016-01-08 2022-04-01 エイアー テスト システムズ 電子試験装置における装置の熱制御のための方法及びシステム
DE102016114145A1 (de) * 2016-08-01 2018-02-01 Endress+Hauser Flowtec Ag Testsystem zur Überprüfung von elektrischen Verbindungen von elektronischen Bauteilen mit einer Leiterplatte
JP6782134B2 (ja) * 2016-09-26 2020-11-11 ラピスセミコンダクタ株式会社 スキャン回路、集合スキャン回路、半導体装置、および半導体装置の検査方法
TWI623761B (zh) * 2016-10-20 2018-05-11 旺矽科技股份有限公司 晶片點測設備及晶片點測方法
TWI634334B (zh) * 2016-10-21 2018-09-01 新特系統股份有限公司 探針卡模組
CN106405441B (zh) * 2016-11-13 2023-08-04 深圳市迅特通信技术股份有限公司 一种光模块的老化测试装置
TWI636260B (zh) * 2017-01-06 2018-09-21 新特系統股份有限公司 探針卡模組
EP4290243A3 (en) 2017-03-03 2024-02-28 AEHR Test Systems Electronics tester
KR102148840B1 (ko) * 2018-11-27 2020-08-28 주식회사 에스디에이 프로브 카드
US11327095B2 (en) * 2019-08-19 2022-05-10 Samsung Electronics Co., Ltd. Probe cards, system for manufacturing semiconductor device, and method of manufacturing semiconductor device
KR20230082672A (ko) 2020-10-07 2023-06-08 에어 테스트 시스템즈 일렉트로닉스 테스터
US11940478B2 (en) 2020-12-07 2024-03-26 Duke University Electronic device characterization systems and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190738A (ja) * 1985-12-23 1987-08-20 テクトロニツクス・インコ−ポレイテツド ウエハプロ−ブ
JPH11214455A (ja) * 1997-10-20 1999-08-06 Matsushita Electric Ind Co Ltd プローブカード
JP2005533251A (ja) * 2002-07-12 2005-11-04 フォームファクター，インコーポレイテッド Ｄｕｔの故障に起因するテスト信号の劣化の補償

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780670A (en) * 1985-03-04 1988-10-25 Xerox Corporation Active probe card for high resolution/low noise wafer level testing
JPS6371669A (ja) * 1986-09-16 1988-04-01 Matsushita Electronics Corp 電子回路装置の検査方法
JPH04244974A (ja) * 1991-01-31 1992-09-01 Matsushita Electron Corp 半導体集積回路の測定方法
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
JP2951166B2 (ja) * 1992-09-01 1999-09-20 松下電器産業株式会社 半導体テスト装置、半導体テスト回路チップ及びプローブカード
KR970010656B1 (ko) * 1992-09-01 1997-06-30 마쯔시다 덴기 산교 가부시끼가이샤 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드
JPH10132855A (ja) * 1996-10-31 1998-05-22 Nec Corp Ｉｃ検査用プローブカード
US6518779B1 (en) 1997-10-20 2003-02-11 Matsushita Electrical Industrial Do., Ltd. Probe card
WO1999028756A1 (fr) * 1997-12-02 1999-06-10 Advantest Corporation Procede permettant de mesurer une intensite en appliquant une tension, et dispositif a cet effet
JP3392029B2 (ja) * 1997-12-12 2003-03-31 株式会社アドバンテスト Ｉｃテスタの電圧印加電流測定回路
JPH11330183A (ja) * 1998-05-08 1999-11-30 Seiko Epson Corp ドライバ特性向上ｌｓｉテストシステム
JP2000206176A (ja) * 1999-01-07 2000-07-28 Nippon Scientific Co Ltd バ―イン装置
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6262585B1 (en) * 1999-06-14 2001-07-17 Intel Corporation Apparatus for I/O leakage self-test in an integrated circuit
JP4376370B2 (ja) * 1999-09-29 2009-12-02 東京エレクトロン株式会社 高速測定対応プローブ装置
US6657455B2 (en) * 2000-01-18 2003-12-02 Formfactor, Inc. Predictive, adaptive power supply for an integrated circuit under test
JP2001296335A (ja) * 2000-04-14 2001-10-26 Nec Corp 半導体装置の検査方法及び検査装置
JP2002228725A (ja) * 2001-02-06 2002-08-14 Matsushita Electric Ind Co Ltd 半導体チップ，マルチチップモジュール及びその接続テスト方法
DE10154763A1 (de) * 2001-11-09 2003-05-22 Continental Teves Ag & Co Ohg Verfahren und Schaltungsanordnung zur Erkennung eines Defekts von Halbleiterschaltelementen und deren Verwendung in elektronischen Bremskraft- und Fahrdynamikreglern
US6798225B2 (en) * 2002-05-08 2004-09-28 Formfactor, Inc. Tester channel to multiple IC terminals
KR100903405B1 (ko) * 2002-12-11 2009-06-18 가부시키가이샤 아드반테스트 전압인가 전류측정 장치 및 그것에 사용되는 스위치부착 전류 버퍼
JP4456325B2 (ja) * 2002-12-12 2010-04-28 東京エレクトロン株式会社 検査方法及び検査装置
US7154259B2 (en) * 2003-10-23 2006-12-26 Formfactor, Inc. Isolation buffers with controlled equal time delays
JP4314096B2 (ja) * 2003-11-04 2009-08-12 キヤノン株式会社 半導体集積回路検査装置および半導体集積回路検査方法
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
DE102004035556B3 (de) 2004-07-22 2005-12-08 Infineon Technologies Ag Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts
US7508228B2 (en) * 2004-12-21 2009-03-24 Teradyne, Inc. Method and system for monitoring test signals for semiconductor devices
US7279911B2 (en) * 2005-05-03 2007-10-09 Sv Probe Pte Ltd. Probe card assembly with dielectric structure
US7495383B2 (en) * 2005-08-01 2009-02-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Phosphor based on a combination of quantum dot and conventional phosphors
US7579856B2 (en) * 2006-04-21 2009-08-25 Formfactor, Inc. Probe structures with physically suspended electronic components
US7557592B2 (en) 2006-06-06 2009-07-07 Formfactor, Inc. Method of expanding tester drive and measurement capability

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190738A (ja) * 1985-12-23 1987-08-20 テクトロニツクス・インコ−ポレイテツド ウエハプロ−ブ
JPH11214455A (ja) * 1997-10-20 1999-08-06 Matsushita Electric Ind Co Ltd プローブカード
JP2005533251A (ja) * 2002-07-12 2005-11-04 フォームファクター，インコーポレイテッド Ｄｕｔの故障に起因するテスト信号の劣化の補償

Also Published As

Publication number Publication date
US7557592B2 (en) 2009-07-07
US20090267627A1 (en) 2009-10-29
KR20090018714A (ko) 2009-02-20
WO2007146581A2 (en) 2007-12-21
EP2041587A4 (en) 2010-06-16
WO2007146581A3 (en) 2009-01-29
TWI429914B (zh) 2014-03-11
JP2017053863A (ja) 2017-03-16
TW200804830A (en) 2008-01-16
JP2009540297A (ja) 2009-11-19
US8067951B2 (en) 2011-11-29
EP2041587A2 (en) 2009-04-01
CN101501511A (zh) 2009-08-05
JP6496292B2 (ja) 2019-04-03
US20070296422A1 (en) 2007-12-27
JP6067202B2 (ja) 2017-01-25

Similar Documents

Publication Publication Date Title
KR101374986B1 (ko) 테스터기 구동 및 측정 성능을 확장하는 방법
US7880486B2 (en) Method and apparatus for increasing operating frequency of a system for testing electronic devices
KR101822980B1 (ko) 웨이퍼 레벨 컨택터
US7046027B2 (en) Interface apparatus for semiconductor device tester
US8154315B2 (en) Self-referencing voltage regulator
US8872534B2 (en) Method and apparatus for testing devices using serially controlled intelligent switches
US8098076B2 (en) Method and apparatus for terminating a test signal applied to multiple semiconductor loads under test
US8866501B2 (en) Method and apparatus for testing integrated circuits
US7928737B2 (en) Electrical overstress and transient latch-up pulse generation system, circuit, and method
US5933309A (en) Apparatus and method for monitoring the effects of contact resistance
KR102136612B1 (ko) 프로브 카드 모듈
TW202411656A (zh) 自動試驗裝置及其介面裝置
US20070229106A1 (en) Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee