KR20150112819A - 기판 검사 장치 - Google Patents

기판 검사 장치 Download PDF

Info

Publication number
KR20150112819A
KR20150112819A KR1020150038785A KR20150038785A KR20150112819A KR 20150112819 A KR20150112819 A KR 20150112819A KR 1020150038785 A KR1020150038785 A KR 1020150038785A KR 20150038785 A KR20150038785 A KR 20150038785A KR 20150112819 A KR20150112819 A KR 20150112819A
Authority
KR
South Korea
Prior art keywords
semiconductor device
potential
circuit
probe
wiring
Prior art date
Application number
KR1020150038785A
Other languages
English (en)
Other versions
KR101727378B1 (ko
Inventor
신고 모리타
미치오 무라타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150112819A publication Critical patent/KR20150112819A/ko
Application granted granted Critical
Publication of KR101727378B1 publication Critical patent/KR101727378B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06794—Devices for sensing when probes are in contact, or in position to contact, with measured object
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Power Engineering (AREA)

Abstract

IC 테스터를 사용하지 않고, 프로브와 반도체 디바이스의 접촉 확인을 행하여, 접촉 확인에 있어서 이상 상태가 확인된 경우에는 이상 상태의 원인을 판별할 수 있는 기판 검사 장치를 제공한다. 프로버(10)는, 웨이퍼(W)에 형성된 반도체 디바이스(28)의 각 전극 패드(37)에 접촉하는 복수의 프로브(16)를 갖는 프로브 카드(15)를 구비하고, 해당 프로브 카드(15)는, 웨이퍼(W)로부터 잘라내진 반도체 디바이스(28)가 실장되는 DRAM의 회로 구성을 재현하는 카드측 검사 회로(18)와, 프로브(16)와 카드측 검사 회로(18) 사이의 배선(19)의 전위를 측정하는 컴퍼레이터(34)를 갖는다.

Description

기판 검사 장치{SUBSTRATE INSPECTION APPARATUS}
본 발명은, 기판에 형성된 반도체 디바이스를 당해 기판으로부터 잘라내지 않고 검사하는 기판 검사 장치에 관한 것이다.
기판으로서의 반도체 웨이퍼(이하, 간단히 「웨이퍼」라고 함)에 형성된 반도체 디바이스, 예를 들어 파워 디바이스나 메모리의 전기적 특성을 검사하는 기판 검사 장치로서 프로버가 알려져 있다.
프로버는, 다수의 바늘 형상의 프로브를 갖는 프로브 카드와, 웨이퍼를 적재하여 상하 좌우로 자유롭게 이동하는 스테이지를 구비하고, 프로브 카드의 각 프로브를 반도체 디바이스가 갖는 전극 패드나 땜납 범프에 접촉시켜, 각 프로브로부터 전극 패드나 땜납 범프에 검사 전류를 흘림으로써 반도체 디바이스의 전기적 특성을 검사한다(예를 들어, 특허문헌 1 참조).
종래, 프로버는 반도체 디바이스의 전기적인 특성이나 기능의 불량을 판정하는 IC 테스터와 접속되는데, IC 테스터의 회로 구성은 제품화된 반도체 디바이스가 실장되는 회로 구성, 예를 들어 마더보드나 기능 확장 카드의 회로 구성과 상이하기 때문에, IC 테스터는 실장된 상태에서의 반도체 디바이스의 검사를 행할 수 없어, 결과적으로, IC 테스터로는 검지되지 않은 반도체 디바이스의 문제가, 반도체 디바이스를 기능 확장 카드 등에 실장했을 경우에 발견된다는 문제가 있다. 특히, 최근 들어, 마더보드나 기능 확장 카드가 행하는 처리의 복잡화, 고속화에 수반하여, 마더보드나 기능 확장 카드의 회로 구성도 복잡화하여 IC 테스터의 회로 구성과의 차이가 커져 있기 때문에, 상술한 문제가 현저화되어 있다.
따라서, 반도체 디바이스의 품질을 보증하기 위해서, IC 테스터에 의한 검사 대신에, 프로브 카드에 반도체 디바이스가 실장되는 회로 구성, 예를 들어 기능 확장 카드의 회로 구성을 재현하는 검사 회로를 설치하고, 당해 프로브 카드를 사용하여 반도체 디바이스를 기능 확장 카드에 실장한 상태를 모방한 상태에서, 반도체 디바이스를 웨이퍼로부터 잘라내지 않고 반도체 디바이스의 전기적 특성을 측정하는 기술이 제안되어 있다(예를 들어, 특허문헌 2 참조). 또한, 이러한 실장 상태를 모방한 상태에서의 검사를 웨이퍼 시스템 레벨 테스트라고 한다.
그런데, 반도체 디바이스의 전기적 특성의 측정을 확실하게 행하기 위해서, 당해 측정 전에, 프로브 카드의 프로브와 반도체 디바이스의 전극 패드 등이 전기적으로 접촉하고 있는지를 확인하는 테스트(접촉 확인)를 행할 필요가 있다. IC 테스터와 접속되는 종래의 프로버에서는, IC 테스터가 구비하는 DC 모듈의 IFVM(I Force V Measure) 기능을 사용하여 반도체 디바이스의 전극 패드에 전압을 인가하여 접촉 확인을 행하고, 또한, 접촉 확인으로 이상 상태가 확인된 경우에는, 전압값에 기초하여 이상 상태의 원인을 판별하고 있었다.
일본 특허 공개 평7-297242호 공보 일본 특허 출원 제2013-192193호 명세서
그러나, IC 테스터에 의한 검사 대신에 웨이퍼 시스템 레벨 테스트를 행하는 프로버에서는, 고가의 IC 테스터를 폐지하고 있기 때문에, DC 모듈에 의해 접촉 확인을 행할 수 없고, 당연히, 프로브와 전극 패드 등과의 접촉에 관한 이상 상태의 원인을 판별할 수도 없다.
본 발명은, IC 테스터를 사용하지 않고, 프로브와 반도체 디바이스의 접촉 확인을 행하여, 접촉 확인에 있어서 이상 상태가 확인된 경우에는, 이상 상태의 원인을 판별할 수 있는 기판 검사 장치를 제공한다.
본 발명의 기판 검사 장치는, 기판에 형성된 반도체 디바이스의 각 전극에 접촉하는 복수의 프로브를 갖는 프로브 카드를 구비하는 기판 검사 장치로서, 상기 프로브 카드는, 상기 기판으로부터 잘라내진 상기 반도체 디바이스가 실장되는 회로 구성을 재현하는 검사 회로와, 상기 프로브와 상기 검사 회로 사이의 배선의 전위를 측정하는 전위 측정 수단을 갖는다.
본 발명에 따르면, 프로브 카드에 있어서 프로브 및 검사 회로의 사이의 배선의 전위가 측정된다. 프로브와 검사 회로 사이의 배선의 전위는, 프로브와 반도체 디바이스의 전극 패드 등의 접촉 상태에 따라서 변화하고, 또한, 프로브 및 전극 패드 등의 접촉에 관한 이상 상태의 원인에 따라서도 변화한다. 따라서, 프로브와 검사 회로 사이의 배선의 전위를 측정함으로써, IC 테스터를 사용하지 않고, 프로브와 반도체 디바이스의 접촉 확인을 행하여, 접촉 확인에 있어서 이상 상태가 확인된 경우에는 이상 상태의 원인을 판별할 수 있다.
도 1은 본 발명의 실시 형태에 따른 기판 검사 장치로서의 프로버의 구성을 개략적으로 설명하는 사시도이다.
도 2는 본 실시 형태에 따른 기판 검사 장치로서의 프로버의 구성을 개략적으로 설명하는 정면도이다.
도 3은 프로브 카드에서의 카드측 검사 회로 및 웨이퍼에서의 반도체 디바이스를 포함하는 회로 구성을 설명하는 회로도이다.
도 4는 프로브 카드에서의 카드측 검사 회로 및 웨이퍼에서의 반도체 디바이스를 포함하는 회로 구성의 변형예를 설명하는 회로도이다.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하면서 설명한다.
도 1은, 본 실시 형태에 따른 기판 검사 장치로서의 프로버의 구성을 개략적으로 설명하는 사시도이며, 도 2는 상기 프로버의 구성을 개략적으로 설명하는 정면도이다. 도 2는 부분적으로 단면도로서 도시되며, 후술하는 본체(12), 로더(13) 및 테스트 박스(14)에 내장되는 구성 요소가 도시된다.
도 1 및 도 2에서, 프로버(10)는, 웨이퍼(W)를 적재하는 스테이지(11)를 내장한 본체(12)와, 해당 본체(12)에 인접하여 배치되는 로더(13)와, 본체(12)를 덮도록 배치되는 테스트 박스(14)를 구비하며, 웨이퍼(W)에 형성된 반도체 디바이스의 전기적 특성의 검사를 행한다.
본체(12)는, 내부가 공동인 하우징 형상을 나타내고, 당해 내부에는 상술한 스테이지(11) 이외에, 해당 스테이지(11)에 대향하도록 프로브 카드(15)가 배치되고, 프로브 카드(15)는 웨이퍼(W)와 대향한다. 프로브 카드(15)에서의 웨이퍼(W)와 대향하는 하면에는, 웨이퍼(W)의 반도체 디바이스의 전극 패드나 땜납 범프에 대응하여 다수의 프로브(16)가 배치된다.
웨이퍼(W)는, 스테이지(11)에 대한 상대 위치가 어긋나지 않도록 해당 스테이지(11)에 고정되고, 스테이지(11)는, 수평 방향 및 상하 방향에 대하여 이동 가능하여, 프로브 카드(15) 및 웨이퍼(W)의 상대 위치를 조정해서 반도체 디바이스의 전극 패드 등을 각 프로브(16)에 접촉시킨다. 테스트 박스(14)는, 본체(12)를 덮을 때, 유연한 배선(17)을 통해 프로브 카드(15)와 전기적으로 접속된다.
로더(13)는, 반송 용기인 FOUP(도시 생략)에 수용되는, 반도체 디바이스가 형성된 웨이퍼(W)를 취출하여 본체(12)의 내부 스테이지(11)에 적재하고, 또한, 반도체 디바이스의 전기적 특성의 검사가 종료된 웨이퍼(W)를 스테이지(11)로부터 제거하여 FOUP에 수용한다.
프로브 카드(15)는, 웨이퍼(W)로부터 잘라내어져 제품화된 반도체 디바이스가 실장되는 회로 구성, 예를 들어 DRAM의 회로 구성을 재현하는 카드측 검사 회로(18)를 갖고, 해당 카드측 검사 회로(18)는, 각 프로브(16)에 후술하는 배선(19)을 통해 접속된다. 스테이지(11)가 프로브 카드(15)에 접근하여 각 프로브(16)가 웨이퍼(W)의 반도체 디바이스의 전극 패드 등(이하, 간단히 「전극 패드」라고 함)에 접촉할 때, 각 프로브(16)는, 접촉하는 전극 패드로부터의 전기 신호를 카드측 검사 회로(18)에 전달한다.
테스트 박스(14)는, 검사 제어 유닛이나 기록 유닛(모두 도시하지 않음)과, DRAM이 실장되는 회로 구성, 예를 들어 마더보드의 회로 구성의 일부를 재현하는 박스측 검사 회로(20)와, SSD(Solid State Drive) 등으로 이루어지는 하드 디스크(23)를 탑재하는 보드(24)를 갖는다. 배선(17)은, 프로브 카드(15)의 카드측 검사 회로(18)로부터 전기 신호를 박스측 검사 회로(20)에 전달한다. 프로버(10)에서는, 테스트 박스(14)가 갖는 박스측 검사 회로(20)를 바꿈으로써, 복수종의 마더보드의 회로 구성의 일부를 재현할 수 있다.
로더(13)는, 전원, 컨트롤러나 간소한 측정 모듈로 이루어지는 베이스 유닛(21)을 내장하다. 베이스 유닛(21)은, 배선(22)에 의해 박스측 검사 회로(20)에 접속되고, 컨트롤러는, 박스측 검사 회로(20)에 반도체 디바이스의 전기적 특성의 검사 개시를 지시한다.
상술한 바와 같이, 프로버(10)에서는, 박스측 검사 회로(20)의 교환에 의해 복수종의 마더보드의 회로 구성의 일부를 재현하지만, 베이스 유닛(21)은, 각종 마더보드에 공통되는 회로 구성을 재현한다. 즉, 박스측 검사 회로(20) 및 베이스 유닛(21)이 협동하여 마더보드 전체로서의 회로 구성을 재현한다.
프로버(10)에서는, 반도체 디바이스의 전기적 특성의 검사를 행할 때, 예를 들어 박스측 검사 회로(20)의 검사 제어 유닛이 카드측 검사 회로(18)에 데이터를 송신하고, 송신된 데이터가 반도체 디바이스에 각 프로브(16)를 통하여 접속된 카드측 검사 회로(18)에 의해 정확하게 처리되었는지 여부를 카드측 검사 회로(18)로부터의 전기 신호에 기초하여 판정한다.
또한, 프로버(10)에서는, 카드측 검사 회로(18), 박스측 검사 회로(20) 및 베이스 유닛(21) 중, 반도체 디바이스가 실장되는 카드측 검사 회로(18)가 물리적으로 반도체 디바이스에 가장 가깝게 배치된다. 이에 의해, 전기적 특성의 검사 시에 있어서, 반도체 디바이스와 카드측 검사 회로(18) 사이의 배선의 길이의 영향, 예를 들어 배선 용량의 변화의 영향을 최대한 억제할 수 있어, DRAM이나 마더보드를 갖는 실제 기기로서의 컴퓨터에서의 배선 환경에 매우 가까운 배선 환경에서 반도체 디바이스의 전기적 특성의 검사를 행할 수 있다.
도 3은, 프로브 카드에서의 카드측 검사 회로 및 웨이퍼에서의 반도체 디바이스를 포함하는 회로 구성을 설명하는 회로도이다.
도 3에서, 카드측 검사 회로(18)는, 배선(19)을 통해 프로브(16)와 접속됨과 함께, 보호 다이오드(25)를 통하여 검사 회로 전원(26)과 접속되고, 검사 회로 전원(26)과 보호 다이오드(25) 사이에는 스위치(27)가 개재한다. 웨이퍼(W)의 반도체 디바이스(28)는, 보호 다이오드(29)를 통하여 디바이스 전원(30)과 접속되고, 보호 다이오드(29)와 디바이스 전원(30) 사이의 배선(31)은, 스위치(32)를 통하여 접지한다.
또한, 프로브 카드(15)는, 프로브(16)와 카드측 검사 회로(18) 사이에서 배선(19)에 고저항(33)을 통하여 접속되는 전위 측정 수단으로서의 컴퍼레이터(34)를 갖는다. 배선(19)과 컴퍼레이터(34) 사이의 배선(35)에는, 컴퍼레이터(34)의 근방에 있어서, 풀업 저항(36)이 설치되고, 해당 풀업 저항(36)은, 컴퍼레이터(34)가 측정하는 전위를 풀업한다.
고저항(33)은, 예를 들어 500Ω 이상의 저항값(본 실시 형태에서는 2kΩ)을 갖고, 배선(19)을 흐르는 전류가 분기되어, 배선(35)을 통해 컴퍼레이터(34)에 적극적으로 흐르는 것을 억제한다. 컴퍼레이터(34)는, 배선(35)의 전위가, 예를 들어 3개의 전위 영역 중 어디에 속하는지를 판별하는 윈도우 컴퍼레이터이며, 디지털 I/O 카드(도시 생략)에 접속된다. 또한, 본 실시 형태에서 프로브 카드(15)는, 전위 측정 수단으로서 윈도우 컴퍼레이터를 사용했지만, 전위 측정 수단은, 전위 측정 가능한 기기라면 다른 기기를 사용해도 되고, 예를 들어, DMM(디지털 멀티 미터), 통상의 컴퍼레이터나 A/D 변환기를 사용할 수 있다.
프로버(10)에서는, 다수, 예를 들어 1000개의 프로브(16)의 각각에 대응하여 카드측 검사 회로(18)나 배선(19)이 설치되고, 배선(19)의 각각에 대응해서 1000개의 컴퍼레이터(34)가 설치된다.
또한, 프로버(10)에서는, 반도체 디바이스(28)의 전기적 특성의 측정 전에 스테이지(11)가 프로브 카드(15)에 접근했을 때, 각 프로브(16)와 반도체 디바이스(28)의 전극 패드(37)가 전기적으로 접촉하고 있는지를 확인하는 접촉 확인을 행한다. 접촉 확인을 행할 때, 스위치(27)가 폐쇄되어 검사 회로 전원(26)으로부터, 예를 들어 1.3V의 전압이 카드측 검사 회로(18)에 인가되고, 디바이스 전원(30)이 오프됨과 함께, 스위치(32)가 폐쇄되어 반도체 디바이스(28)가 배선(31)을 통해 접지되는데, 컴퍼레이터(34)는 이때의 배선(19)의 전위를 측정한다.
상술한 바와 같이, 고저항(33)은, 배선(19)을 흐르는 전류가 컴퍼레이터(34)에 적극적으로 흐르는 것을 억제하기 위해서, 고저항(33)에는, 예를 들어 0.5μA의 전류밖에 흐르지 않아, 배선(19)과 컴퍼레이터(34) 사이의 전위차는 0.1V로 된다. 또한, 프로버(10)에서는, 보호 다이오드(25)와 보호 다이오드(29)의 전위차가 0.7V로 설정된다.
프로브(16)와 전극 패드(37)가 전기적으로 정상적으로 접촉하고 있을 경우(이하, 「정상 접촉 상태」라고 함), 배선(19)의 전위에는, 상술한 바와 같이, 예를 들어 0.7V로 설정된 보호 다이오드(29)의 전위차만이 반영되기 때문에, 배선(19)의 전위는 0.7V이며, 배선(35)의 전위는, 배선(19)의 전위에 배선(19)과 컴퍼레이터(34) 사이의 전위차가 더해진 0.8V로 된다.
프로브(16)와 전극 패드(37)가 전기적으로 접촉하고 있지 않은 이상 상태(이하, 「비접촉 상태」라고 함)에서는, 배선(19)의 전위에는 검사 회로 전원(26)이 인가하는 전압의 전위와 보호 다이오드(25)의 전위차가 반영되기 때문에, 배선(19)의 전위는 2.0V이며, 배선(35)의 전위는 2.1V로 된다.
또한, 프로브(16)와 전극 패드(37)가 전기적으로 접촉하지만, 반도체 디바이스(28)가 배선(31)을 통하지 않고 직접 접지(쇼트)하고 있는 이상 상태(이하, 「단락 상태」라고 함)에서는, 배선(19)의 전위에는 반도체 디바이스(28)의 전위, 바꾸어 말하면, 접지 전위가 반영되기 때문에, 배선(19)의 전위는 0V이며, 배선(35)의 전위는 0.1V로 된다.
즉, 배선(19)의 전위, 나아가 배선(35)의 전위는, 프로브(16)와 전극 패드(37)가 전기적으로 접촉하는지 여부에 따라서 변화하고, 또한, 프로브(16)와 전극 패드(37)의 접촉에 관한 이상 상태의 원인에 따라서도 변화한다. 본 실시 형태에서는, 컴퍼레이터(34)가, 배선(35)의 전위가 상술한 3개의 전위 영역(0.8V, 2.1V, 0.1V) 중 어느 하나에 속하는지를 판별한다. 예를 들어, 배선(35)의 전위가 0.8V의 근방이라면, 프로브(16)와 전극 패드(37)가 전기적으로 정상적으로 접촉하고 있다고 판별할 수 있고, 배선(35)의 전위가 2.1V의 근방이라면, 프로브(16)와 전극 패드(37)가 전기적으로 접촉하고 있지 않다고 판별할 수 있고, 배선(35)의 전위가 0.1V의 근방이라면, 반도체 디바이스(28)가 직접 접지하고 있다고 판별한다. 따라서, 본 실시 형태에 따른 프로버(10)는, IC 테스터를 사용하지 않고, 프로브(16)와 전극 패드(37)의 접촉 확인을 행하여, 접촉 확인에 있어서 이상 상태가 확인된 경우에는 이상 상태의 원인을 판별할 수 있다.
또한, 상술한 프로버(10)에서는, 고저항(33)은, 배선(19)을 흐르는 전류가 컴퍼레이터(34)에 적극적으로 흐르는 것을 억제하므로, 프로브(16) 및 전극 패드(37)가 전기적으로 접촉하고 있는지의 접촉 확인을 행한 후에 반도체 디바이스(28)의 전기적 특성의 측정을 행할 때, 배선(19)을 흐르는 전류를 안정시킬 수 있고, 따라서, 반도체 디바이스(28)의 전기적 특성을 안정적으로 측정할 수 있다.
이상, 본 발명에 대해서, 상기 실시 형태를 들어 설명했지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니다.
예를 들어, 상기 실시 형태에서, 고저항(33)의 저항값은 2kΩ이며, 검사 회로 전원(26)이 인가하는 전압은 1.3V이며, 보호 다이오드(25)와 보호 다이오드(29)의 전위차는 0.7V이며, 고저항(33)을 흐르는 전류는 0.5μA인데, 이러한 저항값, 전압, 전위차, 전류는 일례이며, 카드측 검사 회로(18)나 반도체 디바이스(28)의 사양에 따라서 다른 값이 설정되어도 된다. 이때, 정상 접촉 상태에서의 배선(35)의 전위는 0.8V와 상이한 값으로 되고, 비접촉 상태에서의 배선(35)의 전위는 2.1V와 상이한 값으로 되고, 단락 상태에서의 배선(35)의 전위는 0.1V와 상이한 값으로 되지만, 정상 접촉 상태, 비접촉 상태 및 단락 상태에서의 배선(35)의 전위는 서로 다른 값으로 되기 때문에, 컴퍼레이터(34)가, 배선(35)의 전위가 3개의 전위 영역(정상 접촉 상태에서의 전위 근방, 비접촉 상태에서의 전위 근방, 단락 상태에서의 전위 근방) 중 어느 하나에 속하는지를 판별함으로써, 프로브(16)와 전극 패드(37)의 접촉 확인을 행하고, 또한, 접촉 확인에 있어서 이상 상태가 확인된 경우에는 이상 상태의 원인을 판별할 수 있다.
상기 실시 형태에서는, 이미 설명한 바와 같이, 전위 측정 수단으로서 DMM을 사용하는 것도 가능하다. 이에 의해, DUT(Device Under Test)인 반도체 디바이스(28)가 내장하는 다이오드나 그 밖의 종단부 회로에 기인하여 다양하게 변화하는 전극 패드(37)의 전위를, 전위를 측정하기 위한 회로를 변경하지 않고 측정할 수 있다.
또한, 상기 실시 형태에서는, 1000개의 프로브(16)에 대응하는 배선(19)의 각각에 대응해서 1000개의 컴퍼레이터(34)가 설치되었지만, 프로브 카드(15)에 있어서 컴퍼레이터(34)를 1개만 설치해도 된다. 이 경우, 도 4에 도시한 바와 같이, 컴퍼레이터(34)의 접속처를, 각 카드측 검사 회로(18)와 각 프로브(16)를 접속하는 각 배선(19)으로부터 분기하는 복수의 배선(35) 중 어느 하나로 절환하는 릴레이 매트릭스(38)(접속 절환 수단)가 배치된다. 이에 의해, 프로브 카드(15)에 있어서 다수의 컴퍼레이터(34)를 배치할 필요를 없앨 수 있고, 따라서, 프로브 카드(15)의 구성을 간소화할 수 있다.
또한, 상기 실시 형태에서는, 박스측 검사 회로(20)나 베이스 유닛(21)은 마더보드의 회로 구성을 재현하고, 카드측 검사 회로(18)는 DRAM의 회로 구성을 재현했지만, 박스측 검사 회로(20)나 베이스 유닛(21)이 재현하는 회로 구성은, 마더보드의 회로 구성에 한정되지 않고, 또한, 카드측 검사 회로(18)가 재현하는 회로 구성은 DRAM의 회로 구성에 한정되지 않는다. 즉, 카드측 검사 회로(18), 박스측 검사 회로(20)나 베이스 유닛(21)이 재현하는 회로 구성은, DUT인 반도체 디바이스(28)가 실장되는 회로 구성이면 된다. 또한, 반도체 디바이스(28)도 특별히 구성이 한정되지 않고, 예를 들어 카드측 검사 회로(18)가 재현하는 회로 구성이 확장 카드의 회로 구성인 경우, 반도체 디바이스(28)는, MPU(Main Processing Unit)이어도 되고, 박스측 검사 회로(20)나 베이스 유닛(21)이 재현하는 회로 구성이 상술한 바와 같이 마더보드의 회로 구성인 경우, 반도체 디바이스는 APU(Accelerated Processing Unit)나 GPU(Graphics Processing Unit)이어도 되고, 카드측 검사 회로(18), 박스측 검사 회로(20) 및 베이스 유닛(21)이 재현하는 회로 구성이 텔레비전의 회로 구성인 경우, 반도체 디바이스는 RF 튜너이어도 된다.
W : 웨이퍼 10 : 프로버
15 : 프로브 카드 16 : 프로브
18 : 카드측 검사 회로 19 : 배선
28 : 반도체 디바이스 33 : 고저항
34 : 컴퍼레이터 37 : 전극 패드
38 : 릴레이 매트릭스

Claims (5)

  1. 기판에 형성된 반도체 디바이스의 각 전극에 접촉하는 프로브를 갖는 프로브 카드를 구비하는 기판 검사 장치로서,
    상기 프로브 카드는, 상기 기판으로부터 잘라내진 상기 반도체 디바이스가 실장되는 회로 구성을 재현하는 검사 회로와, 상기 프로브와 상기 검사 회로의 사이의 배선의 전위를 측정하는 전위 측정 수단을 갖는 기판 검사 장치.
  2. 제1항에 있어서,
    상기 프로브와 상기 검사 회로 사이의 배선과, 상기 전위 측정 수단과의 사이에 고저항이 배치되는, 기판 검사 장치.
  3. 제2항에 있어서,
    상기 고저항의 값은 500Ω 이상인, 기판 검사 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 프로브 카드는, 상기 검사 회로와 복수의 상기 프로브를 접속하는 복수의 상기 배선과, 상기 전위 측정 수단의 접속처를 복수의 상기 배선 중 어느 하나로 절환하는 접속 절환 수단을 갖는, 기판 검사 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 전위 측정 수단은, 컴퍼레이터, DMM(디지털 멀티 미터) 또는 A/D 변환기인, 기판 검사 장치.
KR1020150038785A 2014-03-27 2015-03-20 기판 검사 장치 KR101727378B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-066463 2014-03-27
JP2014066463A JP6339834B2 (ja) 2014-03-27 2014-03-27 基板検査装置

Publications (2)

Publication Number Publication Date
KR20150112819A true KR20150112819A (ko) 2015-10-07
KR101727378B1 KR101727378B1 (ko) 2017-04-14

Family

ID=52784922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150038785A KR101727378B1 (ko) 2014-03-27 2015-03-20 기판 검사 장치

Country Status (6)

Country Link
US (1) US9678107B2 (ko)
EP (1) EP2924445A1 (ko)
JP (1) JP6339834B2 (ko)
KR (1) KR101727378B1 (ko)
CN (1) CN104950235B (ko)
TW (1) TWI649566B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6877025B2 (ja) * 2016-03-23 2021-05-26 ヤマハファインテック株式会社 回路基板の検査方法、検査装置、及びプログラム
JP6670691B2 (ja) * 2016-06-28 2020-03-25 東京エレクトロン株式会社 基板検査装置
JP6823986B2 (ja) * 2016-09-28 2021-02-03 東京エレクトロン株式会社 基板検査装置及び基板検査方法
TWM550502U (zh) * 2017-04-05 2017-10-11 tian-yu Guo 電錶箱改良
IT202000012556A1 (it) * 2020-05-27 2021-11-27 Crea Collaudi Elettr Automatizzati Srl Sistema di sicurezza per scheda sonda ad aghi per test ad alta tensione ed alta corrente su dispositivi a semiconduttore di potenza e relativa macchina di test.

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297242A (ja) 1994-04-19 1995-11-10 Tokyo Electron Ltd プローブ方法及びその装置
US20050068054A1 (en) * 2000-05-23 2005-03-31 Sammy Mok Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
US20080054917A1 (en) * 2006-09-01 2008-03-06 Formfactor, Inc. Method and appartus for switching tester resources
US20080290882A1 (en) * 2006-05-23 2008-11-27 Integrated Technology Corporation Probe needle protection method for high current probe testing of power devices
JP2013192193A (ja) 2012-03-15 2013-09-26 Sony Corp 表示装置、画像処理装置及び画像処理方法、並びにコンピューター・プログラム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63225176A (ja) * 1987-03-16 1988-09-20 Fujitsu Ltd プリント配線板の試験方法
JPH08304458A (ja) * 1995-05-09 1996-11-22 Denki Kagaku Kogyo Kk 電子部品の検査方法
JPH0954143A (ja) * 1995-08-11 1997-02-25 Advantest Corp 半導体試験装置における並列接続する電圧発生器及びコンタクト試験方法
JPH1139898A (ja) * 1997-07-14 1999-02-12 Mitsubishi Electric Corp 半導体装置
JP2006029997A (ja) * 2004-07-16 2006-02-02 Nidec-Read Corp 基板検査装置及び基板検査方法
US7029932B1 (en) * 2005-02-07 2006-04-18 Texas Instruments Incorporated Circuit and method for measuring contact resistance
KR100739629B1 (ko) * 2005-12-02 2007-07-16 삼성전자주식회사 프로브 센싱용 패드 및 이를 이용한 프로브 니들 접촉 위치검사 방법.
KR100713811B1 (ko) * 2005-07-07 2007-05-02 주식회사 태성기연 판유리 방향전환장치
US7733106B2 (en) * 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
MY147251A (en) * 2006-05-23 2012-11-14 Integrated Technology Corp Probe needle protection method for high current probe testing of power devices
JP4918339B2 (ja) * 2006-11-30 2012-04-18 日本電産リード株式会社 基板検査装置
JP5312227B2 (ja) * 2009-06-29 2013-10-09 株式会社日本マイクロニクス プローブカード及び検査装置
IT1402434B1 (it) * 2010-06-10 2013-09-04 St Microelectronics Srl Struttura di rilevamento dell'allineamento di una sonda atta a testare circuiti integrati
WO2012141203A1 (ja) * 2011-04-12 2012-10-18 東京エレクトロン株式会社 検査装置、検査システム及び検査方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297242A (ja) 1994-04-19 1995-11-10 Tokyo Electron Ltd プローブ方法及びその装置
US20050068054A1 (en) * 2000-05-23 2005-03-31 Sammy Mok Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
US20080290882A1 (en) * 2006-05-23 2008-11-27 Integrated Technology Corporation Probe needle protection method for high current probe testing of power devices
US20080054917A1 (en) * 2006-09-01 2008-03-06 Formfactor, Inc. Method and appartus for switching tester resources
JP2013192193A (ja) 2012-03-15 2013-09-26 Sony Corp 表示装置、画像処理装置及び画像処理方法、並びにコンピューター・プログラム

Also Published As

Publication number Publication date
US20150276810A1 (en) 2015-10-01
JP6339834B2 (ja) 2018-06-06
TW201538983A (zh) 2015-10-16
CN104950235A (zh) 2015-09-30
US9678107B2 (en) 2017-06-13
JP2015190788A (ja) 2015-11-02
TWI649566B (zh) 2019-02-01
CN104950235B (zh) 2018-10-02
KR101727378B1 (ko) 2017-04-14
EP2924445A1 (en) 2015-09-30

Similar Documents

Publication Publication Date Title
KR101727378B1 (ko) 기판 검사 장치
US8400176B2 (en) Wafer level contactor
JP2009204329A (ja) 回路ボード検査システム及び検査方法
US7479793B2 (en) Apparatus for testing semiconductor test system and method thereof
KR101825730B1 (ko) 기판 검사 장치
JP2014219406A (ja) ポゴピン接続に機械的安定を提供する試験ソケット
JP2019060768A (ja) 抵抗測定装置、基板検査装置、及び抵抗測定方法
JP6421463B2 (ja) 基板検査装置、及び基板検査方法
CN109073706B (zh) 基片检测装置
JP2012149914A (ja) プリント基板劣化検査装置および劣化検査方法
JP6618826B2 (ja) 回路基板検査装置
JP2007315789A (ja) 半導体集積回路およびその実装検査方法
TW201738578A (zh) 基板檢查裝置及基板檢查方法
US20210223309A1 (en) Device for testing a printed circuit board
JP2005326193A (ja) 基板テスト方式
US20140320156A1 (en) Apparatus for detecting misalignment of test pad
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
KR100953331B1 (ko) 테스트 헤더부의 회전 이동을 제어하는 장치
KR20060005820A (ko) 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법
KR100265854B1 (ko) 웨이퍼의 전기적 특성 측정장치 및 측정방법
CN117665530A (zh) 检测电路
JP4966564B2 (ja) 半導体素子の検査システム及び検査方法
JPH075220A (ja) 半導体デバイスの装着状態検査方法及び装置
JPH07287042A (ja) インサーキット検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant