JPH075220A - 半導体デバイスの装着状態検査方法及び装置 - Google Patents
半導体デバイスの装着状態検査方法及び装置Info
- Publication number
- JPH075220A JPH075220A JP5147859A JP14785993A JPH075220A JP H075220 A JPH075220 A JP H075220A JP 5147859 A JP5147859 A JP 5147859A JP 14785993 A JP14785993 A JP 14785993A JP H075220 A JPH075220 A JP H075220A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- terminals
- mounting state
- resistance value
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体デバイス側の仕様に左右されることな
く、半導体デバイスに大電流を流すことなく、接触抵抗
値を直接的に測定することができる、半導体デバイスの
装着状態検査方法及び装置を提供する。 【構成】 内部で短絡された複数の端子を有する半導体
デバイス１０をソケット１４に装着した場合の装着状態
を検査する。半導体デバイス１０の電源端子ＶDD 1 、Ｖ
DD2 に対応するソケット１４の電源端子ＶDD1 に所定の
抵抗値の抵抗素子１８を直列接続し、ソケット１４の電
源端子ＶDD1 、ＶDD2 間の抵抗値を測定することによ
り、半導体デバイス１０のソケット１４への装着状態を
検査する。
く、半導体デバイスに大電流を流すことなく、接触抵抗
値を直接的に測定することができる、半導体デバイスの
装着状態検査方法及び装置を提供する。 【構成】 内部で短絡された複数の端子を有する半導体
デバイス１０をソケット１４に装着した場合の装着状態
を検査する。半導体デバイス１０の電源端子ＶDD 1 、Ｖ
DD2 に対応するソケット１４の電源端子ＶDD1 に所定の
抵抗値の抵抗素子１８を直列接続し、ソケット１４の電
源端子ＶDD1 、ＶDD2 間の抵抗値を測定することによ
り、半導体デバイス１０のソケット１４への装着状態を
検査する。
Description
【０００１】
【産業上の利用分野】本発明は、電源端子、接地端子等
のように、内部で短絡された複数の端子を有する半導体
デバイスのソケットへの装着状態を検査する半導体デバ
イスの装着状態検査方法及び装置に関する。
のように、内部で短絡された複数の端子を有する半導体
デバイスのソケットへの装着状態を検査する半導体デバ
イスの装着状態検査方法及び装置に関する。
【０００２】
【従来の技術】近年、半導体デバイスの品質を保証する
ため、高温環境下で駆動して初期不良を発生させるバー
ンインの実施が必須のものとなっている。バーンインに
おいては、多数のバーンイン用ソケットが設けられたバ
ーンイン基板を用意し、バーンインすべき半導体デバイ
スをバーンイン用ソケットに装着して、高温環境下で駆
動する。
ため、高温環境下で駆動して初期不良を発生させるバー
ンインの実施が必須のものとなっている。バーンインに
おいては、多数のバーンイン用ソケットが設けられたバ
ーンイン基板を用意し、バーンインすべき半導体デバイ
スをバーンイン用ソケットに装着して、高温環境下で駆
動する。
【０００３】しかしながら、半導体デバイスをバーンイ
ン用ソケットに装着する時、端子の接触不良が発生し、
そのために正常なバーンインが行えないことがあった。
特に、電源端子や接地端子の接触不良が発生すると、正
常なバーンインが行えないばかりではなく、装着不良の
ために半導体デバイスが破壊することがあった。そのた
め、半導体デバイスがバーンイン用ソケットに正常に装
着されているかどうかを検査する必要がある。
ン用ソケットに装着する時、端子の接触不良が発生し、
そのために正常なバーンインが行えないことがあった。
特に、電源端子や接地端子の接触不良が発生すると、正
常なバーンインが行えないばかりではなく、装着不良の
ために半導体デバイスが破壊することがあった。そのた
め、半導体デバイスがバーンイン用ソケットに正常に装
着されているかどうかを検査する必要がある。
【０００４】図６を用いて、半導体デバイスの装着状態
を検査する従来の検査方法を説明する。この従来の方法
では、半導体デバイス１００において、電源端子１０２
と信号端子１０４の間には、信号端子１０４に入力する
過電圧から内部回路を保護するために保護ダイオード１
０６が設けられていることを利用して、電源端子１０２
と信号端子１０４の接触不良を検出する。
を検査する従来の検査方法を説明する。この従来の方法
では、半導体デバイス１００において、電源端子１０２
と信号端子１０４の間には、信号端子１０４に入力する
過電圧から内部回路を保護するために保護ダイオード１
０６が設けられていることを利用して、電源端子１０２
と信号端子１０４の接触不良を検出する。
【０００５】電源端子１０２と信号端子１０４の間に、
一定電流を供給する定電流源１０８を設けて、電源端子
１０２と信号端子１０４を介して保護ダイオード１０６
に一定の順方向電流を流し、そのときの保護ダイオード
１０６の順方向電圧を電圧計１１０により測定する。半
導体デバイス１００の電源端子１０２と信号端子１０４
が良好に接触されていれば、電圧計１１０により順方向
電圧（約０．７Ｖ）が測定される。電源端子１０２と信
号端子１０４の接触抵抗が大きいと接触抵抗の電圧降下
により電圧計１１０による測定電圧が大きくなり、接触
不良を検出することができる。
一定電流を供給する定電流源１０８を設けて、電源端子
１０２と信号端子１０４を介して保護ダイオード１０６
に一定の順方向電流を流し、そのときの保護ダイオード
１０６の順方向電圧を電圧計１１０により測定する。半
導体デバイス１００の電源端子１０２と信号端子１０４
が良好に接触されていれば、電圧計１１０により順方向
電圧（約０．７Ｖ）が測定される。電源端子１０２と信
号端子１０４の接触抵抗が大きいと接触抵抗の電圧降下
により電圧計１１０による測定電圧が大きくなり、接触
不良を検出することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、接触抵抗による電圧降下を有効に検
出するためには定電流源からの電流値を大きくする必要
があるという問題があった。また、従来の方法では、使
用している保護ダイオードの特性により検査基準が左右
されたり、内部に保護ダイオードが設けられていない半
導体デバイスには適用できない等、半導体デバイス側の
仕様に左右されるという問題があった。さらに、従来の
方法は、測定電圧から接触抵抗値の大小を間接的に検出
するものであり、接触抵抗値そのものを測定できないと
いう問題があった。
た従来の方法では、接触抵抗による電圧降下を有効に検
出するためには定電流源からの電流値を大きくする必要
があるという問題があった。また、従来の方法では、使
用している保護ダイオードの特性により検査基準が左右
されたり、内部に保護ダイオードが設けられていない半
導体デバイスには適用できない等、半導体デバイス側の
仕様に左右されるという問題があった。さらに、従来の
方法は、測定電圧から接触抵抗値の大小を間接的に検出
するものであり、接触抵抗値そのものを測定できないと
いう問題があった。
【０００７】本発明の目的は、半導体デバイス側の仕様
に左右されることなく、半導体デバイスに大電流を流す
ことなく、接触抵抗値を直接的に測定することができ
る、半導体デバイスの装着状態検査方法及び装置を提供
することにある。
に左右されることなく、半導体デバイスに大電流を流す
ことなく、接触抵抗値を直接的に測定することができ
る、半導体デバイスの装着状態検査方法及び装置を提供
することにある。
【０００８】
【課題を解決するための手段】上記目的は、内部で短絡
された複数の端子を有する半導体デバイスのソケットへ
の装着状態を検査する半導体デバイスの装着状態検査方
法において、前記半導体デバイスの複数の端子に対応す
る前記ソケットの複数の端子のいずれかの端子に所定の
抵抗値の抵抗素子を直列接続し、前記ソケットの複数の
端子間の抵抗値を測定し、測定された前記抵抗値に基づ
いて前記半導体デバイスの装着状態を検査することを特
徴とする半導体デバイスの装着状態検査方法により達成
される。
された複数の端子を有する半導体デバイスのソケットへ
の装着状態を検査する半導体デバイスの装着状態検査方
法において、前記半導体デバイスの複数の端子に対応す
る前記ソケットの複数の端子のいずれかの端子に所定の
抵抗値の抵抗素子を直列接続し、前記ソケットの複数の
端子間の抵抗値を測定し、測定された前記抵抗値に基づ
いて前記半導体デバイスの装着状態を検査することを特
徴とする半導体デバイスの装着状態検査方法により達成
される。
【０００９】また、上記目的は、内部で短絡された複数
の端子を有する半導体デバイスのソケットへの装着状態
を検査する半導体デバイスの装着状態検査装置におい
て、前記半導体デバイスの複数の端子に対応する前記ソ
ケットの複数の端子のいずれかの端子に直列接続され、
所定の抵抗値を有する抵抗素子と、前記ソケットの複数
の端子間の抵抗値を測定する抵抗測定手段とを有し、前
記抵抗測定手段により測定された抵抗値に基づいて前記
半導体デバイスの装着状態を検査することを特徴とする
半導体デバイスの装着状態検査装置によって達成され
る。
の端子を有する半導体デバイスのソケットへの装着状態
を検査する半導体デバイスの装着状態検査装置におい
て、前記半導体デバイスの複数の端子に対応する前記ソ
ケットの複数の端子のいずれかの端子に直列接続され、
所定の抵抗値を有する抵抗素子と、前記ソケットの複数
の端子間の抵抗値を測定する抵抗測定手段とを有し、前
記抵抗測定手段により測定された抵抗値に基づいて前記
半導体デバイスの装着状態を検査することを特徴とする
半導体デバイスの装着状態検査装置によって達成され
る。
【００１０】
【作用】本発明によれば、内部で短絡された複数の端子
を有する半導体デバイスのソケットへの装着状態を検査
する際に、半導体デバイスの複数の端子に対応するソケ
ットの複数の端子のいずれかの端子に所定の抵抗値の抵
抗素子を直列接続し、ソケットの複数の端子間の抵抗値
を測定し、測定された前記抵抗値に基づいて半導体デバ
イスの装着状態を検査するようにしたので、半導体デバ
イス側の仕様に左右されることなく、半導体デバイスに
大電流を流すことなく、接触抵抗値を直接的に測定する
ことができる。
を有する半導体デバイスのソケットへの装着状態を検査
する際に、半導体デバイスの複数の端子に対応するソケ
ットの複数の端子のいずれかの端子に所定の抵抗値の抵
抗素子を直列接続し、ソケットの複数の端子間の抵抗値
を測定し、測定された前記抵抗値に基づいて半導体デバ
イスの装着状態を検査するようにしたので、半導体デバ
イス側の仕様に左右されることなく、半導体デバイスに
大電流を流すことなく、接触抵抗値を直接的に測定する
ことができる。
【００１１】
【実施例】本発明の第１の実施例による半導体デバイス
の装着状態検査方法を図１及び図２を用いて説明する。
本実施例による検査状態を図１に示し、検査状態の等価
回路を図２に示す。本実施例により検査される半導体デ
バイス１０が装着されるソケット１４には、図１に示す
ように、電源電圧ＶDDを入力するために４つの電源端子
ＶDD1 、Ｖ DD2 、ＶDD3 、ＶDD4 が設けられている。こ
れら電源端子ＶDD1 、ＶDD2 、ＶDD 3 、ＶDD4 は内部で
短絡されている。本実施例では、これら電源端子
ＶDD1 、Ｖ DD2 、ＶDD3 、ＶDD4 のように、内部で短絡
されている端子の接触不良を検出する。このような端子
としては電源端子の他に接地端子がある。
の装着状態検査方法を図１及び図２を用いて説明する。
本実施例による検査状態を図１に示し、検査状態の等価
回路を図２に示す。本実施例により検査される半導体デ
バイス１０が装着されるソケット１４には、図１に示す
ように、電源電圧ＶDDを入力するために４つの電源端子
ＶDD1 、Ｖ DD2 、ＶDD3 、ＶDD4 が設けられている。こ
れら電源端子ＶDD1 、ＶDD2 、ＶDD 3 、ＶDD4 は内部で
短絡されている。本実施例では、これら電源端子
ＶDD1 、Ｖ DD2 、ＶDD3 、ＶDD4 のように、内部で短絡
されている端子の接触不良を検出する。このような端子
としては電源端子の他に接地端子がある。
【００１２】バーンイン装置におけるバーンイン基板１
２には一定間隔で多数のバーンイン用のソケット１４が
設けられている。電源供給用の電源ライン１６は、ソケ
ット１４の電源端子ＶDD1 、ＶDD2 、ＶDD3 、ＶDD4 に
接続されるように配線されていて、ソケット１４の電源
端子ＶDD1 、ＶDD2 、ＶDD3 、ＶDD4 近傍に検査用パッ
ドＰ1 、Ｐ2 、Ｐ3 、Ｐ4 が設けられている。ソケット
１４の所定の電源端子ＶDD2 には電源ライン１６と直列
に既知の抵抗値を有する抵抗素子１８が設けられてい
る。
２には一定間隔で多数のバーンイン用のソケット１４が
設けられている。電源供給用の電源ライン１６は、ソケ
ット１４の電源端子ＶDD1 、ＶDD2 、ＶDD3 、ＶDD4 に
接続されるように配線されていて、ソケット１４の電源
端子ＶDD1 、ＶDD2 、ＶDD3 、ＶDD4 近傍に検査用パッ
ドＰ1 、Ｐ2 、Ｐ3 、Ｐ4 が設けられている。ソケット
１４の所定の電源端子ＶDD2 には電源ライン１６と直列
に既知の抵抗値を有する抵抗素子１８が設けられてい
る。
【００１３】バーンイン用のソケット１４に半導体デバ
イス１０を装着後、その装着状態を検査するには、図１
に示すように、抵抗素子１８が設けられた電源端子Ｖ
DD2 と他の電源端子ＶDD1 、ＶDD3 、ＶDD4 間の抵抗値
を、抵抗測定装置２０により測定すればよい。図１で
は、抵抗測定装置（デジタルマルチメータ）２０のプロ
ーブ２２、２４を検査用パッドＰ1 、Ｐ2 に接触させる
ことにより、電源端子ＶDD 2 と電源端子ＶDD1 間の抵抗
値を測定して検査する。
イス１０を装着後、その装着状態を検査するには、図１
に示すように、抵抗素子１８が設けられた電源端子Ｖ
DD2 と他の電源端子ＶDD1 、ＶDD3 、ＶDD4 間の抵抗値
を、抵抗測定装置２０により測定すればよい。図１で
は、抵抗測定装置（デジタルマルチメータ）２０のプロ
ーブ２２、２４を検査用パッドＰ1 、Ｐ2 に接触させる
ことにより、電源端子ＶDD 2 と電源端子ＶDD1 間の抵抗
値を測定して検査する。
【００１４】その検査時の等価回路を図２に示す。半導
体デバイス１０の電源端子ＶDD1 、電源端子ＶDD2 と、
ソケット１４の電源端子ＶDD1 、電源端子ＶDD2 間の接
触抵抗値をＲC1、ＲC2とし、抵抗素子１８の抵抗値をＲ
とする。検査用パッドＰ1 、Ｐ2 間の抵抗が抵抗測定装
置２０により測定される。
体デバイス１０の電源端子ＶDD1 、電源端子ＶDD2 と、
ソケット１４の電源端子ＶDD1 、電源端子ＶDD2 間の接
触抵抗値をＲC1、ＲC2とし、抵抗素子１８の抵抗値をＲ
とする。検査用パッドＰ1 、Ｐ2 間の抵抗が抵抗測定装
置２０により測定される。
【００１５】図２の等価回路から、電源端子ＶDD1 、Ｖ
DD2 の接触抵抗の抵抗値をＲC1、Ｒ C2とし、抵抗素子１
８の抵抗値をＲとすると、接触抵抗ＲC1、ＲC2と抵抗Ｒ
が並列接続されたことになるので、抵抗測定装置２０に
より測定される抵抗値ＲMESは次式のようになる。 ＲMES ＝Ｒ（ＲC1＋ＲC2）／｛Ｒ＋（ＲC1＋ＲC2）｝ ＝Ｒ／［１＋｛Ｒ／（ＲC1＋ＲC2）｝］ 抵抗素子１８の抵抗値Ｒが既知であるため、接触抵抗値
ＲC1、ＲC2の許容範囲を上式に代入することにより、測
定抵抗値ＲMES に対する判定基準を一意的に定めること
ができる。
DD2 の接触抵抗の抵抗値をＲC1、Ｒ C2とし、抵抗素子１
８の抵抗値をＲとすると、接触抵抗ＲC1、ＲC2と抵抗Ｒ
が並列接続されたことになるので、抵抗測定装置２０に
より測定される抵抗値ＲMESは次式のようになる。 ＲMES ＝Ｒ（ＲC1＋ＲC2）／｛Ｒ＋（ＲC1＋ＲC2）｝ ＝Ｒ／［１＋｛Ｒ／（ＲC1＋ＲC2）｝］ 抵抗素子１８の抵抗値Ｒが既知であるため、接触抵抗値
ＲC1、ＲC2の許容範囲を上式に代入することにより、測
定抵抗値ＲMES に対する判定基準を一意的に定めること
ができる。
【００１６】例えば、抵抗素子１８の抵抗値Ｒを１０Ω
とし、接触状態が良好な時の接触抵抗値ＲC1、ＲC2の上
限を５００ｍΩ、接触不良時の接触抵抗値ＲC1、ＲC2を
無限大とすると、測定抵抗値ＲMES が０．９１Ω以下の
範囲内であれば、接触良好と判定し、測定抵抗値ＲMES
が０．９１〜１０Ωの範囲内であれば、接触不良と判定
する。
とし、接触状態が良好な時の接触抵抗値ＲC1、ＲC2の上
限を５００ｍΩ、接触不良時の接触抵抗値ＲC1、ＲC2を
無限大とすると、測定抵抗値ＲMES が０．９１Ω以下の
範囲内であれば、接触良好と判定し、測定抵抗値ＲMES
が０．９１〜１０Ωの範囲内であれば、接触不良と判定
する。
【００１７】このようにして半導体デバイス１０の電源
端子ＶDD1 、ＶDD2 の接触状態を簡単に検査することが
できる。他の電源端子ＶDD3 、ＶDD4 についても、抵抗
素子１８が直列接続された電源端子ＶDD2 との間の抵抗
値を測定することにより、接触状態を簡単に検査するこ
とができる。このように本実施例によれば、半導体デバ
イス側の仕様に左右されることなく、半導体デバイスに
大電流を流すことなく、接触抵抗値を直接的に測定し
て、接触状態を確実に検査することができる。
端子ＶDD1 、ＶDD2 の接触状態を簡単に検査することが
できる。他の電源端子ＶDD3 、ＶDD4 についても、抵抗
素子１８が直列接続された電源端子ＶDD2 との間の抵抗
値を測定することにより、接触状態を簡単に検査するこ
とができる。このように本実施例によれば、半導体デバ
イス側の仕様に左右されることなく、半導体デバイスに
大電流を流すことなく、接触抵抗値を直接的に測定し
て、接触状態を確実に検査することができる。
【００１８】本発明の第２の実施例による半導体デバイ
スの装着状態検査方法を図３乃至図５を用いて説明す
る。本実施例による検査状態を図３に示し、バーンイン
基板を図４に示し、検査状態の等価回路を図２に示す。
図１及び図２に示す第１の実施例と同一に構成要素には
同一の符号を付して説明を省略又は簡略にする。半導体
デバイス１０を検査する検査台３０上には、半導体デバ
イス１０を装着するためのソケット１４が多数個搭載さ
れたバーンイン基板１２が載置されている。
スの装着状態検査方法を図３乃至図５を用いて説明す
る。本実施例による検査状態を図３に示し、バーンイン
基板を図４に示し、検査状態の等価回路を図２に示す。
図１及び図２に示す第１の実施例と同一に構成要素には
同一の符号を付して説明を省略又は簡略にする。半導体
デバイス１０を検査する検査台３０上には、半導体デバ
イス１０を装着するためのソケット１４が多数個搭載さ
れたバーンイン基板１２が載置されている。
【００１９】検査台３０の外縁には、２本のレール３
２、３４が設けられ、これらレール３２、３４上に跨る
ようにアーム３６が設けられている。アーム３６上には
検査ヘッド３８が設けられている。検査ヘッド３８は、
アーム３６に沿って自在に移動し、アーム３６は、レー
ル３２、３４に沿って自在に移動する。これにより検査
ヘッド３８を任意のソケット１４上に移動することがで
きる。この検査ヘッド３８の移動はＸ−Ｙコントローラ
５０により制御される。
２、３４が設けられ、これらレール３２、３４上に跨る
ようにアーム３６が設けられている。アーム３６上には
検査ヘッド３８が設けられている。検査ヘッド３８は、
アーム３６に沿って自在に移動し、アーム３６は、レー
ル３２、３４に沿って自在に移動する。これにより検査
ヘッド３８を任意のソケット１４上に移動することがで
きる。この検査ヘッド３８の移動はＸ−Ｙコントローラ
５０により制御される。
【００２０】検査ヘッド３８には、測定用の複数の検査
プローブ４０ａが設けられたプローブ基板４０が取付け
られている。検査ヘッド３８には、プローブ基板４０を
上下に移動する上下駆動機構４２と共に、検査プローブ
４０ａを検査パッドに押し付けるための加圧機構４４が
設けられている。Ｘ−Ｙコントローラ５０により、検査
すべきソケット１４上に検査ヘッド３８を移動させる。
続いて、上下駆動機構４２によりプローブ基板４０を下
降させ、検査時に加圧機構４４により検査プローブ４０
ａをソケット１４周囲の検査パッドに押し付けて接触さ
せ、検査プローブ４０ａ間の抵抗値を測定し、半導体デ
バイス１０の接触状態を検査する。これら一連の検査動
作は自動検査装置５２によりコントロールされる。
プローブ４０ａが設けられたプローブ基板４０が取付け
られている。検査ヘッド３８には、プローブ基板４０を
上下に移動する上下駆動機構４２と共に、検査プローブ
４０ａを検査パッドに押し付けるための加圧機構４４が
設けられている。Ｘ−Ｙコントローラ５０により、検査
すべきソケット１４上に検査ヘッド３８を移動させる。
続いて、上下駆動機構４２によりプローブ基板４０を下
降させ、検査時に加圧機構４４により検査プローブ４０
ａをソケット１４周囲の検査パッドに押し付けて接触さ
せ、検査プローブ４０ａ間の抵抗値を測定し、半導体デ
バイス１０の接触状態を検査する。これら一連の検査動
作は自動検査装置５２によりコントロールされる。
【００２１】本実施例のバーンイン基板１２を図４を用
いて説明する。第１の実施例と同様に、バーンイン基板
１２の表面には電源供給用の電源ライン１６が配線さ
れ、ソケット１４の電源端子ＶDD1 、ＶDD2 、ＶDD3 、
ＶDD4 がこの電源ライン１６に接続されるように配線さ
れている。ソケット１４の電源端子ＶDD1 、ＶDD2 、Ｖ
DD3 、ＶDD4 近傍に検査用パッドＰ1 、Ｐ2 、Ｐ3 、Ｐ
4が設けられ、電源端子ＶDD2 には電源ライン１６と直
列に既知の抵抗値を有する抵抗素子１８が設けられてい
る。
いて説明する。第１の実施例と同様に、バーンイン基板
１２の表面には電源供給用の電源ライン１６が配線さ
れ、ソケット１４の電源端子ＶDD1 、ＶDD2 、ＶDD3 、
ＶDD4 がこの電源ライン１６に接続されるように配線さ
れている。ソケット１４の電源端子ＶDD1 、ＶDD2 、Ｖ
DD3 、ＶDD4 近傍に検査用パッドＰ1 、Ｐ2 、Ｐ3 、Ｐ
4が設けられ、電源端子ＶDD2 には電源ライン１６と直
列に既知の抵抗値を有する抵抗素子１８が設けられてい
る。
【００２２】バーンイン基板１２の裏面には、接地用の
接地ライン６０が配線されている。ソケット１４の接地
端子ＶSS1 、ＶSS2 近傍の表面には検査用パッドＰ5 、
Ｐ6が設けられ、接地端子ＶSS2 には接地ライン６０に
直列に既知の抵抗値を有する抵抗素子６２が設けられて
いる。検査ヘッド３８のプローブ基板４０には、ソケッ
ト１４周囲に設けられた検査用パッドＰ1 、Ｐ2 、
Ｐ3 、Ｐ4 、Ｐ5 、Ｐ6 に接触するための６本の検査プ
ローブが設けられている。検査時にはプローブ基板４０
の６本の検査プローブが検査用パッドＰ1 、Ｐ2 、
Ｐ3 、Ｐ4 、Ｐ5 、Ｐ6 に接触して、同時に各端子ＶDD
1 、ＶDD2 、ＶDD3 、ＶDD4 、ＶSS1 、ＶSS2 の接触状
態を検査する。
接地ライン６０が配線されている。ソケット１４の接地
端子ＶSS1 、ＶSS2 近傍の表面には検査用パッドＰ5 、
Ｐ6が設けられ、接地端子ＶSS2 には接地ライン６０に
直列に既知の抵抗値を有する抵抗素子６２が設けられて
いる。検査ヘッド３８のプローブ基板４０には、ソケッ
ト１４周囲に設けられた検査用パッドＰ1 、Ｐ2 、
Ｐ3 、Ｐ4 、Ｐ5 、Ｐ6 に接触するための６本の検査プ
ローブが設けられている。検査時にはプローブ基板４０
の６本の検査プローブが検査用パッドＰ1 、Ｐ2 、
Ｐ3 、Ｐ4 、Ｐ5 、Ｐ6 に接触して、同時に各端子ＶDD
1 、ＶDD2 、ＶDD3 、ＶDD4 、ＶSS1 、ＶSS2 の接触状
態を検査する。
【００２３】検査時の等価回路を図５に示す。半導体デ
バイス１０の電源端子ＶDD1 、ＶDD2 、ＶDD3 、ＶDD4
と、ソケット１４の電源端子ＶDD1 、ＶDD2 、ＶDD3 、
ＶDD4 間の接触抵抗値をＲC1、ＲC2、ＲC3、ＲC4とし、
抵抗素子１８の抵抗値をＲDDとする。また、半導体デバ
イス１０の接地端子ＶSS1 、ＶSS2 と、ソケット１４の
接地端子ＶSS1 、ＶSS2 間の接触抵抗値をＲC5、ＲC6と
し、抵抗素子６２の抵抗値をＲSSとする。
バイス１０の電源端子ＶDD1 、ＶDD2 、ＶDD3 、ＶDD4
と、ソケット１４の電源端子ＶDD1 、ＶDD2 、ＶDD3 、
ＶDD4 間の接触抵抗値をＲC1、ＲC2、ＲC3、ＲC4とし、
抵抗素子１８の抵抗値をＲDDとする。また、半導体デバ
イス１０の接地端子ＶSS1 、ＶSS2 と、ソケット１４の
接地端子ＶSS1 、ＶSS2 間の接触抵抗値をＲC5、ＲC6と
し、抵抗素子６２の抵抗値をＲSSとする。
【００２４】検査用パッドＰ1 、Ｐ2 間の抵抗が自動検
査装置５２内の抵抗測定部５２ａで測定され、検査用パ
ッドＰ2 、Ｐ3 間の抵抗が自動検査装置５２内の抵抗測
定部５２ｂで測定され、検査用パッドＰ2 、Ｐ4 間の抵
抗が自動検査装置５２内の抵抗測定部５２ｃで測定さ
れ、検査用パッドＰ5 、Ｐ6 間の抵抗が自動検査装置５
２内の抵抗測定部５２ｄで測定される。
査装置５２内の抵抗測定部５２ａで測定され、検査用パ
ッドＰ2 、Ｐ3 間の抵抗が自動検査装置５２内の抵抗測
定部５２ｂで測定され、検査用パッドＰ2 、Ｐ4 間の抵
抗が自動検査装置５２内の抵抗測定部５２ｃで測定さ
れ、検査用パッドＰ5 、Ｐ6 間の抵抗が自動検査装置５
２内の抵抗測定部５２ｄで測定される。
【００２５】図５の等価回路から、抵抗測定部５２ａに
より測定される抵抗値ＲMES1、抵抗測定部５２ｂにより
測定される抵抗値ＲMES2、抵抗測定部５２ｃにより測定
される抵抗値ＲMES3、抵抗測定部５２ｄにより測定され
る抵抗値ＲMES4は、次式のようになる。 ＲMES1＝ＲDD／［１＋｛ＲDD／（ＲC1＋ＲC2）｝］ ＲMES2＝ＲDD／［１＋｛ＲDD／（ＲC3＋ＲC2）｝］ ＲMES3＝ＲDD／［１＋｛ＲDD／（ＲC4＋ＲC2）｝］ ＲMES4＝ＲSS／［１＋｛ＲSS／（ＲC5＋ＲC6）｝］ 抵抗素子１８、６２の抵抗値ＲDD、ＲSSが既知であるた
め、接触抵抗値ＲC1、ＲC2、ＲC3、ＲC4、ＲC5、ＲC6の
許容範囲を上式に代入することにより、測定抵抗値Ｒ
MES1、ＲMES2、ＲMES3、ＲMES4に対する判定基準を一意
的に定めることができる。
より測定される抵抗値ＲMES1、抵抗測定部５２ｂにより
測定される抵抗値ＲMES2、抵抗測定部５２ｃにより測定
される抵抗値ＲMES3、抵抗測定部５２ｄにより測定され
る抵抗値ＲMES4は、次式のようになる。 ＲMES1＝ＲDD／［１＋｛ＲDD／（ＲC1＋ＲC2）｝］ ＲMES2＝ＲDD／［１＋｛ＲDD／（ＲC3＋ＲC2）｝］ ＲMES3＝ＲDD／［１＋｛ＲDD／（ＲC4＋ＲC2）｝］ ＲMES4＝ＲSS／［１＋｛ＲSS／（ＲC5＋ＲC6）｝］ 抵抗素子１８、６２の抵抗値ＲDD、ＲSSが既知であるた
め、接触抵抗値ＲC1、ＲC2、ＲC3、ＲC4、ＲC5、ＲC6の
許容範囲を上式に代入することにより、測定抵抗値Ｒ
MES1、ＲMES2、ＲMES3、ＲMES4に対する判定基準を一意
的に定めることができる。
【００２６】このように本実施例によれば、半導体デバ
イス１０の電源端子ＶDD1 、ＶDD2 、ＶDD3 、ＶDD4 、
の接触状態と、接地端子ＶSS1 、ＶSS2 の接触状態を同
時に検査することができるので、半導体デバイスのソケ
ットへの接触状態を確実にしかも高速で検査することが
できる。本発明は上記実施例に限らず種々の変形が可能
である。
イス１０の電源端子ＶDD1 、ＶDD2 、ＶDD3 、ＶDD4 、
の接触状態と、接地端子ＶSS1 、ＶSS2 の接触状態を同
時に検査することができるので、半導体デバイスのソケ
ットへの接触状態を確実にしかも高速で検査することが
できる。本発明は上記実施例に限らず種々の変形が可能
である。
【００２７】例えば、上記実施例では、電源端子や接地
端子の接触状態を検査したが、内部で短絡された端子で
あれば他の端子の接触状態を検査してもよい。また、上
記実施例では、半導体デバイスのバーンインにおけるソ
ケットへの装着状態を検査したが、半導体デバイスをソ
ケットに装着する他の場合においても本発明を適用する
ことができる。
端子の接触状態を検査したが、内部で短絡された端子で
あれば他の端子の接触状態を検査してもよい。また、上
記実施例では、半導体デバイスのバーンインにおけるソ
ケットへの装着状態を検査したが、半導体デバイスをソ
ケットに装着する他の場合においても本発明を適用する
ことができる。
【００２８】
【発明の効果】以上の通り、本発明によれば、内部で短
絡された複数の端子を有する半導体デバイスのソケット
への装着状態を検査する際に、半導体デバイスの複数の
端子に対応するソケットの複数の端子のいずれかの端子
に所定の抵抗値の抵抗素子を直列接続し、ソケットの複
数の端子間の抵抗値を測定することにより、半導体デバ
イスの装着状態を検査するようにしたので、半導体デバ
イス側の仕様に左右されることなく、半導体デバイスに
大電流を流すことなく、接触抵抗値を直接的に測定する
ことができる。
絡された複数の端子を有する半導体デバイスのソケット
への装着状態を検査する際に、半導体デバイスの複数の
端子に対応するソケットの複数の端子のいずれかの端子
に所定の抵抗値の抵抗素子を直列接続し、ソケットの複
数の端子間の抵抗値を測定することにより、半導体デバ
イスの装着状態を検査するようにしたので、半導体デバ
イス側の仕様に左右されることなく、半導体デバイスに
大電流を流すことなく、接触抵抗値を直接的に測定する
ことができる。
【図１】本発明の第１の実施例による半導体デバイスの
装着状態検査方法の検査状態を示す図である。
装着状態検査方法の検査状態を示す図である。
【図２】本発明の第１の実施例による半導体デバイスの
装着状態検査方法の検査状態の等価回路を示す図であ
る。
装着状態検査方法の検査状態の等価回路を示す図であ
る。
【図３】本発明の第２の実施例による半導体デバイスの
装着状態検査方法の検査状態を示す図である。
装着状態検査方法の検査状態を示す図である。
【図４】本発明の第２の実施例による半導体デバイスの
装着状態検査方法におけるバーンイン基板を示す図であ
る。
装着状態検査方法におけるバーンイン基板を示す図であ
る。
【図５】本発明の第１の実施例による半導体デバイスの
装着状態検査方法の検査状態の等価回路を示す図であ
る。
装着状態検査方法の検査状態の等価回路を示す図であ
る。
【図６】半導体デバイスの装着状態を検査する従来の検
査方法の説明図である。
査方法の説明図である。
１０…半導体デバイス １２…バーンイン基板 １４…ソケット １６…電源ライン １８…抵抗素子 ２０…抵抗測定装置 ２２、２４…プローブ ３０…検査台 ３２、３４…レール ３６…アーム ３８…検査ヘッド ４０…プローブ基板 ４０ａ…検査プローブ ４２…上下駆動機構 ４４…加圧機構 ５０…Ｘ−Ｙコントローラ ５２…自動検査装置 ５２ａ、５２ｂ、５２ｃ、５２ｄ…抵抗測定部 ６０…接地ライン ６２…抵抗素子 １００…半導体デバイス １０２…電源端子 １０４…信号端子 １０６…保護ダイオード １０８…定電流源 １１０…電圧計 ＶDD1 、ＶDD2 、ＶDD3 、ＶDD4 …電源端子 ＶSS1 、ＶSS2 …接地端子 Ｐ1 、Ｐ2 、Ｐ3 、Ｐ4 、Ｐ5 、Ｐ6 …検査用パッド ＲC1、ＲC2、ＲC3、ＲC4、ＲC5、ＲC6…接触抵抗
Claims (4)
- 【請求項１】 内部で短絡された複数の端子を有する半
導体デバイスのソケットへの装着状態を検査する半導体
デバイスの装着状態検査方法において、 前記半導体デバイスの複数の端子に対応する前記ソケッ
トの複数の端子のいずれかの端子に所定の抵抗値の抵抗
素子を直列接続し、前記ソケットの複数の端子間の抵抗
値を測定し、測定された前記抵抗値に基づいて前記半導
体デバイスの装着状態を検査することを特徴とする半導
体デバイスの装着状態検査方法。 - 【請求項２】 請求項１記載の半導体デバイスの装着状
態検査方法において、 前記半導体デバイスにおける内部で短絡された複数の端
子は、電源電圧が入力される電源端子又は接地される接
地端子であることを特徴とする半導体デバイスの装着状
態検査方法。 - 【請求項３】 内部で短絡された複数の端子を有する半
導体デバイスのソケットへの装着状態を検査する半導体
デバイスの装着状態検査装置において、 前記半導体デバイスの複数の端子に対応する前記ソケッ
トの複数の端子のいずれかの端子に直列接続され、所定
の抵抗値を有する抵抗素子と、 前記ソケットの複数の端子間の抵抗値を測定する抵抗測
定手段とを有し、 前記抵抗測定手段により測定された抵抗値に基づいて前
記半導体デバイスの装着状態を検査することを特徴とす
る半導体デバイスの装着状態検査装置。 - 【請求項４】 請求項３記載の半導体デバイスの装着状
態検査装置において、 前記半導体デバイスにおける内部で短絡された複数の端
子は、電源電圧が入力される電源端子又は接地される接
地端子であることを特徴とする半導体デバイスの装着状
態検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147859A JPH075220A (ja) | 1993-06-18 | 1993-06-18 | 半導体デバイスの装着状態検査方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147859A JPH075220A (ja) | 1993-06-18 | 1993-06-18 | 半導体デバイスの装着状態検査方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH075220A true JPH075220A (ja) | 1995-01-10 |
Family
ID=15439869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147859A Withdrawn JPH075220A (ja) | 1993-06-18 | 1993-06-18 | 半導体デバイスの装着状態検査方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH075220A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100491137B1 (ko) * | 2002-09-17 | 2005-05-27 | (주)세미뱅크 | 소켓 테스트 방법 |
| US7482539B2 (en) | 2002-12-27 | 2009-01-27 | Yazaki Corporation | Electric wire |
-
1993
- 1993-06-18 JP JP5147859A patent/JPH075220A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100491137B1 (ko) * | 2002-09-17 | 2005-05-27 | (주)세미뱅크 | 소켓 테스트 방법 |
| US7482539B2 (en) | 2002-12-27 | 2009-01-27 | Yazaki Corporation | Electric wire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6476630B1 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
| EP0573159A2 (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
| CN1083577C (zh) | 处理器接触检测装置和测试集成电路装置的方法 | |
| KR101727378B1 (ko) | 기판 검사 장치 | |
| US6724209B1 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| TWI383160B (zh) | 電性連接瑕疵偵測系統及方法 | |
| KR101866427B1 (ko) | 반도체 소자용 테스트 소켓의 검사장치 | |
| JPH075220A (ja) | 半導体デバイスの装着状態検査方法及び装置 | |
| CN209247969U (zh) | 接插板和晶圆测试设备 | |
| KR200169688Y1 (ko) | 반도체 웨이퍼 검사장치 | |
| JPS62269075A (ja) | プリント基板検査装置 | |
| JP2011215007A (ja) | 試験装置及び試験方法 | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JP2015158463A (ja) | 半導体チップの測定方法および半導体チップ | |
| JP2924820B2 (ja) | 電子回路の接続検査方法および接続検査装置 | |
| JP3456782B2 (ja) | 半導体装置の検査方法及びプローブカード | |
| US7123042B2 (en) | Methods, apparatus and systems for wafer-level burn-in stressing of semiconductor devices | |
| KR100265854B1 (ko) | 웨이퍼의 전기적 특성 측정장치 및 측정방법 | |
| KR0141956B1 (ko) | 웨이퍼 테스트용 프로브 카드의 프로빙 상태 감지장치 | |
| JPH02293674A (ja) | ベアボード試験方法とそれに用いられる試験治具 | |
| JP2002100658A (ja) | 半導体装置の検査装置 | |
| CN118641814A (zh) | Wat测试机台的保护结构和方法 | |
| JP2001021611A (ja) | 半導体試験装置 | |
| JP2827285B2 (ja) | ウェーハ検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |