JP3577912B2 - 電子回路検査装置 - Google Patents
電子回路検査装置 Download PDFInfo
- Publication number
- JP3577912B2 JP3577912B2 JP26682797A JP26682797A JP3577912B2 JP 3577912 B2 JP3577912 B2 JP 3577912B2 JP 26682797 A JP26682797 A JP 26682797A JP 26682797 A JP26682797 A JP 26682797A JP 3577912 B2 JP3577912 B2 JP 3577912B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- under test
- transient response
- analog
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に電子回路検査装置に関し、特に並列接続された低インピーダンス素子の接続不良を検査するのに適用した検査装置に関するものである。
【０００２】
【従来の技術】
電子回路を搭載する電化製品の製造工程において、実際の製品レベルで実動検査を行うと、電子回路を破壊するおそれのある場合や早期不良発見を目的として、基板単体レベルでの検査が行われている。従来、基板単体レベルでの自動検査装置としては、インサーキットテスタがある。
【０００３】
その検査方法は、被検査対象素子あるいは回路上に直流、または交流の微弱信号を供給し、定常状態でのインピーダンス値を計測し、予め設定されている良品データとの比較によって、プリント基板上の電子部品結線不良を検査する方法である。
【０００４】
【発明が解決しようとする課題】
図１に示す回路において、被検査ダイオード２の結線開放不良を検査しようとした場合、従来、インサーキットテスタが行っている直流、または交流の微弱信号を供給し、定常状態でのインピーダンス値を計測する方法では、被検査ダイオード２と並列に結線されたＮＰＮトランジスタ１のベース、エミッタ間特性（ベースからエミッタ方向に電流を通しやすく、逆方向には電流を通さない特性）と重なり合うため、定常状態でのインピーダンス値を計測してもその変化を捕らえることができない。
【０００５】
ＮＰＮトランジスタの代わりに、ＰＮＰトランジスタの場合は、ベース、コレクタ間にダイオードが順方向に並列接続される場合も同様である。
【０００６】
本発明の目的は、前記課題を解決し、順方向に並列接続されたダイオードの自動検査装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の第１の構成による電子回路検査装置は、被検査回路にパルス信号を印加するパルス信号源と、前記被検査回路の前記パルス信号に対する過渡応答信号をアナログデジタル変換するアナログデジタル変換器と、前記デジタル変換された過渡応答信号を演算処理して過度応答信号における振動波形の継続時間を算出し、正常回路の過渡応答信号にもとづいて設定した判定値と比較して前記被検査回路の異常を判定するマイクロプロセッサと、前記被検査回路の検査結果を表示する表示装置とを備えたものである。
【００１０】
本発明の第２の構成による電子回路検査装置は、前記マイクロプロセッサが前記被検査回路の過渡応答信号波形の実効値または整流値の積分値を算出し、これを前記振動波形の継続時間の指標とするものである。
【００１３】
本発明の第３の構成による電子回路検査装置は、被検査回路にパルス信号を印加するパルス信号源と、前記被検査回路の前記パルス信号に対する過渡応答信号の実効値または整流値の積分値を演算するアナログ演算処理回路と、前記アナログ演算処理回路の出力信号をアナログデジタル変換するアナログデジタル変換器と、前記アナログデジタル変換器の出力信号より前記過度応答信号における振動波形の継続時間を算出し、正常回路の過渡応答信号にもとづいて設定した判定値と比較して前記被検査回路の異常を判定するマイクロプロセッサと、前記被検査回路の検査結果を表示する表示装置とを備えたものである。
【００１４】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１における自動電子回路検査装置の計測回路図、図２はパルス信号源１５から出力されるステップ信号波形を示す図、図３はパルス信号源１５から出力される矩形波信号波形を示す図、図４および図５はトランス３の２次側３ｂで測定される出力過渡応答波形を示す図である。図１に示す被検査回路は、具体的にはチョークコイル電流制御型一石自励インバータ回路のうち、本発明の検査方法に関連する電子回路素子を抜粋したものである。パルス信号源１５は、検査を行うために被検査回路にパルス信号を供給するためのもので、被検査回路の過渡応答は、トランス２次側３ｂの両端から電圧波形変化として測定するものである。
【００１５】
回路動作は、まずパルス信号源１５から図２に示すステップパルス波形を供給すると、電圧ステップ変化に応答して、トランス３の１次側３ａを流れる電流に過渡現象変化が生じる。ここで、ダイオード２のアノードには正極性の信号を印加する。この電流変化は、トランス誘起現象によって、トランスの２次側３ｂに電流変化を生じ、トランスの２次側３ｂの両端から電圧波形として計測する。
【００１６】
トランスの２次側３ｂの両端から計測される過渡応答波形は、被検査ダイオード２が接続されている場合、図４に示すとおり波形の振動が短時間のうちに減衰する。一方、被検査ダイオード２が接続されていない場合、図５に示すおとり波形の振動が図４に比べ明かに長時間継続する。したがって、被検査回路の状態変化をトランスの２次側３ｂの両端から計測される過渡現象波形によって判別できる。
【００１７】
判別方法は、図１の検査装置の計測回路図に示すとおり、トランスの２次側３ｂの両端から計測される過渡応答波形をアナログデジタル変換器１１を通じて入力し、マイクロプロセッサ１２にて演算処理後、メモリ１３上に予め設定されている判定値と比較することによって、被検査ダイオード２の電気的接続不良を判別するものである。判定結果は、表示装置１４上に表示する。
【００１８】
前記判定値の設定方法は、正常な回路による波形を計測し、表示装置１４上に表示された波形にもとづいて設定を行う。また、設定値は検査対象に応じて複数登録でき、容易に選択できるので、汎用性を持たせることができる。
【００１９】
本実施の形態は、ダイオードの接続の良否判定を例として説明したが、検査対象はこれに限られることなく、異常によって過渡応答波形に違いの現れる電子回路に広く適用できるものである。特に、並列接続された低インピーダンス素子のように直流や交流の微小信号の印加で判別の困難な検査対象にも適用できる。また、被検査回路に実電流電圧を印加する必要がないので、検査時に回路基板を破壊する恐れがない。
【００２０】
実施の形態２．
本実施の形態は、マイクロプロセッサ１２による過渡応答波形の演算処理と判定の具体的方法を説明するものである。実施の形態１にあげたダイオードの接続不良の例では、正常波形と異常波形の違いが主として振動波形の継続時間の違いとして現れる。このような場合には、過渡応答波形の実効値あるいは整流値を積分し、その積分値の大小によって振動波形の継続時間の違いを判定する方法が適している。また、実効値回路、整流回路、積分回路等のアナログ演算処理回路をアナログデジタル変換器１１の前に設けて、マイクロプロセッサ１２による演算の替りにアナログ信号処理として行うようにすれば、マイクロプロセッサ１２の演算処理を軽減することができ、判定処理時間を短縮することができる。また、マイクロプロセッサによる演算処理に比べて、より高速な応答波形の演算処理が可能となる。
【００２１】
過渡応答波形の演算処理と判定の他の方法としては、応答波形の包絡線が正常回路の応答波形にもとづいて予め設定した範囲内にあるかどうかを判定する方法も適用できる。この方法によれば、検査対象波形の、より一般的な特徴を検査することができるので、汎用性の高い検査装置が実現できる。
【００２２】
更に、他の方法としては、応答波形のピークの時間間隔や、ゼロクロス時刻の間隔を抽出し、振動波形の周波数を検査する方法も適用できる。回路接続の異常は、多くの場合共振周波数の変化を伴うものであるから、正常な回路の振動周波数と比較、判定することにより、汎用性の高い異常検査が可能である。
【００２３】
【発明の効果】
本発明の第１および第２の構成に係る電子回路検査装置によれば、被検査回路にパルス信号を印加し、それによる過渡応答信号の振動波形の継続時間によって異常を判定しているので、直流や交流の微小信号の印加による検査で判定の困難な並列接続された低インピーダンス回路の検査が可能である。また、汎用性のある電子回路検査装置が提供できる。
【００２６】
本発明の第３の構成に係る電子回路検査装置によれば、被検査回路の過渡応答信号波形の演算処理をアナログ演算処理回路によって行うので、マイクロプロセッサの演算を軽減できて判定処理時間を短縮できる。また、マイクロプロセッサによる波形演算処理に比べて、より高速な応答波形の演算処理が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における自動電子回路検査装置の計測回路図である。
【図２】パルス信号源１５から出力されるステップ信号波形を示す図である。
【図３】パルス信号源１５から出力される矩形波信号波形を示す図である。
【図４】トランス３の２次側３ｂで測定される出力過渡応答波形を示す図である。
【図５】トランス３の２次側３ｂで測定される出力過渡応答波形を示す図である。
【符号の説明】
１ ＮＰＮトランジスタ、２ 被検査ダイオード、３ａ トランス１次側、３ｂ トランス２次側、４ コンデンサ、５ 低抵抗、１０ 検査装置、１１ アナログーデジタル変換器（ＡＤＣ）、１２ マイクロプロセッサ、１３ メモリ、１４ 表示、１５ 信号源。
【発明の属する技術分野】
本発明は、一般に電子回路検査装置に関し、特に並列接続された低インピーダンス素子の接続不良を検査するのに適用した検査装置に関するものである。
【０００２】
【従来の技術】
電子回路を搭載する電化製品の製造工程において、実際の製品レベルで実動検査を行うと、電子回路を破壊するおそれのある場合や早期不良発見を目的として、基板単体レベルでの検査が行われている。従来、基板単体レベルでの自動検査装置としては、インサーキットテスタがある。
【０００３】
その検査方法は、被検査対象素子あるいは回路上に直流、または交流の微弱信号を供給し、定常状態でのインピーダンス値を計測し、予め設定されている良品データとの比較によって、プリント基板上の電子部品結線不良を検査する方法である。
【０００４】
【発明が解決しようとする課題】
図１に示す回路において、被検査ダイオード２の結線開放不良を検査しようとした場合、従来、インサーキットテスタが行っている直流、または交流の微弱信号を供給し、定常状態でのインピーダンス値を計測する方法では、被検査ダイオード２と並列に結線されたＮＰＮトランジスタ１のベース、エミッタ間特性（ベースからエミッタ方向に電流を通しやすく、逆方向には電流を通さない特性）と重なり合うため、定常状態でのインピーダンス値を計測してもその変化を捕らえることができない。
【０００５】
ＮＰＮトランジスタの代わりに、ＰＮＰトランジスタの場合は、ベース、コレクタ間にダイオードが順方向に並列接続される場合も同様である。
【０００６】
本発明の目的は、前記課題を解決し、順方向に並列接続されたダイオードの自動検査装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の第１の構成による電子回路検査装置は、被検査回路にパルス信号を印加するパルス信号源と、前記被検査回路の前記パルス信号に対する過渡応答信号をアナログデジタル変換するアナログデジタル変換器と、前記デジタル変換された過渡応答信号を演算処理して過度応答信号における振動波形の継続時間を算出し、正常回路の過渡応答信号にもとづいて設定した判定値と比較して前記被検査回路の異常を判定するマイクロプロセッサと、前記被検査回路の検査結果を表示する表示装置とを備えたものである。
【００１０】
本発明の第２の構成による電子回路検査装置は、前記マイクロプロセッサが前記被検査回路の過渡応答信号波形の実効値または整流値の積分値を算出し、これを前記振動波形の継続時間の指標とするものである。
【００１３】
本発明の第３の構成による電子回路検査装置は、被検査回路にパルス信号を印加するパルス信号源と、前記被検査回路の前記パルス信号に対する過渡応答信号の実効値または整流値の積分値を演算するアナログ演算処理回路と、前記アナログ演算処理回路の出力信号をアナログデジタル変換するアナログデジタル変換器と、前記アナログデジタル変換器の出力信号より前記過度応答信号における振動波形の継続時間を算出し、正常回路の過渡応答信号にもとづいて設定した判定値と比較して前記被検査回路の異常を判定するマイクロプロセッサと、前記被検査回路の検査結果を表示する表示装置とを備えたものである。
【００１４】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１における自動電子回路検査装置の計測回路図、図２はパルス信号源１５から出力されるステップ信号波形を示す図、図３はパルス信号源１５から出力される矩形波信号波形を示す図、図４および図５はトランス３の２次側３ｂで測定される出力過渡応答波形を示す図である。図１に示す被検査回路は、具体的にはチョークコイル電流制御型一石自励インバータ回路のうち、本発明の検査方法に関連する電子回路素子を抜粋したものである。パルス信号源１５は、検査を行うために被検査回路にパルス信号を供給するためのもので、被検査回路の過渡応答は、トランス２次側３ｂの両端から電圧波形変化として測定するものである。
【００１５】
回路動作は、まずパルス信号源１５から図２に示すステップパルス波形を供給すると、電圧ステップ変化に応答して、トランス３の１次側３ａを流れる電流に過渡現象変化が生じる。ここで、ダイオード２のアノードには正極性の信号を印加する。この電流変化は、トランス誘起現象によって、トランスの２次側３ｂに電流変化を生じ、トランスの２次側３ｂの両端から電圧波形として計測する。
【００１６】
トランスの２次側３ｂの両端から計測される過渡応答波形は、被検査ダイオード２が接続されている場合、図４に示すとおり波形の振動が短時間のうちに減衰する。一方、被検査ダイオード２が接続されていない場合、図５に示すおとり波形の振動が図４に比べ明かに長時間継続する。したがって、被検査回路の状態変化をトランスの２次側３ｂの両端から計測される過渡現象波形によって判別できる。
【００１７】
判別方法は、図１の検査装置の計測回路図に示すとおり、トランスの２次側３ｂの両端から計測される過渡応答波形をアナログデジタル変換器１１を通じて入力し、マイクロプロセッサ１２にて演算処理後、メモリ１３上に予め設定されている判定値と比較することによって、被検査ダイオード２の電気的接続不良を判別するものである。判定結果は、表示装置１４上に表示する。
【００１８】
前記判定値の設定方法は、正常な回路による波形を計測し、表示装置１４上に表示された波形にもとづいて設定を行う。また、設定値は検査対象に応じて複数登録でき、容易に選択できるので、汎用性を持たせることができる。
【００１９】
本実施の形態は、ダイオードの接続の良否判定を例として説明したが、検査対象はこれに限られることなく、異常によって過渡応答波形に違いの現れる電子回路に広く適用できるものである。特に、並列接続された低インピーダンス素子のように直流や交流の微小信号の印加で判別の困難な検査対象にも適用できる。また、被検査回路に実電流電圧を印加する必要がないので、検査時に回路基板を破壊する恐れがない。
【００２０】
実施の形態２．
本実施の形態は、マイクロプロセッサ１２による過渡応答波形の演算処理と判定の具体的方法を説明するものである。実施の形態１にあげたダイオードの接続不良の例では、正常波形と異常波形の違いが主として振動波形の継続時間の違いとして現れる。このような場合には、過渡応答波形の実効値あるいは整流値を積分し、その積分値の大小によって振動波形の継続時間の違いを判定する方法が適している。また、実効値回路、整流回路、積分回路等のアナログ演算処理回路をアナログデジタル変換器１１の前に設けて、マイクロプロセッサ１２による演算の替りにアナログ信号処理として行うようにすれば、マイクロプロセッサ１２の演算処理を軽減することができ、判定処理時間を短縮することができる。また、マイクロプロセッサによる演算処理に比べて、より高速な応答波形の演算処理が可能となる。
【００２１】
過渡応答波形の演算処理と判定の他の方法としては、応答波形の包絡線が正常回路の応答波形にもとづいて予め設定した範囲内にあるかどうかを判定する方法も適用できる。この方法によれば、検査対象波形の、より一般的な特徴を検査することができるので、汎用性の高い検査装置が実現できる。
【００２２】
更に、他の方法としては、応答波形のピークの時間間隔や、ゼロクロス時刻の間隔を抽出し、振動波形の周波数を検査する方法も適用できる。回路接続の異常は、多くの場合共振周波数の変化を伴うものであるから、正常な回路の振動周波数と比較、判定することにより、汎用性の高い異常検査が可能である。
【００２３】
【発明の効果】
本発明の第１および第２の構成に係る電子回路検査装置によれば、被検査回路にパルス信号を印加し、それによる過渡応答信号の振動波形の継続時間によって異常を判定しているので、直流や交流の微小信号の印加による検査で判定の困難な並列接続された低インピーダンス回路の検査が可能である。また、汎用性のある電子回路検査装置が提供できる。
【００２６】
本発明の第３の構成に係る電子回路検査装置によれば、被検査回路の過渡応答信号波形の演算処理をアナログ演算処理回路によって行うので、マイクロプロセッサの演算を軽減できて判定処理時間を短縮できる。また、マイクロプロセッサによる波形演算処理に比べて、より高速な応答波形の演算処理が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における自動電子回路検査装置の計測回路図である。
【図２】パルス信号源１５から出力されるステップ信号波形を示す図である。
【図３】パルス信号源１５から出力される矩形波信号波形を示す図である。
【図４】トランス３の２次側３ｂで測定される出力過渡応答波形を示す図である。
【図５】トランス３の２次側３ｂで測定される出力過渡応答波形を示す図である。
【符号の説明】
１ ＮＰＮトランジスタ、２ 被検査ダイオード、３ａ トランス１次側、３ｂ トランス２次側、４ コンデンサ、５ 低抵抗、１０ 検査装置、１１ アナログーデジタル変換器（ＡＤＣ）、１２ マイクロプロセッサ、１３ メモリ、１４ 表示、１５ 信号源。
Claims (3)
- 被検査回路にパルス信号を印加するパルス信号源と、前記被検査回路の前記パルス信号に対する過渡応答信号をアナログデジタル変換するアナログデジタル変換器と、前記デジタル変換された過渡応答信号を演算処理して過度応答信号における振動波形の継続時間を算出し、正常回路の過度応答信号にもとづいて設定した判定値と比較して前記被検査回路の異常を判定するマイクロプロセッサと、前記被検査回路の検査結果を表示する表示装置とを備えた電子回路検査装置。
- 前記マイクロプロセッサは、前記被検査回路の過渡応答信号波形の実効値または整流値の積分値を算出し、これを前記振動波形の継続時間の指標とする請求項１記載の電子回路検査装置。
- 被検査回路にパルス信号を印加するパルス信号源と、前記被検査回路の前記パルス信号に対する過渡応答信号の実効値または整流値の積分値を演算するアナログ演算処理回路と、前記アナログ演算処理回路の出力信号をアナログデジタル変換するアナログデジタル変換器と、前記アナログデジタル変換器の出力信号より前記過度応答信号における振動波形の継続時間を算出し、正常回路の過渡応答信号にもとづいて設定した判定値と比較して前記被検査回路の異常を判定するマイクロプロセッサと、前記被検査回路の検査結果を表示する表示装置とを備えた電子回路検査装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26682797A JP3577912B2 (ja) | 1997-09-30 | 1997-09-30 | 電子回路検査装置 |
| JP2004159754A JP3818299B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
| JP2004159755A JP3856013B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26682797A JP3577912B2 (ja) | 1997-09-30 | 1997-09-30 | 電子回路検査装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004159755A Division JP3856013B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
| JP2004159754A Division JP3818299B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11108997A JPH11108997A (ja) | 1999-04-23 |
| JP3577912B2 true JP3577912B2 (ja) | 2004-10-20 |
Family
ID=17436212
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26682797A Expired - Fee Related JP3577912B2 (ja) | 1997-09-30 | 1997-09-30 | 電子回路検査装置 |
| JP2004159755A Expired - Fee Related JP3856013B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
| JP2004159754A Expired - Fee Related JP3818299B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004159755A Expired - Fee Related JP3856013B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
| JP2004159754A Expired - Fee Related JP3818299B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (3) | JP3577912B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001264398A (ja) * | 1999-11-22 | 2001-09-26 | Fujitsu Ten Ltd | 電子部品検査装置及び検査方法 |
| JP4596834B2 (ja) * | 2004-07-07 | 2010-12-15 | 日置電機株式会社 | 電子回路検査装置および電子回路検査方法 |
| KR101913385B1 (ko) * | 2015-05-08 | 2018-10-30 | 전자부품연구원 | 반도체 소자 진단장치 |
| US10852360B2 (en) | 2017-04-01 | 2020-12-01 | Analog Devices International Unlimited Company | ADC input circuit sensing for fault detection |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56155862A (en) * | 1980-05-07 | 1981-12-02 | Komatsu Ltd | Frequency measuring method |
| JPS5879169A (ja) * | 1981-11-05 | 1983-05-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子評価法 |
| JPS608760A (ja) * | 1983-06-29 | 1985-01-17 | Yuniki Eng:Kk | 各種コイルの判定装置 |
| JPS63200079A (ja) * | 1987-02-16 | 1988-08-18 | Canon Inc | 半導体素子の特性測定方式 |
-
1997
- 1997-09-30 JP JP26682797A patent/JP3577912B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-28 JP JP2004159755A patent/JP3856013B2/ja not_active Expired - Fee Related
- 2004-05-28 JP JP2004159754A patent/JP3818299B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3856013B2 (ja) | 2006-12-13 |
| JP2004271538A (ja) | 2004-09-30 |
| JP3818299B2 (ja) | 2006-09-06 |
| JP2004239925A (ja) | 2004-08-26 |
| JPH11108997A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3546046B2 (ja) | 回路基板の絶縁検査装置及び絶縁検査方法 | |
| JPH06160457A (ja) | 回路板試験装置 | |
| US10139454B2 (en) | Test device and alternating current power detection method of the same | |
| JP3577912B2 (ja) | 電子回路検査装置 | |
| JP5415134B2 (ja) | 検査装置および検査方法 | |
| JP3784479B2 (ja) | 回路基板検査方法 | |
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JPS62187258A (ja) | 回路板の検査方法 | |
| JPS5817377A (ja) | フラットケ−ブルの導通検査装置 | |
| JPH1026647A (ja) | 基板検査方法及び装置 | |
| US20170205449A1 (en) | Test device and alternating current power detection method of the same | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| KR100188693B1 (ko) | 반도체칩의 리드 오픈 검사 장치 | |
| JP2005049314A (ja) | プロービングテスト法およびプローブ状態検出装置 | |
| JP3469369B2 (ja) | 電気計測器 | |
| JPH09257848A (ja) | 電路の保守点検装置 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JP3271605B2 (ja) | プリント基板の半田付け不良検出装置 | |
| JP2002057454A (ja) | 集積回路の接合状態判定方法、及び集積回路の接合状態検査装置 | |
| JPH11183529A (ja) | 微小電流測定方法および微小電流測定装置 | |
| JPH04217117A (ja) | 近接スイッチの劣化診断方法 | |
| CN114047419A (zh) | 可控硅检测仪及可控硅性能检测方法 | |
| JPH0737954A (ja) | コンタクト不良検出装置 | |
| JPS61155873A (ja) | 半導体素子の測定装置 | |
| JPH0821860A (ja) | 交流ピーク値チェック装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |