CN100343685C - 一种边界扫描链测试方法 - Google Patents
一种边界扫描链测试方法 Download PDFInfo
- Publication number
- CN100343685C CN100343685C CNB2004100695825A CN200410069582A CN100343685C CN 100343685 C CN100343685 C CN 100343685C CN B2004100695825 A CNB2004100695825 A CN B2004100695825A CN 200410069582 A CN200410069582 A CN 200410069582A CN 100343685 C CN100343685 C CN 100343685C
- Authority
- CN
- China
- Prior art keywords
- test
- boundary scan
- chain
- tested
- chains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明涉及一种边界扫描链测试方法,适用于多条边界扫描链测试,其特征在于包括以下步骤:A.为测试的边界扫描链设置切换程序,该切换程序将指定测试路径转换为当前边界扫描链;B.判断待测试链是否为边界扫描链,如果是,进入步骤C,如果否,采用其他测试方式测试,结束本流程;C.调用切换程序,清空当前测试目录,并将待测试边界扫描链目录下的诊断文件拷贝到当前测试目录下;D.对待测试边界扫描链进行向量测试,产生测试文件;E.判断是否还有待测边界扫描链,如果有,返回步骤B;如果没有,则结束流程。本发明在单链测试前通过调用切换程序将本链的诊断文件拷贝到指定的测试目录下,从而实现了多链的测试诊断。
Description
技术领域
本发明涉及测试领域,由其涉及一种基于ICT(In-Circuit-Test)的多链边界扫描测试方法。
技术背景
边界扫描测试(BST-Boundary Scan Test)技术,也就是JTAG技术,是指通过存在于器件输入输出管脚与内核电路之间的BSC(边界扫描单元)对器件及其外围电路进行测试。利用边界扫描测试技术可以有效地降低单板成本,提高测试质量,缩短产品研发周期。1990年,美国电气与电子工程师学会(IEEE)将JTAG标准经补充和修订以后,命名为IEEE1149.1。IEE1149.1标准大大地推动了边界扫描测试技术的发展和广泛应用。迄今为止,边界扫描技术已成为最成熟的DFT技术,它已成为DFT的主要手段,对DFT技术的发展具有深远的影响。近年来,由于许多芯片制造商都接受了IEEE1149.1标准,越来越多的芯片具有边界扫描功能,在单板的DFT设计时会将这些边界扫描器件按一定的要求连成一条或多条的边界扫描菊花链。
基于ICT(In-Circuit-Test)的边界扫描测试是指,ICT测试仪通过ICT针床对被测单板上的边界扫描器件激励测量信号,通过接收测试结果来进行故障诊断和故障定位。
多链测试是指分别要对两个或两个以上的边界扫描菊花链进行测试。
目前边界扫描测试方法都是通过分析单链上边界扫描器件和周边器件的拓扑关系,产生边界扫描测试向量和故障诊断文件,所以每条边界扫描链都有各自独立的诊断文件。测试工具测试的时候要将单链的诊断文件放到指定的测试目录下,才能实现对边界扫描单链的故障诊断和故障定位。如果将不同链的诊断文件同时拷到测试目录下,就会出错。由于不同边界扫描量链的诊断文件之间不能自动切换,所以测试工具测试单板的时候不能实现多链测试的诊断。
发明内容
本发明的目的就是为了解决测试软件只能对单条边界扫描链测试进行诊断的局限性。提出一种可以实现任意多条边界扫描链的测试方法,为此本发明采用如下技术方案:
一种边界扫描链测试方法,适用于多条边界扫描链测试,其特征在于:包括以下步骤:
A、为测试的边界扫描链设置切换程序,该切换程序将指定测试路径转换为当前边界扫描链;
B、判断待测试链是否为边界扫描链,如果是,进入步骤C,如果否,采用其他测试方式测试,结束本流程;
C、调用切换程序,清空当前测试目录,并将待测试边界扫描链目录下的诊断文件拷贝到当前测试目录下;
D、对待测试边界扫描链进行向量测试,产生测试文件;
E、判断是否还有待测边界扫描链,如果有,返回步骤B;如果没有,则结束流程。
所述的步骤A,是为每个边界扫描链设置一个切换程序。
所述的步骤A中,所述的切换程序选用常用编程语言编写。
本发明在单链测试前通过调用切换程序将本链的诊断文件拷贝到指定的测试目录下,从而实现了多链的测试诊断。
附图说明
图1是现有技术中边界扫描链测试的流程图;
图2是本发明多链边界扫描测试的流程图。
具体实施方式
下面结合说明书附图来说明本发明的具体实施方式。本发明以测试软件Spectrum为例,说明多链边界扫描测试方式。
图1是发明前的测试流程图,由于测试软件Spectrum是根据指定目录下的诊断文件进行分析的,所以无法实现多链测试的诊断,无法进行故障分析。
图2是发明后的测试流程图,测试程序实现了任意多条边界扫描链的诊断分析,极大方便了生产人员进行单板维修。其首先要为每条边界扫描链建立一个工作目录,将相关的文件拷贝到目录下,定义好每条链上器件连接的先后顺序,选好边界扫描测试类型,运行边界扫描测试软件Victory,产生该链的串行测试向量库文件,然后在Spectrum里输入该文件,产生并行向量测试页以及在工作目录下生成诊断文件。
本方案中为测试的边界扫描链设置切换程序,该切换程序将指定测试路径转换为当前边界扫描链;
在具体测试过程中,首先要判断待测试链是否为边界扫描链,如果是,按照本发明的技术方案继续进行,如果不是,则采用其他测试方式测试,比如一些传统的测试方案,同时结束本发明下面的流程处理。
在确认了采用本发明的技术方案后,则需要调用前面产生的切换程序,先清空当前测试目录,再将本链目录下的诊断文件拷贝到指定测试目录下,当测试失败的时候,Spectrum就会显示测试失败的网络名,相关器件的管脚和测试针号。
对待测试边界扫描链进行向量测试,产生测试文件。
对于多链边界扫描测试,需要测试多个边界扫描链,因此,流程执行到此,并没有结束,需要看是否还有其它待测的边界扫描链,如果有,则再重新走上述流程,如果没有,则结束测试。
本发明中调用的程序可以是任何编程语言编写成的,应用的测试平台包括所有的ICT测试软件平台。
本发明的在单链测试前通过调用程序将本链的诊断文件拷贝到指定的测试目录下,从而实现了多链的测试诊断。
本发明已经成功地运用于诸多产品单板上的边界扫描测试中。
Claims (2)
1、一种边界扫描链测试方法,适用于多条边界扫描链测试,其特征在于:包括以下步骤:
A、为测试的边界扫描链设置切换程序,该切换程序将指定测试路径转换为当前边界扫描链;
B、判断待测试链是否为边界扫描链,如果是,进入步骤C,如果否,结束本流程;
C、调用切换程序,清空当前测试目录,并将待测试边界扫描链目录下的诊断文件拷贝到当前测试目录下;
D、对待测试边界扫描链进行向量测试,产生测试文件;
E、判断是否还有待测边界扫描链,如果有,返回步骤B;如果没有,则结束流程。
2、如权利要求1所述的测试方法,其特征在于所述的步骤A,是为每个边界扫描链设置一个切换程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100695825A CN100343685C (zh) | 2004-07-20 | 2004-07-20 | 一种边界扫描链测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100695825A CN100343685C (zh) | 2004-07-20 | 2004-07-20 | 一种边界扫描链测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1725028A CN1725028A (zh) | 2006-01-25 |
CN100343685C true CN100343685C (zh) | 2007-10-17 |
Family
ID=35924580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100695825A Expired - Fee Related CN100343685C (zh) | 2004-07-20 | 2004-07-20 | 一种边界扫描链测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100343685C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105372582B (zh) * | 2015-12-14 | 2018-05-25 | 浪潮(北京)电子信息产业有限公司 | 一种模块级边界扫描链的生成方法及系统 |
CN112526328B (zh) * | 2020-10-28 | 2022-11-01 | 深圳市紫光同创电子有限公司 | 边界扫描测试方法 |
CN113533936A (zh) * | 2021-07-13 | 2021-10-22 | 上海矽昌微电子有限公司 | 一种芯片扫描链测试方法和系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5598421A (en) * | 1995-02-17 | 1997-01-28 | Unisys Corporation | Method and system for tracking the state of each one of multiple JTAG chains used in testing the logic of intergrated circuits |
US6212656B1 (en) * | 1998-12-08 | 2001-04-03 | Adaptec, Inc. | Automated scan chain sizing using Synopsys |
US6668347B1 (en) * | 2000-05-08 | 2003-12-23 | Intel Corporation | Built-in self-testing for embedded memory |
CN1480844A (zh) * | 2002-09-05 | 2004-03-10 | 华为技术有限公司 | 一种边界扫描测试的方法 |
CN1516015A (zh) * | 2003-01-09 | 2004-07-28 | 华为技术有限公司 | 多链边界扫描测试系统及多链边界扫描测试方法 |
-
2004
- 2004-07-20 CN CNB2004100695825A patent/CN100343685C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5598421A (en) * | 1995-02-17 | 1997-01-28 | Unisys Corporation | Method and system for tracking the state of each one of multiple JTAG chains used in testing the logic of intergrated circuits |
US6212656B1 (en) * | 1998-12-08 | 2001-04-03 | Adaptec, Inc. | Automated scan chain sizing using Synopsys |
US6668347B1 (en) * | 2000-05-08 | 2003-12-23 | Intel Corporation | Built-in self-testing for embedded memory |
CN1480844A (zh) * | 2002-09-05 | 2004-03-10 | 华为技术有限公司 | 一种边界扫描测试的方法 |
CN1516015A (zh) * | 2003-01-09 | 2004-07-28 | 华为技术有限公司 | 多链边界扫描测试系统及多链边界扫描测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1725028A (zh) | 2006-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1273706A (en) | Method and apparatus for isolating faults in a digital logic circuit | |
US7269773B2 (en) | Test program debugger device, semiconductor test apparatus, test program debugging method and test method | |
CN100351638C (zh) | 一种集成电路边界扫描测试装置 | |
US5633812A (en) | Fault simulation of testing for board circuit failures | |
CN1016102B (zh) | 电路板测试中的计算机辅助故障隔离 | |
CN1623098A (zh) | 在自一测试和扫描一测试期间检测或查找交叉时钟域故障的多一捕获为测试而设计的系统 | |
US6707313B1 (en) | Systems and methods for testing integrated circuits | |
CN1243307C (zh) | 通过jtag对单板进行测试的方法以及设备 | |
KR100976371B1 (ko) | 소프트웨어의 양방향 프로빙 | |
CN100343685C (zh) | 一种边界扫描链测试方法 | |
CN1580801A (zh) | 一种电路板的边界扫描测试方法 | |
Raghunathan et al. | Acceleration techniques for dynamic vector compaction | |
CN110737590B (zh) | 一种离线调试方法 | |
CN1091259C (zh) | 用于检测半导体器件测试设备操作错误的方法 | |
CN1435695A (zh) | 基于边界扫描器件的电路板互连线的测试方法 | |
KR100329253B1 (ko) | 스캔테스트장치 | |
US20040068702A1 (en) | Methods for predicting board test coverage | |
WO2003098241A1 (en) | Method of and program product for performing gate-level diagnosis of failing vectors | |
JPH04276835A (ja) | プログラム単体テストデータ生成方法 | |
Salinas et al. | A sweeping line approach to interconnect testing | |
Chen et al. | VHDL behavioral ATPG and fault simulation of digital systems | |
Pfeiffer et al. | Applying model checking to workflow verification | |
Xie | Improving effectiveness of automated software testing in the absence of specifications | |
Elhamawy et al. | Scenario-based Test Content Optimization: Scan Test vs. System-Level Test | |
Zhang et al. | Parallel Software-Based Self-Testing with Bounded Model Checking for Kilo-Core Networks-on-Chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071017 Termination date: 20100720 |