CN1516015A - 多链边界扫描测试系统及多链边界扫描测试方法 - Google Patents
多链边界扫描测试系统及多链边界扫描测试方法 Download PDFInfo
- Publication number
- CN1516015A CN1516015A CNA031003168A CN03100316A CN1516015A CN 1516015 A CN1516015 A CN 1516015A CN A031003168 A CNA031003168 A CN A031003168A CN 03100316 A CN03100316 A CN 03100316A CN 1516015 A CN1516015 A CN 1516015A
- Authority
- CN
- China
- Prior art keywords
- test
- test signal
- input end
- boundary scan
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及边界扫描测试领域,一种多链边界扫描测试系统,在测试信号输入端和输出端与待测边界扫描链的输入端和输出端之间,设置有选择开关,所述选择开关用来控制测试信号输入端与待测边界扫描链的输入端之间及测试信号输出端与待测边界扫描链输出端之间以及测试信号输入端与测试信号输出端之间的线路导通。一种多链边界扫描测试方法,包括以下步骤:a、选择欲测试的边界扫描链;b、在测试终端上加载测试信号;c、接收测试响应。采用本发明的测试方法,可以灵活地实现一条和多条的边界扫描菊花链的测试,同时可实现多条和一条边界扫描菊花链的测试之间的转换。解决了只能采用单一的方式来测试单链或者多链的问题。
Description
技术领域
本发明涉及测试领域,尤其涉及一种多链边界扫描测试系统及多链边界扫描测试方法。
技术背景
边界扫描测试(BST——Boundary Scan Test)技术是一种将可测试性直接设计到芯片里的技术,是针对解决芯片级到系统级测试,核心逻辑电路互连测试和数字电路到模拟电路或模数电路测试的一系列测试技术。美国电气与电子工程师学会(IEEE)把在器件设计中加入边界扫描测试技术及应用该技术来测试器件的方法标准化为IEEE1149系列标准。边界扫描测试有很多应用,如虚拟的边界扫描器件互联测试,虚拟的器件和器件簇测试,边界扫描器件自建内测试等等。在现代复杂度较高的电路板上,有很多数字器件带有边界扫描功能,这些器件按一定的方式连成一条或多条边界扫描菊花链。如图1所示,就是一条边界扫描菊花链,在很多单板上可能会有多条这样的边界扫描菊花链。
基于计算机的边界扫描测试是指,通过计算机的各种端口外接的测试设备,发送测试向量给被测电路板上的边界扫描的器件,然后接收测试结果来判断被测电路板是否有故障以及故障在哪里。计算机的端口包括ISA,PCI,USB,并口等。
多链测试是指同时对两个或两个以上的边界扫描菊花链进行测试。
目前业界所有基于计算机的边界扫描测试,都只能对图1所示的单条边界扫描器件的菊花链进行测试。假如要对两条边界扫描菊花链进行测试,必须人工对测试设备进行改造,而改造后的测试设备就只能对两条菊花链测试,不能进行单条菊花链的测试。同样,能测试一条菊花链或两条菊花链的测试设备也不能对更多的菊花链进行。
发明内容
本发明的目的就是提供一种多链边界扫描测试系统及多链边界扫描测试方法,以解决现有技术中不能自动方便完成多链测试与单链测试转换的问题。
为解决上述问题,本发明提供如下的解决方案:
一种多链边界扫描测试系统,包括与测试终端相连的测试信号输入端和测试信号输出端,测试信号输入端与待测边界扫描链输入端相连,测试信号输出端与待测边界扫描链输出端及与本测试信号输入端相邻的另一个测试信号输入端相连,所述测试终端将测试信号加到边界扫描链端,并读取测试响应,在所述测试信号输入端和输出端与待测边界扫描链的输入端和输出端之间,还设置有选择开关,所述选择开关用来控制测试信号输入端与待测边界扫描链的输入端之间及测试信号输出端与待测边界扫描链输出端之间以及测试信号输入端与测试信号输出端之间的线路导通。
所述的选择开关为跳线开关,所述跳线开关带有四个跳线插针,分别连接测试信号输入端,待测边界扫描链输入端,与测试信号输入端相邻的下一个测试信号输入端及待测边界扫描链的输出端,所述跳线开关完成第一跳线插针与第二跳线插针之间,第一跳线插针与第三跳线插针之间,第三跳线插针与第四跳线插针之间的导通。
所述的选择开关为数字芯片,该数字芯片带有四个输入输出端,分别连接测试信号输入端,待测边界扫描链输入端,与测试信号输入端相邻的下一个测试信号输入端,及待测边界扫描链的输出端。
所述的测试信号输入输出端,连接有一个缓冲电路,所述缓冲电路实现测试信号的缓冲。
所述的缓冲电路是同相门。
一种多链边界扫描测试方法,包括以下步骤:
a、选择欲测试的边界扫描链;
b、在测试终端上加载测试信号;
c、接收测试响应。
所述的步骤a,是通过将测试信号输入端与待测边界扫描链输入端之间、测试信号输出端与待测边界扫描链之间以及测试信号输出端和与其相邻的测试信号输入端之间的线路导通,同时将不予测试边界扫描链的测试输入端与测试输出端短接而完成的。
采用上述的系统及方法后,可以实现对多条边界扫描菊花链的测试,同时兼容对一条边界扫描菊花链的测试问题,成功的解决了现有技术中只能采用单一的方式来测试单链或者多链的问题。
附图说明
图1是边界扫描测试菊花链的示意图;
图2是本发明所设计的多链边界扫描测试装置的示意图;
图3是本发明使用的一个跳线开关的示意图;
图4-6是本发明所设计的缓冲电路示意图。
具体实施方式
下面结合说明书附图来说明本发明的具体实施方式。
如图2所示,是本发明设计的一个一种多链边界扫描测试装置,从图中可以看出,主要包括以下几个部分:
与测试终端相连的测试信号输入端和测试信号输出端。其中测试信号输入端与待测边界扫描链输入端相连,测试信号输出端与待测边界扫描链输出端及与本测试信号输入端相邻的另一个测试信号输入端相连,所述测试终端将测试信号加到边界扫描链端,并读取测试响应。
与传统的边界扫描测试装置相比较,本发明在测试信号输入端和输出端与待测边界扫描链的输入端和输出端之间,设置了选择开关,该选择开关用来控制测试信号输入端与待测边界扫描链的输入端之间及测试信号输出端与待测边界扫描链输出端之间以及测试信号输入端与测试信号输出端之间的线路导通。这是本发明的一个关键点所在。
该选择开关可以有多种形式,比如可以实用目前通信领域比较常见的跳线开关,这种开关在市场上随处可见,其结构简单,使用方便。该开关通常带有四个跳线插针,我们可以将其命名为第一跳线插针,第二跳线插针,第三跳线插针,第四跳线插针,如图3所示,该跳线开关可以实现第一跳线插针和第二跳线插针之间的导通,第三跳线插针和第四跳线插针之间的导通,以及第一跳线插针和第三跳线插针之间的导通。
在本发明设计的装置中,分别将第一跳线插针连接测试信号输入端,第二跳线插针连接待测边界扫描链输入端,第三跳线插针连接测试信号输入端相邻的下一个测试信号输入端,第四跳线插针连接待测边界扫描链的输出端。这样,就可以通过跳线插针之间的导通与断开,来完成待测边界扫描链的测试。
除了上述的跳线开关以外,该选择开关还可以有其他多种形式,只要可以实现该跳线插针之间的上述连接关系的开关都可以,比如还可以是数字芯片,只要保证该数字芯片至少带有四个输入输出端,分别连接测试信号输入端,待测边界扫描链输入端,与测试信号输入端相邻的下一个测试信号输入端,及待测边界扫描链的输出端就可以。
如图4-图6所示,分别是一个具有四个输出的缓冲电路的示意图,该缓冲电路可以是一个同相门,它的作用就是实现缓冲,该缓冲电路连接在测试信号的输入端。
该缓冲器件的作用首先是实现缓冲功能,缓冲器件的结构示意图都如图4-图6所示,在本发明的测试装置中,将电路中的TCK,TMS,TRST分别接到测试设备上的TCK,TMS,和TRST信号上。该缓冲器件,可以是任何型号,只要是具有缓冲功能的器件,包括可编程逻辑器件或用模拟电路构成的缓冲电路等。如244:74ACT244,74ABT16244等。
通过缓冲器件后,每一个信号分别输出四路相同的信号TCK1~4,TMS1~4,TRST1~4,这样就能由一路信号同时驱动4路TCK、TMS和TRST。 TCK1与被测电路板边界扫描链1的TCK相连,TMS1与被测电路板边界扫描链1的TMS相连,TRST1与被测电路板边界扫描链1的TRST相连,TCK2与被测电路板边界扫描链2的TCK相连…与此类推。
当然,该缓冲电路的输出信号设置,可以依具体的情况而选定,上述缓冲电路是基于四路缓冲信号的输出而设计的,在实际应用中可以有更多路的信号输出端。
在使用本发明的测试方法时,具体可以包括以下步骤:
a、选择欲测试的边界扫描链;
这是基于本发明的测试装置而进行的,通过将测试信号输入端与待测边界扫描链输入端之间、测试信号输出端与待测边界扫描链之间以及测试信号输出端和与其相邻的测试信号输入端之间的线路导通,同时将不予测试边界扫描链的测试输入端与测试输出端短接而完成的。
以上面的测试装置为基础,如图2所示,在本实施例中,可以做如下的工作:
将图2电路中的TDI和TDO分别接到测试设备上的TDI和TDO信号上。其中TDI1与被测电路板边界扫描链1的TDI相连,TDO1与被测电路板边界扫描链1的TDO相连;TDI2与被测电路板边界扫描链2的TDI相连,TDO2与被测电路板边界扫描链2的TDO相连…以此类推。该跳线开关是一个4管脚的方形跳线插座,跳线插针编号如图中所示。把第一、第二跳线插针短接,第三、第四跳线插针短接,把跳线开关2-4的第一、第三跳线插针短接,第二、第四跳线插针悬空,这时测试设备就只能对与被测电路板边界扫描链1进行测试,不能对与被测电路板边界扫描链2、3和4测试。把跳线开关1和跳线开关2的第一、第二跳线插针短接,第三、第四跳线插针短接,把跳线开关3~4的第一、第三跳线插针短接,第二、第四跳线插针悬空,这时跳线开关1和跳线开关2相接的菊花链成为同一条菊花链,测试设备能同时对跳线开关1和跳线开关2相接的菊花链进行测试。依次类推,需要把跳线开关1-4的哪个边界扫描链连起来测试,就把相应的跳线开关的第一、第二跳线插针短接,第三、第四跳线插针短接,而把其余的跳线开关的第一、第三跳线插针短接,第二、第四跳线插针悬空。
b、在测试终端上加载测试信号;
选定待测边界扫描测试链后,在测试终端上加上相应的测试信号,通过该测试装置及缓冲电路,即可将该测试信号加载到相应的扫描链上,完成测试信号的输入。
c、接收测试响应。
通过测试装置接收测试响应,进而在测试终端上将测试响应进行相应的分析,即可完成本发明的测试工作。
以上所述是基于4条边界扫描链而设计的测试装置及测试方法,在实际应用中可以依据不同的需要测试的边界扫描链路而设计,原理上是一样的。
通过上述实施例可以看出,本发明通过在测试装置与待测边界扫描链间增加选择开关,从而可以方便的选择测试的边界扫描链的数量,很好地解决了目前边界扫描链测试中,无法实现单链与多链测试的兼容问题。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求书的保护范围为准。
Claims (7)
1、一种多链边界扫描测试系统,包括与测试终端相连的测试信号输入端和测试信号输出端,测试信号输入端与待测边界扫描链输入端相连,测试信号输出端与待测边界扫描链输出端及与本测试信号输入端相邻的另一个测试信号输入端相连,所述测试终端将测试信号加到边界扫描链端,并读取测试响应,其特征在于:
在测试信号输入端和输出端与待测边界扫描链的输入端和输出端之间,还设置有选择开关,所述选择开关用来控制测试信号输入端与待测边界扫描链的输入端之间及测试信号输出端与待测边界扫描链输出端之间以及测试信号输入端与测试信号输出端之间的线路导通。
2、如权利要求1所述的多链边界扫描测试系统,其特征在于所述的选择开关为跳线开关,所述跳线开关带有四个跳线插针,分别连接测试信号输入端,待测边界扫描链输入端,与测试信号输入端相邻的下一个测试信号输入端及待测边界扫描链的输出端,所述跳线开关完成第一跳线插针与第二跳线插针之间,第一跳线插针与第三跳线插针之间,第三跳线插针与第四跳线插针之间的导通。
3、如权利要求1所述的多链边界扫描测试系统,其特征在于所述的选择开关为数字芯片,该数字芯片带有四个输入输出端,分别连接测试信号输入端,待测边界扫描链输入端,与测试信号输入端相邻的下一个测试信号输入端,及待测边界扫描链的输出端。
4、如权利要求2或3所述的多链边界扫描测试系统,其特征在于所述的测试信号输入输出端,连接有一个缓冲电路,所述缓冲电路实现测试信号的缓冲。
5、如权利要求4所述的多链边界扫描测试系统,其特征在于所述的缓冲电路是同相门。
6、一种多链边界扫描测试方法,其特征在于包括以下步骤:
a、选择欲测试的边界扫描链;
b、在测试终端上加载测试信号;
c、接收测试响应。
7、如权利要求6所述的多链边界扫描测试方法,其特征在于所述的步骤a,是通过将测试信号输入端与待测边界扫描链输入端之间、测试信号输出端与待测边界扫描链之间以及测试信号输出端和与其相邻的测试信号输入端之间的线路导通,同时将不予测试边界扫描链的测试输入端与测试输出端短接而完成的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03100316 CN1516015B (zh) | 2003-01-09 | 2003-01-09 | 多链边界扫描测试系统及多链边界扫描测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03100316 CN1516015B (zh) | 2003-01-09 | 2003-01-09 | 多链边界扫描测试系统及多链边界扫描测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1516015A true CN1516015A (zh) | 2004-07-28 |
CN1516015B CN1516015B (zh) | 2010-04-07 |
Family
ID=34238974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03100316 Expired - Fee Related CN1516015B (zh) | 2003-01-09 | 2003-01-09 | 多链边界扫描测试系统及多链边界扫描测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1516015B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100343685C (zh) * | 2004-07-20 | 2007-10-17 | 华为技术有限公司 | 一种边界扫描链测试方法 |
WO2011044796A1 (zh) * | 2009-10-12 | 2011-04-21 | 炬力集成电路设计有限公司 | 一种具有扫描链的集成电路和芯片测试方法 |
CN102175948A (zh) * | 2011-01-28 | 2011-09-07 | 中兴通讯股份有限公司 | 线路物理参数的测试装置、方法和单板设备 |
CN1996035B (zh) * | 2005-12-31 | 2012-01-25 | 旺玖科技股份有限公司 | 用于多芯片组件的具有可规划扫描链的装置 |
CN102621483A (zh) * | 2012-03-27 | 2012-08-01 | 中国人民解放军国防科学技术大学 | 多链路并行边界扫描测试装置及方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2370364B (en) * | 2000-12-22 | 2004-06-30 | Advanced Risc Mach Ltd | Testing integrated circuits |
US6738939B2 (en) * | 2001-05-21 | 2004-05-18 | Intel Corporation | Method and apparatus for fault tolerant and flexible test signature generator |
-
2003
- 2003-01-09 CN CN 03100316 patent/CN1516015B/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100343685C (zh) * | 2004-07-20 | 2007-10-17 | 华为技术有限公司 | 一种边界扫描链测试方法 |
CN1996035B (zh) * | 2005-12-31 | 2012-01-25 | 旺玖科技股份有限公司 | 用于多芯片组件的具有可规划扫描链的装置 |
WO2011044796A1 (zh) * | 2009-10-12 | 2011-04-21 | 炬力集成电路设计有限公司 | 一种具有扫描链的集成电路和芯片测试方法 |
US8438439B2 (en) | 2009-10-12 | 2013-05-07 | Actions Semiconductor Co., Ltd. | Integrated circuit having a scan chain and testing method for a chip |
CN102175948A (zh) * | 2011-01-28 | 2011-09-07 | 中兴通讯股份有限公司 | 线路物理参数的测试装置、方法和单板设备 |
WO2012100493A1 (zh) * | 2011-01-28 | 2012-08-02 | 中兴通讯股份有限公司 | 线路物理参数的测试装置、方法和单板设备 |
CN102175948B (zh) * | 2011-01-28 | 2016-01-20 | 中兴通讯股份有限公司 | 线路物理参数的测试装置、方法和单板设备 |
CN102621483A (zh) * | 2012-03-27 | 2012-08-01 | 中国人民解放军国防科学技术大学 | 多链路并行边界扫描测试装置及方法 |
CN102621483B (zh) * | 2012-03-27 | 2014-04-16 | 中国人民解放军国防科学技术大学 | 多链路并行边界扫描测试装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1516015B (zh) | 2010-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11656278B2 (en) | Apparatus for device access port selection | |
US9684032B2 (en) | High speed interconnect circuit test method and apparatus | |
US7269770B1 (en) | AC coupled line testing using boundary scan test methodology | |
US8539293B2 (en) | Integrated circuit for compression mode scan test | |
WO2003093843A1 (en) | Circuit and method for adding parametric test capability to digital boundary scan | |
CN1516015A (zh) | 多链边界扫描测试系统及多链边界扫描测试方法 | |
CN1580801A (zh) | 一种电路板的边界扫描测试方法 | |
KR20070029695A (ko) | 집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치 | |
US20110179325A1 (en) | System for boundary scan register chain compression | |
CN101065679A (zh) | 集成电路及用于测试多tap集成电路的方法 | |
CN100347560C (zh) | 模块、电子设备和评估工具 | |
CN1619325A (zh) | 一种边界扫描测试控制器及边界扫描测试方法 | |
CN1797012A (zh) | 阻抗测量系统及方法 | |
KR100697264B1 (ko) | 딜레이 체인 회로를 이용한 반도체 장치의 테스트 회로 및그의 테스트 방법 | |
CN111007831B (zh) | 基于多路io数字量连锁控制的自动测试方法 | |
CN118409191A (zh) | 一种芯粒延迟故障测试电路及方法 | |
JP2003172764A (ja) | バウンダリスキャン回路 | |
KR20070073428A (ko) | 내장된 유한 상태기의 상태를 테스트할 수 있는 반도체집적 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100407 Termination date: 20160109 |
|
CF01 | Termination of patent right due to non-payment of annual fee |