CN115542140A - 用于产生全速扫描测试时钟信号的方法及系统 - Google Patents
用于产生全速扫描测试时钟信号的方法及系统 Download PDFInfo
- Publication number
- CN115542140A CN115542140A CN202211508669.2A CN202211508669A CN115542140A CN 115542140 A CN115542140 A CN 115542140A CN 202211508669 A CN202211508669 A CN 202211508669A CN 115542140 A CN115542140 A CN 115542140A
- Authority
- CN
- China
- Prior art keywords
- clock
- signal
- test
- frequency
- capture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318552—Clock circuits details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种用于产生全速扫描测试时钟信号的方法，包括检测测试信号；基于测试信号，生成包括多个传递时钟、发射时钟和捕获时钟的测试时钟信号，传递时钟、发射时钟和捕获时钟的周期相同，根据周期和待测试芯片所需的高频时钟频率调整测试时钟信号的发射时钟和捕获时钟的上升沿或下降沿。本发明时钟传递阶段、发射阶段和捕获阶段的时钟周期相同，只是对测试时钟信号发射阶段和捕获阶段的波形的上升沿或下降沿的时间点进行调整，从而使芯片在捕获阶段可以接收到所需的高频时钟频率信号；因此，可以通过波形控制达到输出高频的目的，省去芯片额外的OCC电路结构，节约芯片面积。
Description
技术领域
本发明涉及电路测试技术领域，更特别地，涉及一种用于产生全速扫描测试时钟信号的方法及系统。
背景技术
在数字电路测试过程中，一般使用全速(at-speed)测试作为对高速芯片测试电路传输延迟引发的延迟故障模型。测试在时钟传递(scan shift)过程中，使用ATE（AutomaticTest Equipment）测试设备产生的低频时钟，在发射(scan launch)和捕获(scan capture)阶段，一般使用OCC电路(on chip clocking Controllers)结构，由芯片内部产生高频。因此，测试过程中需要芯片内外部转换达到不同时钟频率切换来测试at-speed的目的。
由于在正常传递阶段与发射和捕获阶段，会存在芯片内外部时钟的转换，并且芯片内部必须设计OCC电路来产生高频时钟。额外的芯片设计会增大芯片面积，导致芯片成本增加，同时对芯片设计的实现难度增加，流片失败率增大。
基于此，需要一种新的解决方案。
发明内容
根据本发明的一方面，提供一种用于产生全速扫描测试时钟信号的方法，包括以下步骤：
检测测试信号；
基于所述测试信号，生成测试时钟信号，所述测试时钟信号包括多个传递时钟、发射时钟和捕获时钟。所述传递时钟、所述发射时钟和所述捕获时钟的周期相同，根据所述周期和待测试芯片所需的高频时钟频率调整测试时钟信号的所述发射时钟和所述捕获时钟的上升沿或下降沿。
在本发明提供的用于产生全速扫描测试时钟信号的方法中，所述测试信号为扫描使能信号。
在本发明提供的用于产生全速扫描测试时钟信号的方法中，所述扫描使能信号为高电平时，输出周期为N的多个传递时钟；所述扫描使能信号为低电平时，输出所述发射时钟和所述捕获时钟。
在本发明提供的用于产生全速扫描测试时钟信号的方法中，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的上升沿满足以下关系：N-A+B=1/f，其中，N为传递时钟的周期，A为发射时钟的波形起点到上升沿的时间，B为捕获时钟的波形起点到上升沿的时间，f为待测试芯片所需的高频时钟频率。
在本发明提供的用于产生全速扫描测试时钟信号的方法中，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的下降沿满足以下关系：N-C+D=1/f，其中，N为传递时钟的周期，C为发射时钟的波形起点到下降沿的时间，D为捕获时钟的波形起点到下降沿的时间，f为待测试芯片所需的高频时钟频率。
根据本发明的另一方面，还提供一种用于产生全速扫描测试时钟信号的系统，包括：
检测模块，检测测试信号；
测试时钟信号生成模块，用于基于所述测试信号，生成测试时钟信号，所述测试时钟信号包括多个传递时钟、发射时钟和捕获时钟。所述传递时钟、所述发射时钟和所述捕获时钟的周期相同，根据所述周期和待测试芯片所需的高频时钟频率调整测试时钟信号的所述发射时钟和所述捕获时钟的上升沿或下降沿。
在本发明提供的用于产生全速扫描测试时钟信号的系统中，所述测试信号为扫描使能信号。
在本发明提供的用于产生全速扫描测试时钟信号的系统中，所述扫描使能信号为高电平时，输出周期为N的多个传递时钟；所述扫描使能信号为低电平时，输出所述发射时钟和所述捕获时钟。
在本发明提供的用于产生全速扫描测试时钟信号的系统中，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的上升沿满足以下关系：N-A+B=1/f，其中，N为传递时钟的周期，A为发射时钟的波形起点到上升沿的时间，B为捕获时钟的波形起点到上升沿的时间，f为待测试芯片所需的高频时钟频率。
在本发明提供的用于产生全速扫描测试时钟信号的系统中，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的下降沿满足以下关系：N-C+D=1/f，其中，N为传递时钟的周期，C为发射时钟的波形起点到下降沿的时间，D为捕获时钟的波形起点到下降沿的时间，f为待测试芯片所需的高频时钟频率。
实施本发明的用于产生全速扫描测试时钟信号的方法及系统，具有以下有益效果：本发明提供的用于产生全速扫描测试时钟信号的方法，基于扫描使能信号决定自动测试设备产生测试所需时钟信号；不仅对于全速扫描测试的时钟传递阶段，使用自动测试设备提供的时钟；在发射和捕获阶段，无需做时钟信号切换处理，同样使用自动测试设备供给的时钟信号，并且时钟传递阶段、发射阶段和捕获阶段的时钟周期相同，只是对测试时钟信号的发射阶段和捕获阶段的波形的上升沿或下降沿的时间点进行调整，从而使芯片可以在捕获阶段接收到所需的高频时钟频率信号；因此，可以通过波形控制达到输出高频的目的，省去芯片额外的OCC电路结构，降低设计难度，节约芯片面积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图：
图1所示是现有技术中的全速扫描测试时钟信号信号的时序图；
图2所示是本发明提供的全速扫描测试时钟信号信号的时序图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的典型实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
本发明总的思路是：针对现有的数字电路测试过程中，需要在测试芯片内部设计OCC电路来产生高频时钟，进而带来的增大芯片面积，导致芯片成本增加，同时对芯片设计的实现难度增加，流片失败率增大的问题，提供一种用于产生全速扫描测试时钟信号的方法，基于扫描使能信号决定自动测试设备产生测试时钟信号；不仅对于全速扫描测试的时钟传递阶段，使用自动测试设备提供的时钟；在测试发射和捕获阶段，同样使用自动测试设备供给的时钟信号，并且时钟传递阶段、发射阶段和捕获阶段的周期相同，只是对测试时钟信号的发射阶段和捕获阶段的波形的上升沿或下降沿的时间点进行调整，从而使芯片可以在捕获阶段接收到所需的高频时钟频率信号。因此，可以通过波形控制达到输出高频的目的，省去芯片额外的OCC电路结构，减低设计难度，节约芯片面积。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互组合。
本发明提供一种用于产生全速扫描测试时钟信号的方法，该用于产生全速扫描测试时钟信号的方法包括以下步骤：
步骤S1、检测测试信号；
步骤S2、基于所述测试信号，生成测试时钟信号，所述测试时钟信号包括多个传递时钟、发射时钟和捕获时钟，所述传递时钟、所述发射时钟和所述捕获时钟的周期相同，根据所述周期和待测试芯片所需的高频时钟频率调整所述发射时钟和所述捕获时钟的上升沿或下降沿。
具体地，在本发明一实施例中，测试信号可以是扫描使能信号。当扫描使能信号有效(处于“1”)时，扫描测试处于移位模式，以及当扫描使能信号无效(处于“0”)时扫描测试处于捕获模式，或者反之亦然。如图1所示，常规测试在扫描使能信号为高电平时，是全速扫描测试的移位阶段，此时为芯片外部自动测试设备正常提供的时钟传递（scan shift）过程。在扫描使能信号转变为低电平时，由芯片内部OCC电路结构产生的高频时钟供给芯片，作为发射和捕获过程的时钟使用，发射的时钟可以低频也可高频，但捕获的时钟必须为高频时钟。在图1所示的波形中，在发射、捕获阶段的时钟波形为芯片内部给与的高频，其周期宽度（虚线间隔所示）与移位阶段相比有所变窄。
进一步地，在本发明一实施例中，如图2所示，本发明提供的测试时钟信号包括多个传递时钟、发射时钟和捕获时钟，所述传递时钟、所述发射时钟和所述捕获时钟的周期相同，即在发射阶段和捕获阶段的时钟波形仍然由自动测试设备提供，自动测试设备根据扫描使能信号的高低来决定输出传递时钟还是发射时钟和捕获时钟。在图2所示的实施例中，扫描使能信号为高电平时，输出周期为N的多个传递时钟；所述扫描使能信号为低电平时，输出所述发射时钟和所述捕获时钟，并且周期相同（即图中的虚线间隔宽度都是相同的）。本领域技术人员可以理解的是，在其他实施例中，也可以是扫描使能信号为低电平时，输出周期为N的多个传递时钟；所述扫描使能信号为高电平时，输出所述发射时钟和所述捕获时钟，并且周期相同。
进一步地，在本发明一实施例中，为了保证捕获阶段的时钟信号为高频时钟，需要对发射阶段和捕获阶段的波形的上升沿或下降沿的时间点进行调整，从而使芯片可以在捕获阶段接收到所需的高频时钟频率信号。这里所说的捕获阶段的时钟信号为高频时钟是指芯片接收到的信号为高频时钟信号，即在图2所示的示意图中，a点到d点为芯片接收到的发射阶段的时钟信号，d点到g点为芯片接收到的捕获阶段的时钟信号。如图2所示，传递时钟的周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的上升沿满足以下关系：N-A+B=1/f，其中，N为传递时钟的周期，A为发射时钟的波形起点到上升沿的时间（即图中c点到d点的时间），B为捕获时钟的波形起点到上升沿的时间（即图中f点到g点的时间），f为待测试芯片所需的高频时钟频率。例如，对于提供100M的全速扫描频率的实施方案：当移位阶段频率为10M情况下（即一个时钟周期N为100ns），更改launch波形的上升沿A为92ns（即图中c点到d点的时间为92ns），capture的上升沿B为2ns（即图中f点到g点的时间为2ns），则芯片接收到的capture阶段的时钟信号的周期为100ns-92ns(launch时钟周期上升沿时间至周期结束时间)与2ns(capture时钟周期的上升沿)的总和，即10ns，则其频率f为1/10ns即100MHz。因此，在保证N-A+B=1/f的前提下，可以随意调整发射时钟的波形和捕获时钟的波形的上升沿位置。在自动测试设备的波形分辨率为1ns的情况下，最高可以提供500M的高频，即默认scan shift为5M情况下（一个时钟周期N为200ns），launch的时钟上升沿设置为199ns，capture的时钟上升沿设置为1ns，两个上升沿所凑成的时钟周期为(100ns-99ns)+1ns,即2ns，频率为500MHz。
进一步地，在本发明另一实施例中，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的下降沿满足以下关系：N-C+D=1/f，其中，N为传递时钟的周期，C为发射时钟的波形起点到下降沿的时间，D为捕获时钟的波形起点到下降沿的时间，f为待测试芯片所需的高频时钟频率。例如，对于提供50M的全速扫描频率的实施方案：当移位阶段频率为10M情况下（即一个时钟周期N为100ns），更改launch波形的下降沿C为98ns，capture的下降沿D为18ns，则launch的时钟频率与移位的时钟频率一致，为10M；但capture的时钟频率，由launch和capture两个时钟下降沿组成，其周期为100ns-98ns(launch时钟周期下降沿时间至周期结束时间)与18ns(capture时钟周期的下降沿)的总和，即20ns，则其频率f为1/20ns即50MHz。因此，在保证N-C+D=1/f的前提下，可以随意调整发射时钟的波形和捕获时钟的波形的下降沿位置。
本发明提供的用于产生全速扫描测试时钟信号的方法，通过扫描使能信号控制产生包括传递时钟、发射时钟和捕获时钟的测试时钟信号，其中，传递时钟的频率和发射时钟、捕获时钟的频率相等，只需根据待测试芯片所需的高频时钟频率来改变launch与capture脉冲的上升或下降沿，使得两个时钟沿的组合可以产生出一个瞬间高频，用于全速扫描测试以满足测试高频需求，因此，可以省去芯片内部产生高频时钟的OCC电路，节约芯片面积，减少设计复杂程度。
相应地，本发明还提供一种用于产生全速扫描测试时钟信号的系统，包括：
检测模块，检测测试信号；
测试时钟信号生成模块，用于基于所述测试信号，生成测试时钟信号，所述测试时钟信号包括多个传递时钟、发射时钟和捕获时钟，所述传递时钟、所述发射时钟和所述捕获时钟的周期相同，根据所述周期和待测试芯片所需的高频时钟频率调整所述发射时钟和所述捕获时钟的上升沿或下降沿。
具体地，在本发明一实施例中，所述测试信号为扫描使能信号。所述扫描使能信号为高电平时，输出周期为N的多个传递时钟；所述扫描使能信号为低电平时，输出所述发射时钟和所述捕获时钟。
具体地，在本发明一实施例中，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的上升沿满足以下关系：N-A+B=1/f，其中，N为传递时钟的周期，A为发射时钟的波形起点到上升沿的时间，B为捕获时钟的波形起点到上升沿的时间，f为待测试芯片所需的高频时钟频率。
具体地，在本发明另一实施例中，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的下降沿满足以下关系：N-C+D=1/f，其中，N为传递时钟的周期，C为发射时钟的波形起点到下降沿的时间，D为捕获时钟的波形起点到下降沿的时间，f为待测试芯片所需的高频时钟频率。
本发明实施例还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时可实现如下步骤；
检测测试信号；
基于所述测试信号，生成测试时钟信号，所述测试时钟信号包括多个传递时钟、发射时钟和捕获时钟，所述传递时钟、所述发射时钟和所述捕获时钟的周期相同，根据所述周期和待测试芯片所需的高频时钟频率调整所述发射时钟和所述捕获时钟的上升沿或下降沿。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory,ROM) 、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书（包括伴随的权利要求、摘要和附图）中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书（包括伴随的权利要求、摘要和附图）中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器（DSP）来实现根据本发明实施例中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序（例如，计算机程序和计算机程序产品）。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
Claims (10)
1.一种用于产生全速扫描测试时钟信号的方法，其特征在于，包括以下步骤：
检测测试信号；
基于所述测试信号，生成测试时钟信号，所述测试时钟信号包括多个传递时钟、发射时钟和捕获时钟，所述传递时钟、所述发射时钟和所述捕获时钟的周期相同，根据所述周期和待测试芯片所需的高频时钟频率调整测试时钟信号的所述发射时钟和所述捕获时钟的上升沿或下降沿。
2.根据权利要求1所述的用于产生全速扫描测试时钟信号的方法，其特征在于，所述测试信号为扫描使能信号。
3.根据权利要求2所述的用于产生全速扫描测试时钟信号的方法，其特征在于，所述扫描使能信号为高电平时，输出周期为N的多个传递时钟；所述扫描使能信号为低电平时，输出所述发射时钟和所述捕获时钟。
4.根据权利要求1所述的用于产生全速扫描测试时钟信号的方法，其特征在于，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的上升沿满足以下关系：N-A+B=1/f，其中，N为传递时钟的周期，A为发射时钟的波形起点到上升沿的时间，B为捕获时钟的波形起点到上升沿的时间，f为待测试芯片所需的高频时钟频率。
5.根据权利要求1所述的用于产生全速扫描测试时钟信号的方法，其特征在于，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的下降沿满足以下关系：N-C+D=1/f，其中，N为传递时钟的周期，C为发射时钟的波形起点到下降沿的时间，D为捕获时钟的波形起点到下降沿的时间，f为待测试芯片所需的高频时钟频率。
6.一种用于产生全速扫描测试时钟信号的系统，其特征在于，包括：
检测模块，检测测试信号；
测试时钟信号生成模块，用于基于所述测试信号，生成测试时钟信号，所述测试时钟信号包括多个传递时钟、发射时钟和捕获时钟，所述传递时钟、所述发射时钟和所述捕获时钟的周期相同，根据所述周期和待测试芯片所需的高频时钟频率调整测试时钟信号的所述发射时钟和所述捕获时钟的上升沿或下降沿。
7.根据权利要求6所述的用于产生全速扫描测试时钟信号的系统，其特征在于，所述测试信号为扫描使能信号。
8.根据权利要求7所述的用于产生全速扫描测试时钟信号的系统，其特征在于，所述扫描使能信号为高电平时，输出周期为N的多个传递时钟；所述扫描使能信号为低电平时，输出所述发射时钟和所述捕获时钟。
9.根据权利要求6所述的用于产生全速扫描测试时钟信号的系统，其特征在于，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的上升沿满足以下关系：N-A+B=1/f，其中，N为传递时钟的周期，A为发射时钟的波形起点到上升沿的时间，B为捕获时钟的波形起点到上升沿的时间，f为待测试芯片所需的高频时钟频率。
10.根据权利要求6所述的用于产生全速扫描测试时钟信号的系统，其特征在于，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的下降沿满足以下关系：N-C+D=1/f，其中，N为传递时钟的周期，C为发射时钟的波形起点到下降沿的时间，D为捕获时钟的波形起点到下降沿的时间，f为待测试芯片所需的高频时钟频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211508669.2A CN115542140B (zh) | 2022-11-29 | 2022-11-29 | 用于产生全速扫描测试时钟信号的方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211508669.2A CN115542140B (zh) | 2022-11-29 | 2022-11-29 | 用于产生全速扫描测试时钟信号的方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115542140A true CN115542140A (zh) | 2022-12-30 |
| CN115542140B CN115542140B (zh) | 2023-03-10 |
Family
ID=84722461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211508669.2A Active CN115542140B (zh) | 2022-11-29 | 2022-11-29 | 用于产生全速扫描测试时钟信号的方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115542140B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006170894A (ja) * | 2004-12-17 | 2006-06-29 | Nec Electronics Corp | 半導体装置およびクロック生成装置 |
| CN1808159A (zh) * | 2004-11-18 | 2006-07-26 | 三洋电机株式会社 | 扫描测试电路 |
| CN101120261A (zh) * | 2004-12-13 | 2008-02-06 | 英飞凌科技股份公司 | 实速扫描测试的电路和方法 |
| US10573360B1 (en) * | 2018-11-29 | 2020-02-25 | Motorola Solutions, Inc. | Method and apparatus for adaptable phase training of high frequency clock signaling for data capture |
| CN115061533A (zh) * | 2022-08-19 | 2022-09-16 | 摩尔线程智能科技(北京)有限责任公司 | 时钟不确定性设置方法和装置、计算设备以及存储介质 |
-
2022
- 2022-11-29 CN CN202211508669.2A patent/CN115542140B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1808159A (zh) * | 2004-11-18 | 2006-07-26 | 三洋电机株式会社 | 扫描测试电路 |
| CN101120261A (zh) * | 2004-12-13 | 2008-02-06 | 英飞凌科技股份公司 | 实速扫描测试的电路和方法 |
| JP2006170894A (ja) * | 2004-12-17 | 2006-06-29 | Nec Electronics Corp | 半導体装置およびクロック生成装置 |
| US10573360B1 (en) * | 2018-11-29 | 2020-02-25 | Motorola Solutions, Inc. | Method and apparatus for adaptable phase training of high frequency clock signaling for data capture |
| CN115061533A (zh) * | 2022-08-19 | 2022-09-16 | 摩尔线程智能科技(北京)有限责任公司 | 时钟不确定性设置方法和装置、计算设备以及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115542140B (zh) | 2023-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7194669B2 (en) | Method and circuit for at-speed testing of scan circuits | |
| US6535986B1 (en) | Optimizing performance of a clocked system by adjusting clock control settings and clock frequency | |
| US20150188649A1 (en) | Methods and systems of synchronizer selection | |
| US7295048B2 (en) | Method and apparatus for generating spread spectrum clock signals having harmonic emission suppressions | |
| CN212622809U (zh) | 检测电路 | |
| US20090238317A1 (en) | Apparatus and method for transferring a signal from a fast clock domain to a slow clock domain | |
| US8441427B2 (en) | Gate driver having an output enable control circuit | |
| CN113312863B (zh) | 一种模拟时钟产生方法、装置、电子设备及可读存储介质 | |
| CN115542140B (zh) | 用于产生全速扫描测试时钟信号的方法及系统 | |
| US7973550B2 (en) | Semiconductor device test apparatus including interface unit and method of testing semiconductor device using the same | |
| US20100095170A1 (en) | Semiconductor integrated circuit device and delay fault testing method thereof | |
| JPS62245814A (ja) | パルス回路 | |
| US7558998B2 (en) | Semiconductor apparatus and clock generation unit | |
| WO2014030034A1 (en) | A circuit arrangement for logic built-in self-test of a semiconductor device and a method of operating such circuit arrangement | |
| US7706484B2 (en) | Coherent frequency clock generation and spectrum management with non-coherent phase | |
| US10156603B1 (en) | Apparatus for adding jitters to the edges of a pulse sequence | |
| US10276258B2 (en) | Memory controller for selecting read clock signal | |
| US7246286B2 (en) | Testing methods and chips for preventing asnchronous sampling errors | |
| US6603336B1 (en) | Signal duration representation by conformational clock cycles in different time domains | |
| US20230378956A1 (en) | Delay circuit and memory | |
| US11972838B2 (en) | Signal processing circuit, chip and electronic device | |
| JPH0368878A (ja) | 半導体集積回路装置 | |
| US11879939B2 (en) | System and method for testing clocking systems in integrated circuits | |
| JP4343665B2 (ja) | 伝送線路 | |
| US6967495B2 (en) | Dynamic burn-in apparatus and adapter card for dynamic burn-in apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |