CN109863413A - Serdes应用中基于扫描的测试设计 - Google Patents

Serdes应用中基于扫描的测试设计 Download PDF

Info

Publication number
CN109863413A
CN109863413A CN201680083103.6A CN201680083103A CN109863413A CN 109863413 A CN109863413 A CN 109863413A CN 201680083103 A CN201680083103 A CN 201680083103A CN 109863413 A CN109863413 A CN 109863413A
Authority
CN
China
Prior art keywords
test
scan
data
bit stream
test data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680083103.6A
Other languages
English (en)
Other versions
CN109863413B (zh
Inventor
钱浩立
戴逸飞
孙瑞清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merheng Technology Group Co Ltd
Original Assignee
Merheng Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Merheng Technology Group Co Ltd filed Critical Merheng Technology Group Co Ltd
Publication of CN109863413A publication Critical patent/CN109863413A/zh
Application granted granted Critical
Publication of CN109863413B publication Critical patent/CN109863413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G01R31/318563—Multiple simultaneous testing of subparts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

用于测试被测试器件(DUT)的操作的方法，包括在输入引脚处接收输入比特流，所述输入比特流包括用于所述DUT的多个扫描链的复用的扫描测试数据。所述方法进一步包括，解复用所述复用的扫描测试数据，以及向所述多个扫描链中的每一个提供解复用的扫描测试数据的对应的部分。所述方法进一步包括，在所述多个扫描链的每一个处，基于所述解复用的扫描测试数据的所述对应的部分对所述扫描链进行扫描，以生成输出测试数据。

Description

SERDES应用中基于扫描的测试设计
背景技术
芯片上的系统或片上系统(SoC)是集成电路，其包括硅器件。为了验证器件是否正确运行并且没有缺陷，可以使用硅自动测试设备(ATE)。鉴于此，执行扫描测试。在扫描测试期间，测试数据(例如测试图案数据或扫描数据)输入至设备。响应于输入测试数据，设备生成输出响应数据。为了确定器件是否正确地执行和/或没有缺陷，对响应数据进行评估/分析。例如，输出响应数据可以与目标响应相比较。
随着SoC的设计变得更加复杂(例如，包括更多硅器件)，器件的测试也变得更复杂。例如，更多数量的器件可要求测试图案数据尺寸(例如，扫描向量的数量)的增加。用于促进测试的输入/输出端口的数量也可以增加。进一步，执行测试所需要的时间也可以被延长。
附图说明
因此，在附图和以下描述中公开了采用单一的串行输入以接收复用的比特流的方法和系统。复用的比特流包括用于测试多个扫描链的多个扫描向量。在附图中：
图1是根据一个实施例的用于执行扫描测试的系统的框图；
图2示出了生成复用测试数据的示例；
图3是根据一个实施例的测试接收器的框图；
图4是根据一个实施例的测试发射器的框图；
图5示出了生成复用的测试结果数据的示例；并且
图6是示出采用复用的扫描测试数据的说明性方法的流程图。
然而，应理解，附图和详细说明中所给出的特定实施例不限制本公开。相反，它们为普通技术人员提供辨别与一个或多个实施例一同包含在所附权利要求书的范围内的的替代形式、等效物和修改方案的基础。
具体实施方式
本文公开了采用复用的扫描测试数据的方法和系统。根据实施例，用于测试被测试器件(DUT)的操作的方法包括在输入引脚处接收输入比特流，该输入比特流包括用于DUT的多个扫描链的复用的扫描测试数据。该方法进一步包括解复用该复用的扫描测试数据，以及向多个扫描链中的每一个提供解复用的扫描测试数据的对应的部分。该方法还包括在多个扫描链的每一个处基于解复用的扫描测试数据的对应的部分对扫描链进行扫描，以生成输出测试数据。
数字I/O引脚可以用于执行扫描测试。为了减少执行测试所需的时间，一个选项可以涉及使用更多数量的数字I/O引脚。因此，可以将更多的扫描数据输入到更多的扫描链中。然而，在大型片上系统(SoC)ASIC设计和实现中，芯片可以是有限引脚的。因此，提供更多数量的数字I/O引脚可能是不可行的。
根据另一个方法，已知为串行器/解串器(Serdes)接口的模拟接口用于执行扫描测试(硅ATE测试)。串行引脚与已知为IEEE 1149.6测试接收器的测试接收器耦合。IEEE1149.6测试接收器被设计为执行边界扫描测试，或联合测试行动组(JTAG)测试。这些测试接收器执行JTAG测试主要是为了测试板级功能-例如，硅是否被适当地焊接到板上，是否存在电短路等。尽管这些接收器的带宽相对低(例如，数量级为几百MHz)，带宽足以促进边界扫描测试。
SerDes接口被配备为处理显著高于IEEE 1149.6测试接收器的带宽的数据速度。并且，SerDes接口可以处理比通常与扫描测试信令相关联的带宽高得多的带宽。例如，SerDes速度可以在10到25Gbits/秒或甚至50Gbits/秒的范围内。相反，扫描测试信令可以需要100到200Mbits/秒的带宽。
根据本公开的方面，利用了作为SerDes接口的部分的接收器。这些接收器被配置成处理正常的SerDes业务量(例如，高带宽业务量)，并且，因此，提供IEEE 1149.6测试接收器被配置成处理边界扫描测试的带宽的更高的带宽。进一步，复用的测试图案数据被输入到单个SerDes输入端口。复用的测试图案数据包括用于多个扫描链的测试图案数据。因此，减少了用于测试多个扫描链的I/O端口的数量。此外，因为接收器提供更快的速度，减少了执行多个扫描链的扫描测试所需的时间。
图1是根据至少一个实施例的用于执行扫描测试的系统的框图100。参考图1，串行输入引脚102和串行输出引脚112被示为在扫描测试模式中起作用。根据各种实施例，引脚102和112是SerDes引脚。串行输入引脚102耦合到测试接收器104。根据各种实施例，测试接收器104是上文中描述的被配置成处理SerDes业务量(例如，高带宽业务量)的接收器的示例。测试接收器104耦合到待测试的数字逻辑108(例如，被测试器件或DUT)。数字逻辑108包括多个扫描链(例如，扫描链108-1,108-2,108-3，......，108-N)。数字逻辑106的扫描测试链耦合到测试发射器110，测试发射器110耦合到串行输出引脚112。
在扫描测试模式期间的操作中，测试器装置将复用的测试数据输入到串行输入引脚102。复用的测试数据用于测试多个扫描链(例如，扫描链108-1,108-2,108-3，......，108-N)。以使得测试数据可由测试接收器104解读的方式对测试数据进行复用。测试接收器104对测试数据解复用，以将测试数据提供给适当的扫描链。响应于测试数据，扫描链生成输出响应数据。输出响应数据被提供给测试发射器110。测试发射器110复用响应数据并将复用的响应数据提供给串行输出引脚112。
当不处于扫描测试模式时，串行输入引脚102/串行输出引脚112执行接收/发射正常SerDes业务量的常规功能。
图2示出了生成复用的测试数据的示例。在图2的示例中，复用的测试数据用于测试N＝4个扫描链。然而，应理解，数量N可以更大或更小。
测试数据包括扫描测试数据208-1,208-2,208-3和208-4。扫描测试数据208-1被提供用于第一扫描链(例如，扫描测试链108-1)，并且由L比特(D0[0]，D0[1]，D0[2]，...，D0[L-1])组成。扫描测试数据208-2被提供用于第二扫描链(例如，扫描测试链108-2)，并且由L比特(D1[0]，D1[1]，D1[2]，...，D1[L-1])组成。扫描测试数据208-3被提供用于第三扫描链(例如，扫描测试链108-3)，并且由L比特(D2[0]，D2[1]，D2[2]，...，D2[L-1])组成。扫描测试数据208-4被提供用于第四扫描链(例如，扫描测试链108-N，其中在图2的示例中N＝4)，并且由L比特(D3[0]，D3[1]，D3[2]，...，D3[L-1])组成。
为了使测试接收器104能够从复用的比特流(例如，比特流216)中解包扫描测试数据208-1,208-2,208-3和208-4，提供了前帧数据。前帧数据包括前帧数据210-1,210-2,210-3和210-4。提供前帧数据210-1用于第一链(例如，扫描测试链108-1)，并且由4比特(P0[0]，P0[1]，P0[2]，P0[3])组成。提供前帧数据210-2用于第二链(例如，扫描测试链108-2)，并且由4比特(P1[0]，P1[1]，P1[2]，P1[3])组成。提供前帧数据210-3用于第三链(例如，扫描测试链108-3)，并且由4比特(P2[0]，P2[1]，P2[2]，P2[3])组成。提供前帧数据210-4用于第四链(例如，扫描测试链108-N，其中在图2的实例中N＝4)，并且由4比特(P3[0]，P3[1]，P3[2]，P3[3])组成。
继续参考图2，前帧数据进行交织，并且扫描测试数据进行交织。例如，对前帧数据进行交织以产生比特流212。比特流212以比特P0[0]，P1[0]，P2[0]，P3[0]，P0[1]，P1[1]，...开始，并以比特...P2[2]，P3[2]，P0[3]，P1[3]，P2[3]，P3[3]结束。如下文中将进一步详细描述的，比特流212用作起始帧定界符(SFD)。
进一步，对扫描测试数据进行交织以产生比特流214。比特流214以比特D0[0],D1[0],D2[0],D3[0],D0[1],D1[1],…,开始，并以比特…D0[L-1],D1[L-1],D2[L-1],D3[L-1]结束。连结比特流212和214以产生比特流216。
返回参考图1，在扫描测试模式期间，经由串行输入引脚102将比特流216输入到测试接收器104。应理解，如图2所示的比特流216仅是可以使用的输入流的一个示例。如果测试接收器104能够正确地解码比特流，则可以使用其他比特流形式(例如，涉及不同的交织和/或连结算法)，以从比特流解包扫描测试数据208-1，208-2，208-3和208-4。
图3是根据一个实施例的测试接收器104的框图300。测试接收器104包括帧锁定器块302、对准块304和解复用器310。在扫描测试模式中，测试接收器104用作串行输入、并行输出(SIPO)移位寄存器。鉴于此，测试接收器104接收串行比特流(例如，比特流216)，并将扫描测试数据输出到适当的扫描链。例如，参考图1和图3，测试接收器104将扫描测试数据208-1输出到扫描链108-1，将扫描测试数据208-2输出到扫描链108-2，等等。
如上文参考图2所公开的，比特流216包括SFD(例如，比特流212)。当比特流216被输入到测试接收器104时，帧锁定器块302锁定SFD。鉴于此，帧锁定器块302将SFD识别为帧的报头，并且识别出SFD之后的比特(例如，比特流214)对应于测试图案数据。此外，帧锁定器块302将比特流214输出到解复用器310。此外，帧锁定器块302将通道选择器308输出到解复用器310的控制输入(例如，选择输入)。
通道选择器308控制解复用器310，使得扫描测试数据被引导到适当的扫描链(例如，扫描测试数据208-1到扫描链108-1，扫描测试数据208-2到扫描链108-2，等等)。基于图2的示例中所示的交织，通道选择器308可以实现为2位计数器。
计数器用作索引，使得测试图案数据(例如，比特流214)的每个比特被发送到正确的扫描链(或通道)。例如，当计数器的值等于0时，比特流214的第一比特(D0[0])被引导到第一通道312-1。当计数器的值等于1时，比特流214的下一比特(D1[0])被引导到第二通道312-2。当计数器的值等于2时，比特流214的下一比特(D2[0])被引导到第三通道312-3。当计数器的值等于3时，比特流214的下一比特(D3[0])被引导到第四通道312-4。当2位计数器复位并且顺序递增时，比特流的接下来的四位依次被引导到通道312-1,312-2,312-3,312-4。
对准块304执行时钟域传输操作。在扫描测试模式下，SerDes接口和扫描测试操作根据不同的时钟域运行。例如，SerDes接口可以根据具有fSerDes频率的时钟运行。扫描测试操作可以根据具有fscan频率的时钟运行。SerDes以测试模式的其自身的频率工作。这个频率是扫描时钟频率的N倍，因此它们不会共享相同的时钟域。本文中，对准块被实现为跨域时钟域，从测试数据接收器时钟到扫描时钟域(例如，以保证扫描链捕获链数据而非被损坏的数据)。
然后，扫描测试数据被输出到DUT的适当的扫描链。应理解，在运行扫描测试的过程中，可能发送没有操作的额外循环。这些额外的循环考虑到测试接收器104执行先前描述的操作所需的时间(例如，锁定SFD并从数据流216剥离(或移出)SFD)。因此，保持了SFD的完整性。
DUT的扫描链响应于扫描测试数据产生测试结果数据(或响应数据)。测试结果数据被输出到测试发射器110。
图4是根据一个实施例的测试发射器110的框图400。测试发射器包括对准块402和数据重新排序块404(例如，复用器)。对准块402从DUT接收测试结果数据。对准块402执行与先前参考对准快302描述的操作互补的操作。对准块402在本文中被实现为跨越时钟域即从扫描时钟到测试数据发射器时钟域(例如，为了保证数据重新排序块404捕获测试结果数据而没有损坏)。
对准块402输出对准的数据到数据重新排序块404。数据重新排序块404执行与先前参考解复用器310描述的功能互补的功能。进一步，数据重新排序块404可以将前帧数据附加在复用的测试结果数据之前，以产生比特流416。在比特流416中，来自N个扫描链的测试结果以N*fscan的速度重新排序。现在将参考图5更详细地描述比特流416的产生。
图5示出了产生复用的测试结果数据的示例。在图5的示例中，从测试N＝4个扫描链导出复用的测试结果数据。然而，应理解，数量N可以更大或更小。
测试结果数据包括测试结果数据508-1,508-2,508-3,和508-4。测试结果数据508-1由第一扫描链(例如，扫描测试链108-1)产生，并且由L比特(O0[0],O0[1],O0[2],…,O0[L-1])组成。测试结果数据508-2由第二扫描链(例如，扫描测试链108-2)产生，并且由L比特(O1[0],O1[1],O1[2],…,O1[L-1])组成。测试结果数据508-3由第三扫描链(例如，扫描测试链108-3)产生，并且由L比特(O2[0],O2[1],O2[2],…,O2[L-1])组成。测试结果数据508-4由第四扫描链(例如，扫描链108-N，其中在图5的示例中N＝4)产生，并且由L比特(O3[0],O3[1],O3[2],…,O3[L-1])组成。
为了使测试器设备能够从复用的比特流(例如，比特流416)解包测试结果数据508-1,508-2,508-3和508-4，提供了前帧数据。根据一个实施例，前帧数据包括由先前参考图2描述的前帧数据210-1,210-2,210-3和210-4。
继续参考图5，对前帧数据进行交织，并且对扫描测试数据进行交织。类似于先前参考图2描述的交织，对前帧数据进行交织以产生比特流512。比特流512以比特P0[0]，P1[0]，P2[0]，P3[0]，P0[1]，P1[1]，...开始，并以比特...P2[2]，P3[2]，P0[3]，P1[3]，P2[3]，P3[3]结束。如下文中将进一步详细描述的，比特流512用作SFD。
进一步，对测试结果数据进行交织以产生比特流514。比特流514以比特O0[0],O1[0],O2[0],O3[0],O0[1],O1[1],…,开始，并以比特…O0[L-1],O1[L-1],O2[L-1],O3[L-1]结束。连结比特流512和比特流514以产生比特流416。
比特流416输出到测试器设备(例如，经由串行输出引脚112)。应理解，如图5所示的比特流416仅是可以使用的输出流的示例。如果测试器设备能够正确地解码比特流，则可以使用其他形式的比特流(例如，涉及不同的交织和/或连结算法)，以从比特流解包测试结果数据508-1,508-2,508-3和508-4。
当比特流416输出到测试器设备时，测试器设备能够锁定SFD(例如，比特流512)。鉴于此，帧锁定器块302将SFD识别为帧的报头，并且识别出SFD之后的比特(例如，比特流514)对应于测试结果数据。然后，测试器设备可以解复用测试结果数据。可以以与先前参考图3的解复用器310描述的方式类似的方式执行解复用。
测试结果数据被评估/分析以确定器件106是否正确操作和/或没有缺陷。例如，测试器设备可以将测试结果数据与目标响应进行比较。
图6是示出采用复用的扫描测试数据的说明性方法600的流程图。在方法600中，在块602，在输入引脚处接收输入比特流。输入比特流包括用于DUT的多个扫描链的复用的扫描测试数据。在块604，识别出也包括在输入比特流中的SFD。在块606，复用的扫描测试数据被解复用。在块608，解复用的扫描测试数据的对应的部分被提供给多个扫描链的每一个。在块610，在多个扫描链中的每一个处，基于解复用的扫描测试数据的对应的部分对扫描链进行扫描。因此，由每个扫描链产生输出测试数据。在块612，由多个扫描链产生的输出测试数据被复用以产生复用的输出比特流。
本文公开的实施例包括：用于测试DUT的操作的方法，包括在输入引脚处接收输入比特流，该输入比特流包括用于DUT的多个扫描链的复用的扫描测试数据。该方法进一步包括解复用该复用的扫描测试数据，并向多个扫描链的每一个提供解复用的扫描测试数据的对应的部分。该方法进一步包括，在多个扫描链的每一个处，基于解复用的扫描测试数据的对应的部分对该扫描链进行扫描，以产生0输出测试数据。
本文公开的实施例可以以任何组合具有以下附加元素的一个或多个。元素1：其中输入引脚是串行器-解串器(SerDes)输入引脚。元素2：其中输入比特流进一步包括起始帧定界符(SFD)。元素3：进一步包括响应于接收输入比特流来识别SFD，其中响应于识别SFD来执行对复用的扫描测试数据解复用。元素4：进一步包括复用输出测试数据，输出测试数据由多个扫描链产生以产生复用的输出比特流。
一旦完全理解了前面的公开，许多变化和修改对本领域内技术人员而言是明显的。该方法和系统可用于在其他设备中执行测试和/或引导数据，其中引脚可用性可能是有限的。随后的权利要求旨在涵盖可适用的这些变化。

Claims (5)

1.一种用于被测试器件(DUT)的测试操作的方法，包括：
在输入引脚处接收输入比特流，所述输入比特流包括用于所述DUT的多个扫描链的复用的扫描测试数据；
解复用所述输入比特流；
向所述多个扫描链的每一个提供所述解复用的扫描测试数据的对应的部分；以及
在所述多个扫描链中的每一个处，基于所述解复用的扫描测试数据的所述对应的部分对所述扫描链进行扫描，以产生输出测试数据。
2.如权利要求1所述的方法，其中，所述输入引脚是串行器/解串器(SerDes)输入引脚。
3.如权利要求1所述的方法，其中，所述输入比特流进一步包括起始帧定界符(SFD)。
4.如权利要求3所述的方法，进一步包括响应于接收所述输入比特流来识别所述SFD，
其中响应于识别所述SFD来对所述复用的扫描测试数据执行解复用。
5.如权利要求1所述的方法，进一步包括复用由所述多个扫描链产生的所述输出测试数据以产生复用的输出比特流。
CN201680083103.6A 2016-05-20 2016-05-20 Serdes应用中基于扫描的测试设计 Active CN109863413B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/082796 WO2017197638A1 (en) 2016-05-20 2016-05-20 Scan based test design in serdes applications

Publications (2)

Publication Number Publication Date
CN109863413A true CN109863413A (zh) 2019-06-07
CN109863413B CN109863413B (zh) 2022-03-25

Family

ID=60324613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680083103.6A Active CN109863413B (zh) 2016-05-20 2016-05-20 Serdes应用中基于扫描的测试设计

Country Status (3)

Country Link
US (1) US11112459B2 (zh)
CN (1) CN109863413B (zh)
WO (1) WO2017197638A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217204A (zh) * 2021-11-29 2022-03-22 芯盟科技有限公司 一种用于观察插入测试电路的测试点的电路和方法
WO2023272439A1 (zh) * 2021-06-28 2023-01-05 华为技术有限公司 芯片和芯片测试装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11860751B1 (en) * 2021-06-18 2024-01-02 Synopsys, Inc. Deterministic data latency in serializer/deserializer-based design for test systems

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0576749A1 (en) * 1992-06-30 1994-01-05 Discovision Associates Data pipeline system and data encoding method
US5592493A (en) * 1994-09-13 1997-01-07 Motorola Inc. Serial scan chain architecture for a data processing system and method of operation
US6094443A (en) * 1997-10-30 2000-07-25 Advanced Micro Devices, Inc. Apparatus and method for detecting a prescribed pattern in a data stream by selectively skipping groups of nonrelevant data bytes
US20030046623A1 (en) * 2001-09-04 2003-03-06 Ajay Khoche Bandwidth matching for scan architectures in an integrated circuit
US20040049723A1 (en) * 2002-09-02 2004-03-11 Teruhisa Obara Semiconductor integrated circuit with a test circuit
WO2005013037A2 (en) * 2003-08-01 2005-02-10 Syntest Technologies, Inc. Method and apparatus for shifting at-speed scan patterns in a scan-based integrated circuit
CN1650180A (zh) * 2002-05-03 2005-08-03 通用仪表公司 安全扫描
CN1890711A (zh) * 2003-10-10 2007-01-03 新加坡科技研究局 将数字信号编码成可扩缩比特流的方法和对可扩缩比特流解码的方法
US7269771B1 (en) * 2003-09-30 2007-09-11 Lattice Semiconductor Corporation Semiconductor device adapted for forming multiple scan chains
CN102341718A (zh) * 2009-03-04 2012-02-01 阿尔卡特朗讯 用于使用多个指令类型进行系统测试的方法与设备
CN102621483A (zh) * 2012-03-27 2012-08-01 中国人民解放军国防科学技术大学 多链路并行边界扫描测试装置及方法
CN103033741A (zh) * 2011-09-30 2013-04-10 重庆重邮信科通信技术有限公司 一种具有扫描链测试功能的芯片及测试方法
CN103366827A (zh) * 2013-06-26 2013-10-23 上海宏力半导体制造有限公司 存储器、通过测试机台对存储器进行测试的方法
CN105572573A (zh) * 2014-10-30 2016-05-11 国际商业机器公司 用于存储器时序测试的扫描链、扫描链构建方法和相应装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US609443A (en) 1898-08-23 Vehicle-motor
GB2361850B (en) * 2000-04-25 2003-12-24 Ubinetics Ltd Multiplexing and de-multiplexing
US6748564B1 (en) * 2000-10-24 2004-06-08 Nptest, Llc Scan stream sequencing for testing integrated circuits
JP2002163900A (ja) * 2000-11-22 2002-06-07 Hitachi Ltd 半導体ウエハ、半導体チップ、半導体装置および半導体装置の製造方法
GB2371954B (en) * 2001-02-01 2003-02-19 3Com Corp Interface system for wireless node and network node
US7007213B2 (en) * 2001-02-15 2006-02-28 Syntest Technologies, Inc. Multiple-capture DFT system for detecting or locating crossing clock-domain faults during self-test or scan-test
DE10340828A1 (de) 2003-09-04 2005-04-28 Infineon Technologies Ag Testanordnung und Verfahren zur Auswahl eines Testmodus-Ausgabekanals
US7888955B2 (en) 2007-09-25 2011-02-15 Formfactor, Inc. Method and apparatus for testing devices using serially controlled resources

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0576749A1 (en) * 1992-06-30 1994-01-05 Discovision Associates Data pipeline system and data encoding method
US5592493A (en) * 1994-09-13 1997-01-07 Motorola Inc. Serial scan chain architecture for a data processing system and method of operation
US6094443A (en) * 1997-10-30 2000-07-25 Advanced Micro Devices, Inc. Apparatus and method for detecting a prescribed pattern in a data stream by selectively skipping groups of nonrelevant data bytes
US20030046623A1 (en) * 2001-09-04 2003-03-06 Ajay Khoche Bandwidth matching for scan architectures in an integrated circuit
CN1650180A (zh) * 2002-05-03 2005-08-03 通用仪表公司 安全扫描
US20040049723A1 (en) * 2002-09-02 2004-03-11 Teruhisa Obara Semiconductor integrated circuit with a test circuit
WO2005013037A2 (en) * 2003-08-01 2005-02-10 Syntest Technologies, Inc. Method and apparatus for shifting at-speed scan patterns in a scan-based integrated circuit
US7269771B1 (en) * 2003-09-30 2007-09-11 Lattice Semiconductor Corporation Semiconductor device adapted for forming multiple scan chains
CN1890711A (zh) * 2003-10-10 2007-01-03 新加坡科技研究局 将数字信号编码成可扩缩比特流的方法和对可扩缩比特流解码的方法
CN102341718A (zh) * 2009-03-04 2012-02-01 阿尔卡特朗讯 用于使用多个指令类型进行系统测试的方法与设备
CN103033741A (zh) * 2011-09-30 2013-04-10 重庆重邮信科通信技术有限公司 一种具有扫描链测试功能的芯片及测试方法
CN102621483A (zh) * 2012-03-27 2012-08-01 中国人民解放军国防科学技术大学 多链路并行边界扫描测试装置及方法
CN103366827A (zh) * 2013-06-26 2013-10-23 上海宏力半导体制造有限公司 存储器、通过测试机台对存储器进行测试的方法
CN105572573A (zh) * 2014-10-30 2016-05-11 国际商业机器公司 用于存储器时序测试的扫描链、扫描链构建方法和相应装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023272439A1 (zh) * 2021-06-28 2023-01-05 华为技术有限公司 芯片和芯片测试装置
CN114217204A (zh) * 2021-11-29 2022-03-22 芯盟科技有限公司 一种用于观察插入测试电路的测试点的电路和方法
CN114217204B (zh) * 2021-11-29 2024-06-07 芯盟科技有限公司 一种用于观察插入测试电路的测试点的电路和方法

Also Published As

Publication number Publication date
CN109863413B (zh) 2022-03-25
US20180306862A1 (en) 2018-10-25
US11112459B2 (en) 2021-09-07
WO2017197638A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
JP6544772B2 (ja) スキャンテスト用のテストモード制御信号を生成可能な集積回路
US6327684B1 (en) Method of testing at-speed circuits having asynchronous clocks and controller for use therewith
US6374388B1 (en) Equivalent time capture scheme for bit patterns within high data rate signals
CN101911491B (zh) 用于分析扫描链和确定扫描链中的保持时间故障的数目或位置的方法
US7275195B2 (en) Programmable built-in self-test circuit for serializer/deserializer circuits and method
CN109863413A (zh) Serdes应用中基于扫描的测试设计
US20070198882A1 (en) Method and circuit for lssd testing
CN101485146A (zh) 基于高速串行纵横开关的回送模块
CN106526463B (zh) 具扫描测试的集成电路及其测试方法
US20110292990A1 (en) Multiple-input, on-chip oscilloscope
US20130159803A1 (en) Asynchronous circuit with an at-speed built-in self-test (bist) architecture
CN107305237A (zh) 双向扫描链结构及其制造方法
US20210148977A1 (en) Side-channel signature based pcb authentication using jtag architecture and a challenge-response mechanism
CN104950251B (zh) 一种片上系统soc芯片的时钟网络系统
CN101163978B (zh) 可测试电子电路及其测试方法和测试器
US9234938B2 (en) Monitoring on-chip clock control during integrated circuit testing
KR20190044109A (ko) 웨이브 파이프라인 논리 회로 스캐닝 시스템
CN107045100A (zh) 片上测试图案生成
CN110007217A (zh) 一种低功耗边界扫描测试方法
CN102680881B (zh) 测试技术和电路的设计
US6877121B1 (en) Boundary scan cell for testing AC coupled line using phase modulation technique
EP2965100B1 (en) Self-testing integrated circuits
US7739567B2 (en) Utilizing serializer-deserializer transmit and receive pads for parallel scan test data
US8793546B2 (en) Integrated circuit comprising scan test circuitry with parallel reordered scan chains
Robertson et al. Testing high-speed, large scale implementation of SerDes I/Os on chips used in throughput computing systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant