CN1650180A - 安全扫描 - Google Patents

安全扫描 Download PDF

Info

Publication number
CN1650180A
CN1650180A CN03810018.5A CN03810018A CN1650180A CN 1650180 A CN1650180 A CN 1650180A CN 03810018 A CN03810018 A CN 03810018A CN 1650180 A CN1650180 A CN 1650180A
Authority
CN
China
Prior art keywords
circuit
test
data
detecting information
scan chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03810018.5A
Other languages
English (en)
Inventor
马德胡苏丹·R·佩帑工达
迈克尔·W·约翰逊
埃里克·J·斯普龙克
安·通萨特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
General Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Instrument Corp filed Critical General Instrument Corp
Publication of CN1650180A publication Critical patent/CN1650180A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318588—Security aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0637—Modes of operation, e.g. cipher block chaining [CBC], electronic codebook [ECB] or Galois/counter mode [GCM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/26—Testing cryptographic entity, e.g. testing integrity of encryption key or encryption algorithm

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

根据本发明，公开了一种能够自动化扫描测试的电路。在该电路中包括密码机、数字电路、输入引脚和输出引脚。密码机至少能够执行一个或多个数字信号的加密和解密中的一个。数字电路包括组合逻辑和多个存储单元。存储单元具有串行连接到扫描链中的扫描输入端。输入引脚和输出引脚连接到扫描链。输入引脚和输出引脚中的至少一个载有至少某些扫描链的密文数据。

Description

安全扫描
本申请要求在2002年5月3日提交的题为“Secure Scan”的美国临时申请Serial No.60/377,551(Attorney Docket No.18926-009600US)；和在2003年5月1日提交的同样题为“Secure Scan”的美国申请Serial No.__/__，__(Attorney Docket No.18926-009610US)的优先权。
技术领域
本发明一般涉及电子电路，并且更具体地，涉及通过扫描链进行的电子电路的自动化测试。
背景技术
扫描电路被用于测试数字集成电路和电路卡。内部扫描允许将输入的扫描信号串行转移到数字集成电路的具有F/F(flip-flop触发器)的扫描链中，用以在初始状态时载入这些数据。一旦载入这些数据，则可以钟控集成电路使之进入正常操作模式。一旦正常操作停止，则可以从扫描链读出输出扫描信号，用于分析确认集成电路的正确操作。相似地，可以使用测试集成电路输入/输出引脚的边界扫描技术来测试电路卡连线。
通过改变安全级，可以在国外执行和/或在测试设备中执行数字集成电路的测试。某些机构仅允许在国内测试他们所使用的数字电路。某些人认为内部或者边界扫描链的输入和/或输出可被用于获取关于他们所测试的电路的信息。传统上使用物理的防卫措施来保护测试向量防止非法利用。例如，由受限制的群体利用测试向量和存储该测试向量的电路测试器。物理的防卫和审查一般被视为是可盗取的。
发明内容
在本发明的一个实施例中，公开了一种能够进行自动化扫描测试的电路。在电路中包括密码机、数字电路、输入引脚和输出引脚。密码机至少能够执行一个或多个数字信号的加密和解密中的一个。数字电路包括组合逻辑和多个存储单元。存储单元具有串行连接到扫描链中的扫描输入端。输入引脚和输出引脚连接到扫描链。输入引脚和输出引脚中的至少一个载有至少某些扫描链的密文数据。
附图说明
结合附图描述了本发明，在附图中：
图1是电路测试系统的实施例的框图；
图2A～H是框图，每一个示出了被测设备(DUT，Device UnderTest)部分的实施例；
图3A～C是框图，每一个示出了加密电路的实施例；
图4是用于测试DUT的处理的实施例的流程图；和
图5是测试脚本的实施例的时序图。
在附图中，相似的部件和/或特征可以具有相同的参考标记。而且，通过在参考标记后加入“-”，以及通过在相似的部件中进行区分的第二标记，可以区分相同类型的不同部件。如果在本说明书中仅使用了第一参考标记，则本描述适用于任何一个具有相同的第一参考标记的相似部件，而与第二参考标记无关。
具体实施方式
随后的描述仅提供了优选示例性实施例，并且目的并不在于限制本发明的范围、应用范围或者配置。更确切地，随后的关于优选示例性实施例的描述将向本领域的技术人员提供用于实现本发明的优选示例性实施例的有效描述。应当理解，在不偏离附属权利要求所述的本发明的精神和范围的前提下，可以在元件的功能和设置上进行不同的修改。
首先参考图1，示出了电路测试系统100的实施例的框图。测试系统100被用于确认被测设备(DUT)正在正常工作。该测试可以支持DUT调试，产量测试等等。在电路测试系统中包括设计工作站104、电路测试器108、DUT 112、输入测试向量116和输出测试向量。DUT112典型地插入到DUT托架中，该DUT托架是电路测试器108的一部分。自动化系统可以允许载入许多个DUT 112用于串行地测试每一个DUT 112。DUT 112可以是裸片、已封装的集成电路(IC)、混合封装的多个IC、具有一个或多个IC的电路卡、具有一个或多个电路卡的模块、模块的系统、或者任何其他的电路结构。DUT 112包括能够进行加密、解密和/或杂凑功能操作(hash function)的密码功能。
电路测试器108向DUT 112施加信号并且读出其他的信号。配置信息和输入测试向量116命令电路测试器108怎样激励DUT 112。该激励使得DUT 112的输出信号出现反应。由电路测试器108记录这些反应并且存储这些反应作为输出测试向量。电路测试器108还可以使输出测试向量同一组期望的测试向量124进行比较，由此测试器108可以得到关于DUT 112是否正常运行的结论。
设计工作站104可以具有许多种功能，并且其被用于创建输入测试向量116和所期望的测试向量124。在许多情况中，设计工作站104具有用于产生测试向量的DUT 112的逻辑模型。该逻辑模型能够以同DUT相同的方式加密扫描信号，因此可以以确定的方式产生期望的测试向量。某些实施例可以通过设计工作站104使用公钥或者私钥加密输入测试向量。DUT在将这些输入测试向量116载入到扫描链的触发器(F/F)之前，将解密这些输入测试向量116，由此输入激励是确定的。
输入测试向量116可被用于将种子、DUT序列号、密钥和其他初始化信息载入到DUT 112中。输入测试向量可以针对每个DUT部分定制或者完全定制，并且可以是明文的形式或者是密文的形式。例如，可以准备完全加密或部分加密的测试向量用于具体的DUT 112，其具有存储在DUT中的唯一的密钥。可用在DUT上的标志与由输入测试向量116载入的DUT序列号相匹配。
通过参考图2A～H，示出了框图，每一个框图示出了DUT 112部分的实施例。所示部分可以是DUT的全部或者是DUT的一部分。首先参考图2A，示出了单一的内部扫描链DUT 112-1，其可以选择性地解密、选择性地加密和/或选择性地杂凑扫描信号。在DUT 112-1中包括电路模块204、多个开关208、加密电路212、旁路电路216、解密电路220和扫描接口224。虽然本实施例仅包括单一的扫描链，但是某些DUT的实施例可以包括任意数目的分立的扫描链。
电路模块204典型地是F/F或寄存器的组合(例如，存储单元的组合)和组合逻辑。电路模块204的F/F和寄存器串行地连接在内部扫描链中。扫描接口224接收在输出测试向量116中载明地扫描信号。第一开关208-1用于将扫描信号连接到解密电路220或者解密电路的旁路电路216。这样，某些扫描信号可以被解密而某些扫描信号则没有。通过第一开关208-1，可以使用每个输入测试向量中的一位来选择性地激活解密操作。在本实施例中，解密电路使用串行解密和加密。
一旦扫描信号完整地成为明文形式，则将其提供给电路模块204。电路模块的寄存器和F/F以串行的方式载入这些初始信号。激活“捕获”信号以钟控电路模块204进入正常操作。一旦正常操作结束并且“捕获”信号失效，则电路模块204中的扫描链以串行的方式载出。通过可替换地使用加密电路212或者旁路电路216，第二开关208-2用于选择性地加密或者杂凑输出扫描信号。可以被部分地或者完整地加密/杂凑的输出扫描信号，作为输出测试向量的一部分通过扫描接口输出到寄存器。虽然考虑到杂凑函数的单项特性不允许恢复输出扫描信号的明文译本，但是使用杂凑输出允许校验电路模块204是否在正常工作。
通过参考图2B，示出了DUT 112-2的另一实施例。该实施例包括用于多个电路模块204的多个扫描链。存在多个由输出测试向量116以并行方式驱动的输入扫描信号。第一开关208可以独立地关闭或者打开关于每个扫描信号的解密操作。解密电路220可以通过串行算法解密每个信号，或者可以通过分组算法解密多个输入扫描信号。例如，可能存在64个输入扫描信号，其每一个提供了用于分组解密的一位。
明文输入扫描信号载入到它们各自的电路模块204中。在本实施例中，每个电路模块204存在一个扫描信号。在通过有效的“捕获”信号正常操作后，继续钟控电路模块204，使得多个扫描链以串行方式移位输出。第二开关组208可以选择性地操纵不同的输出扫描信号。例如，4个输出扫描信号可以被完整地或者部分地加密，而剩下的保持不受影响。加密电路212可以使用串行算法或者分组算法。
图2C的实施例112-3与图2B的实施例相似，除了不解密任何输入信号。在图2D中，示出了另一实施例112-4，其加密所有的输出扫描信号。图2E示出了实施例112-5，其加密某些输出扫描信号，而剩下的保持不受影响。换言之，不可以选择性地加密单一的输出扫描信号。在图2F的实施例112-6中，某些完整的输入扫描信号被解密而其他的不是。而且，某些完整的输出扫描信号被加密或者杂凑而其他的不是。具体的链可以具有加密、解密和/或杂凑的任何排列。
图2G和2H的实施例112-7、112-8涉及具有多个IC的实施例。这些IC可以具有在相同的或者不同的电路板上的相同的或者不同的封装。在图2G中，不同IC中的三个电路模块具有以串行方式连接的扫描链。解密和加密电路可以在分立的IC中、同一IC中或者作为一个电路模块204集成到同一IC中。本实施例112-7具有用于全部扫描信号的旁路电路216，但是其他的实施例可能具有部分扫描信号旁通功能。
参考图2H，本实施例112-8测试内部扫描和边界扫描。第一电路204-1的内部扫描连接到边界扫描链228和第二电路204-2。这样，还可以加密边界扫描链。某些实施例可以通过可能的密码技术测试边界扫描接口，而不需要通过内部扫描链进行链接。而且，用于多个芯片封装、电路卡和模块的边界扫描链可以是以任意组合链接在一起的，用以测试这些电路组合。
下面参考图3A，示出了加密电路212-1的实施例的框图。该加密电路212-1的实施例执行分组加密。字扩展模块308获取输出扫描信号并且复制某些信号用以获得具有块密码机字长的块。例如，如果通过块密码机304加密64位块并且仅有32个输出扫描信号输入到字扩展模块308，则将复制每个输出扫描信号用以获得用于加密的64位块。
可以以任何方式扩展输出扫描信号的位。例如，某些位可以被复制两次，某些可能完全没有被复制，而某些可能被复制四次，用以获得针对块的每个位的输入。可以控制分配给复制信号的位位置(bitpositions)。该扩展处理可以是可编程的，由此可以以不同的方式扩展测试脚本。可以以可定制的方式，将输入给字扩展模块308的每个位分配给一个或者多个输出位位置。输入测试向量116可被用于配置字扩展模块。
某些实施例可以具有基于不需要配置的有效输入位进行扩展的设置算法。还可以基于输入位执行算法功能，例如，扩展输出位是一个或者多个输入位的异或。某些实施例可以确定何时输出扫描信号旁通过(bypass)加密电路212-1并且在其位置上扩展另一位。虽然本实施例使用位复制或者算法位复制，但是其他的实施例可以简单地使用位填充来获得具有适当长度的块。
块密码机304驻留在DUT 112中。密码机304还可能能够解密并且可能在解密过程中使用字扩展。块密码机可以使用不同的密码算法，其是私钥的或者公钥的，例如，RSA、DES、3-DES、AES等等。本实施例从已扩展的输出扫描链接收种钥(seed key)。经过第一加密过程后，通过使用或门312以CBC链接的形式使用输出的密文来影响密钥。虽然本实施例使用块加密电路212-1，但是其他的实施例可以使用串行加密电路。在加密输出测试信号时，可以使用杂凑函数来替换。
在处理输出扫描信号时，块密码机304可以使用单向函数或者杂凑。在产品测试中，扫描链寄存器和F/F的实际值通常不是必需的，但是在大部分的环境中，校验杂凑输出将验证正确操作。虽然本实施例产生了用于每个测试向量循环的输出扫描信号，但是由于密文输出作为密钥输入而反馈，所以一个测试中的错误将影响用于所有未来输出的加密过程，因此CBC链接仅需要周期性检查输出测试向量120。
通过参考图3B，示出了是加密电路212-2的另一实施例的框图。本实施例使用异或(XOR)门316用于CBC链接。其他实施例可以使用任何逻辑门，其组合来自明文输入的要素和块密码机316的密文输出。
下面参考图3C，示出了是加密电路212-3的另一实施例的框图。本实施例在密钥输入上不使用CBC链接，但是使用CBC链接用于明文输入。使用XOR门组合来自密文输出和明文输入的要素用于加密处理。块密码机304的密钥输入可以是预置密钥(在本实施例中)、一连串预置密钥、从测试向量中载入的密钥、或者在DUT 112中其他位置产生的密钥。某些实施例可以使用用于第一密码操作的预定密钥，并且然后使用某些明文/密文的组合。
通过参考图4，示出了用于测试DUT 112的处理过程400的流程图。所示出的处理过程400部分开始于步骤404，其中使用设计工作站104产生输入测试向量116和期望的测试向量124。为了该目的，可以使用具有DUT逻辑模型的ATPG工具。将测试向量116、124连同关于测试协议的配置信息一起提供给电路测试器。在步骤408中，DUT 112装入到电路测试器108中。可以使用自动化机构来快速地装入或者卸下一个或多个DUT 112。
输入测试向量116由电路测试器108读出，并且根据测试协议被施加到DUT 112的输入引脚。这使得在步骤412中将一个或者多个输入扫描信号载入到它们的扫描链中。操纵第一开关208-1获得关于每个输入扫描信号的部分的或者完整的解密。一旦电路模块204的所有的寄存器和F/F均被载入。在步骤416中通过激活“捕获”信号来激活电路模块204的正常操作，该“捕获”信号停止串行移位并且在下一时钟脉冲开始正常操作。在使“捕获”信号失效之后，在步骤420中通过操纵第二开关208-8使扫描链移位载出，用于输出扫描链的部分的或者完整的加密。
在步骤424中，对比实际的输出向量120测试期望的输出向量124，用以确认DUT 112的正确操作。如果在步骤428中确认了错误，则在步骤434中标注该错误，并且可能如测试协议所定义的中止测试。如果在步骤428中不存在错误，则由测试器108执行第二确认操作。如果不存在多个输入测试向量116，则关于该DUT 112的测试部分完成。
下面参考图5，示出了测试脚本的实施例的时序图500。在本实施例中，第一和第二开关208具有单一的输入用以在激活时加密所有的扫描信号。“扫描输入”信号508载入输入扫描信号，而“扫描输出”信号516读出输出扫描信号，如时序图500的一连串字所示。“时钟”信号512采样“扫描输入”信号508和“扫描输出”信号516，并且在操作于正常模式时钟控DUT。“捕获”信号操纵存储寄存器的“时钟”信号输入，用以使DUT在串行扫描链移位模式和正常模式之间切换。更具体地，在“捕获”信号激活时使能(enable)正常操作，而在“捕获”信号失效时使能扫描移位操作。“解密”信号504使所有输入扫描信号的解密操作激活/失效。相似地，“加密”信号520使所有输出扫描信号的加密操作激活/失效。
可以使用本发明的多种变化和修改。例如，某些实施例可以在DUT中使用异步电路或者自定时电路。异步电路或者自定时电路执行某些或者所有的操作，而不需要在处理中传播每个时段的时钟。用于异步电路的输入/输出测试信号可完整地或者部分地以密文的形式存在于DUT外部。通过用于测试的任何方法，可以加密异步DUT外部的测试数据。
尽管在上文中结合具体的装置和方法已经描述了本发明的原理，但是应当清楚地理解，这些描述是通过示例来进行的，并且这些描述并非作为对本发明的范围的限制。

Claims (25)

1.一种能够自动化扫描测试的电路，所述电路包括：
密码机，其能够执行一个或者多个数字信号的加密、解密和杂凑中的至少一个；
数字电路，其包括组合逻辑和多个存储单元，其中多个存储单元具有串行连接到扫描链中的扫描输入端；
输入引脚，其连接到扫描链；和
输出引脚，其连接到扫描链，其中：
输入引脚和输出引脚中的至少一个加载至少某些扫描链的密文数据。
2.如权利要求1所述的能够自动化扫描测试的电路，其中，密码机加密至少某些来自扫描链的明文数据用以产生用于输出引脚的密文数据。
3.如权利要求1所述的能够自动化扫描测试的电路，其中，密码机解密至少某些来自输入引脚的密文数据用以产生用于扫描链的明文数据。
4.如权利要求1所述的能够自动化扫描测试的电路，其中，密码机杂凑至少某些来自扫描链的明文数据用以产生用于输出引脚的密文数据。
5.如权利要求1所述的能够自动化扫描测试的电路，其中，密码机使用公钥或者私钥算法。
6.如权利要求1所述的能够自动化扫描测试的电路，其中，密码机进行串行处理或者分组处理。
7.如权利要求1所述的能够自动化扫描测试的电路，其中，用于扫描链的信号连接到进行分组处理的密码机的多个输入位。
8.如权利要求1所述的能够自动化扫描测试的电路，其中，用于密码机的种子与扫描链的数据相关。
9.如权利要求1所述的能够自动化扫描测试的电路，进一步包括用于选择性地旁通密码机的旁路电路。
10.如权利要求1所述的能够自动化扫描测试的电路，进一步包括：
多个输入引脚，其连接到多个扫描链；和
多个输出引脚，其连接到多个扫描链。
11.如权利要求10所述的能够自动化扫描测试的电路，其中，多个输入引脚的子集连接到密码机。
12.如权利要求10所述的能够自动化扫描测试的电路，其中，多个输出引脚的子集连接到密码机。
13.一种能够自动化测试的被测设备(DUT)，包括：
密码机，其能够执行测试信息的加密、解密和杂凑中的至少一个；
数字电路，其包括测试电路；
第一信号，其连接到DUT；
第一信号，其连接到DUT，其中：
测试信息至少部分地在DUT外部进行加密，并且
第一信号和第二信号中的至少一个载有测试信息。
14.如权利要求13所述的能够自动化测试的DUT，其中，测试电路包括内部扫描链和边界扫描链中的至少一个。
15.如权利要求13所述的能够自动化测试的DUT，其中，测试信息是扫描链数据。
16.如权利要求13所述的能够自动化测试的DUT，进一步包括选择性地旁通密码机的旁路。
17.如权利要求13所述的能够自动化测试的DUT，其中，数字电路包括异步子电路。
18.一种用于处理数字电路的受保护测试数据的方法，所述方法包括步骤：
通过数字电路接受第一测试信息；
在数字电路中处理第一测试信息，由此所述处理步骤测试了数字电路；
产生与第一测试信息相关的第二测试信息，其进一步包括下列步骤中的至少一个：
解密测试信息，
加密测试信息，和
杂凑测试信息；并且
其中第一测试信息和第二测试信息中的至少一个在进入或者退出数字电路时处于密码形式。
19.如权利要求18所述的用于处理数字电路的受保护测试数据的方法，其中，第一测试信息和第二测试信息连接到用于测试数字电路的扫描链。
20.如权利要求18所述的用于处理数字电路的受保护测试数据的方法，进一步包括选择用于解密的第一测试信息部分的步骤。
21.如权利要求18所述的用于处理数字电路的受保护测试数据的方法，进一步包括选择用于加密的第二测试信息部分的步骤。
22.如权利要求18所述的用于处理数字电路的受保护测试数据的方法，进一步包括选择用于杂凑的第二测试信息部分的步骤。
23.一种计算机可读介质，具有计算机可执行指令，用于执行权利要求18的用于处理数字电路的受保护测试数据的计算机可实现的方法。
24.一种计算机系统，适用于执行权利要求18的用于处理数字电路的受保护测试数据的计算机可实现的方法。
25.一种具体表达数字信号的计算机数据，所述计算机数据包括：
明文形式的第一扫描数据；和
密文形式的第二扫描数据，其中，第一扫描数据和解密的第二扫描数据在数字电路的测试过程中适用于数字电路的扫描链。
CN03810018.5A 2002-05-03 2003-05-02 安全扫描 Pending CN1650180A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US37755102P 2002-05-03 2002-05-03
US60/377,551 2002-05-03
US10/428,882 US7672452B2 (en) 2002-05-03 2003-05-01 Secure scan
US10/428,882 2003-05-01

Publications (1)

Publication Number Publication Date
CN1650180A true CN1650180A (zh) 2005-08-03

Family

ID=29273120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03810018.5A Pending CN1650180A (zh) 2002-05-03 2003-05-02 安全扫描

Country Status (8)

Country Link
US (1) US7672452B2 (zh)
EP (1) EP1549965A4 (zh)
JP (1) JP2006514263A (zh)
CN (1) CN1650180A (zh)
AU (1) AU2003225278A1 (zh)
CA (1) CA2483978A1 (zh)
MX (1) MXPA04010894A (zh)
WO (1) WO2003093844A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996830B (zh) * 2005-12-28 2010-09-22 东部电子股份有限公司 具有高级加密标准核的集成电路及验证该标准核的外包
CN102238134A (zh) * 2010-04-21 2011-11-09 成都卫士通信息产业股份有限公司 一种调度扩展密码模块增强密码机运算能力的方法
CN103018657A (zh) * 2012-12-05 2013-04-03 北京华大信安科技有限公司 一种电路测试控制方法及装置
CN106707139A (zh) * 2017-01-03 2017-05-24 大唐微电子技术有限公司 一种扫描链测试装置及实现方法
CN109863413A (zh) * 2016-05-20 2019-06-07 默升科技集团有限公司 Serdes应用中基于扫描的测试设计
CN110456260A (zh) * 2019-07-01 2019-11-15 南京邮电大学 一种密钥隔离安全扫描链电路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7328339B1 (en) * 2003-11-03 2008-02-05 Advanced Micro Devices Inc Method of testing the encryption function of a device
US7334173B2 (en) * 2005-06-28 2008-02-19 Transmeta Corporation Method and system for protecting processors from unauthorized debug access
US7600166B1 (en) * 2005-06-28 2009-10-06 David Dunn Method and system for providing trusted access to a JTAG scan interface in a microprocessor
US7694197B2 (en) * 2005-07-08 2010-04-06 Stmicroelectronics, Sa Integrated circuit comprising a test mode secured by detection of the state of a control signal
EP1742075B1 (fr) * 2005-07-08 2009-09-23 STMicroelectronics S.A. Procédé de test d'un circuit électronique comprenant un mode de test sécurisé par l'utilisation d'une signature, et circuit électronique associé.
US7962766B2 (en) * 2005-07-14 2011-06-14 Atmel Corporation Method and system for encryption-based design obfuscation for an integrated circuit
GB2446658B (en) * 2007-02-19 2011-06-08 Advanced Risc Mach Ltd Hibernating a processing apparatus for processing secure data
EP2186250B1 (en) * 2007-08-31 2019-03-27 IP Reservoir, LLC Method and apparatus for hardware-accelerated encryption/decryption
US7975307B2 (en) * 2007-09-07 2011-07-05 Freescale Semiconductor, Inc. Securing proprietary functions from scan access
US9141776B2 (en) 2008-04-30 2015-09-22 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for secure hardware analysis
US8484451B2 (en) * 2010-03-11 2013-07-09 St-Ericsson Sa Method and apparatus for software boot revocation
EP2367129A1 (en) * 2010-03-19 2011-09-21 Nagravision S.A. Method for checking data consistency in a system on chip
JP2016091134A (ja) * 2014-10-31 2016-05-23 株式会社メガチップス 半導体装置、及び半導体装置の信頼性テスト方法
DE102015218373B4 (de) * 2015-09-24 2017-05-04 Siemens Aktiengesellschaft Überwachen einer Integrität eines Testdatensatzes
CN111130754B (zh) * 2019-12-16 2022-02-18 西安电子科技大学 一种扫描链的加密解密电路及集成电路

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621387A (en) * 1969-08-21 1971-11-16 Gen Instrument Corp Computer-controlled tester for integrated circuit devices
US3673397A (en) * 1970-10-02 1972-06-27 Singer Co Circuit tester
DE2121330C3 (de) * 1971-04-30 1974-10-17 Ludwig 6369 Dortelweil Illian Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile
US4000460A (en) * 1974-07-01 1976-12-28 Xerox Corporation Digital circuit module test system
JPS63287882A (ja) * 1987-05-20 1988-11-24 株式会社日立製作所 暗号装置
US6085336A (en) * 1987-06-02 2000-07-04 Texas Instruments Incorporated Data processing devices, systems and methods with mode driven stops
US5357572A (en) * 1992-09-22 1994-10-18 Hughes Aircraft Company Apparatus and method for sensitive circuit protection with set-scan testing
US5386471A (en) * 1994-01-25 1995-01-31 Hughes Aircraft Company Method and apparatus for securely conveying network control data across a cryptographic boundary
US5530753A (en) * 1994-08-15 1996-06-25 International Business Machines Corporation Methods and apparatus for secure hardware configuration
US5517637A (en) * 1994-12-09 1996-05-14 Motorola, Inc. Method for testing a test architecture within a circuit
US5651068A (en) * 1995-03-08 1997-07-22 Hewlett-Packard Company International cryptography framework
US5689565A (en) * 1995-06-29 1997-11-18 Microsoft Corporation Cryptography system and method for providing cryptographic services for a computer application
US5606568A (en) * 1995-11-30 1997-02-25 Megatest Corporation Method and apparatus for performing serial and parallel scan testing on an integrated circuit
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US6167521A (en) * 1997-08-29 2000-12-26 International Business Machines Corporation Securely downloading and executing code from mutually suspicious authorities
US5999959A (en) * 1998-02-18 1999-12-07 Quantum Corporation Galois field multiplier
US6073261A (en) * 1998-05-22 2000-06-06 Hewlett Packard Company Circuit for evaluating signal timing
US6295604B1 (en) * 1998-05-26 2001-09-25 Intel Corporation Cryptographic packet processing unit
US6209114B1 (en) * 1998-05-29 2001-03-27 Texas Instruments Incorporated Efficient hardware implementation of chien search polynomial reduction in reed-solomon decoding
FR2781066B1 (fr) * 1998-07-09 2002-05-03 Schlumberger Ind Sa Procedure de securisation de donnees dans une machine de test de composants electroniques
US6574760B1 (en) * 1998-11-03 2003-06-03 Texas Instruments Incorporated Testing method and apparatus assuring semiconductor device quality and reliability
US6496028B1 (en) * 1999-05-11 2002-12-17 Interuniversitair Micro-Elektronica Centrum Method and apparatus for testing electronic devices
US6542841B1 (en) * 1999-08-10 2003-04-01 Tyco Telecommunications (Us) Inc. Method for managing test measurements
US6430718B1 (en) * 1999-08-30 2002-08-06 Cypress Semiconductor Corp. Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom
JP4727780B2 (ja) * 1999-09-03 2011-07-20 ソニー株式会社 再生装置、記録装置
EP1089083A1 (en) * 1999-09-03 2001-04-04 Sony Corporation Semiconductor circuits having scan path circuits
US6651214B1 (en) * 2000-01-06 2003-11-18 Maxtor Corporation Bi-directional decodable Reed-Solomon codes
JP2002311090A (ja) * 2001-04-09 2002-10-23 Mitsubishi Electric Corp 半導体集積回路およびテスト用ボード
US20030200343A1 (en) * 2001-07-02 2003-10-23 Globespan Virata Incorporated Communications system using rings architecture
US20030154372A1 (en) * 2002-02-12 2003-08-14 Barszcz Chester J. Secure remote data acquisition method and system
US7185249B2 (en) * 2002-04-30 2007-02-27 Freescale Semiconductor, Inc. Method and apparatus for secure scan testing

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996830B (zh) * 2005-12-28 2010-09-22 东部电子股份有限公司 具有高级加密标准核的集成电路及验证该标准核的外包
CN102238134A (zh) * 2010-04-21 2011-11-09 成都卫士通信息产业股份有限公司 一种调度扩展密码模块增强密码机运算能力的方法
CN102238134B (zh) * 2010-04-21 2014-02-12 成都卫士通信息产业股份有限公司 一种调度扩展密码模块增强密码机运算能力的方法
CN103018657A (zh) * 2012-12-05 2013-04-03 北京华大信安科技有限公司 一种电路测试控制方法及装置
CN109863413A (zh) * 2016-05-20 2019-06-07 默升科技集团有限公司 Serdes应用中基于扫描的测试设计
US11112459B2 (en) 2016-05-20 2021-09-07 Credo Technology Group Ltd Scan based test design in serdes applications
CN109863413B (zh) * 2016-05-20 2022-03-25 默升科技集团有限公司 Serdes应用中基于扫描的测试设计
CN106707139A (zh) * 2017-01-03 2017-05-24 大唐微电子技术有限公司 一种扫描链测试装置及实现方法
CN106707139B (zh) * 2017-01-03 2019-06-04 大唐微电子技术有限公司 一种扫描链测试装置及实现方法
CN110456260A (zh) * 2019-07-01 2019-11-15 南京邮电大学 一种密钥隔离安全扫描链电路

Also Published As

Publication number Publication date
MXPA04010894A (es) 2005-02-14
CA2483978A1 (en) 2003-11-13
EP1549965A4 (en) 2005-11-30
EP1549965A1 (en) 2005-07-06
WO2003093844A1 (en) 2003-11-13
AU2003225278A1 (en) 2003-11-17
JP2006514263A (ja) 2006-04-27
US7672452B2 (en) 2010-03-02
WO2003093844A8 (en) 2004-12-23
US20030206627A1 (en) 2003-11-06

Similar Documents

Publication Publication Date Title
CN1650180A (zh) 安全扫描
EP1499906B1 (en) Method and apparatus for secure scan testing
Sengar et al. Secured flipped scan-chain model for crypto-architecture
Da Silva et al. Preventing scan attacks on secure circuits through scan chain encryption
US7334173B2 (en) Method and system for protecting processors from unauthorized debug access
Cui et al. Static and dynamic obfuscations of scan data against scan-based side-channel attacks
Da Rolt et al. Test versus security: Past and present
Das et al. PUF-based secure test wrapper design for cryptographic SoC testing
Razzaq et al. SSTKR: Secure and testable scan design through test key randomization
Da Silva et al. Scan chain encryption for the test, diagnosis and debug of secure circuits
Hely et al. Secure scan techniques: a comparison
US20160377677A1 (en) Chip and method for testing a processing component of a chip
Valea et al. Encryption-based secure JTAG
Karmakar et al. Hardware IP protection using logic encryption and watermarking
Rahman et al. Ll-atpg: logic-locking aware test using valet keys in an untrusted environment
Banik et al. Improved scan-chain based attacks and related countermeasures
Kan et al. IJTAG integrity checking with chained hashing
US7921342B2 (en) Integrated circuit comprising a test mode secured by the use of an identifier, and associated method
Chen et al. Partial scan design against scan-based side channel attacks
Chen et al. Balancing testability and security by configurable partial scan design
US10222417B1 (en) Securing access to integrated circuit scan mode and data
Di Natale et al. Manufacturing testing and security countermeasures
US20210083868A1 (en) Dynamic secret key security system for test circuit and method of the same
KR20050016386A (ko) 보안 스캔
Tehranipoor et al. Protecting IPs against scan-based side-channel attacks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication