CN110456260A - 一种密钥隔离安全扫描链电路 - Google Patents

一种密钥隔离安全扫描链电路 Download PDF

Info

Publication number
CN110456260A
CN110456260A CN201910583499.6A CN201910583499A CN110456260A CN 110456260 A CN110456260 A CN 110456260A CN 201910583499 A CN201910583499 A CN 201910583499A CN 110456260 A CN110456260 A CN 110456260A
Authority
CN
China
Prior art keywords
circuit
key
security sweep
password
insulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910583499.6A
Other languages
English (en)
Inventor
蔡志匡
王子轩
胡善文
张翼
肖建
郭宇锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Post and Telecommunication University
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing Post and Telecommunication University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Post and Telecommunication University filed Critical Nanjing Post and Telecommunication University
Priority to CN201910583499.6A priority Critical patent/CN110456260A/zh
Publication of CN110456260A publication Critical patent/CN110456260A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318588—Security aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords

Abstract

本发明涉及一种密钥隔离安全扫描链电路，属于集成电路技术领域，包括安全扫描链电路、密钥隔离器电路和控制器电路；所述控制器电路通过所述密钥隔离器电路连接所述安全扫描链电路；所述安全扫描链电路包括相连的若干个普通扫描寄存器和安全扫描寄存器，该电路可以针对加密芯片的密钥提供安全有效地保护，使芯片无法被黑客攻击。安全扫描链电路中扫描寄存器包括普通扫描寄存器（SFF）和安全扫描寄存器（SSFF）。安全扫描寄存器由一个普通扫描寄存器、一个异或逻辑门和一个反向器组成。密钥隔离器电路将扫描链电路与密钥生成电路隔离，控制器电路使能密钥隔离器电路加载密钥。本电路在有效保证密钥安全的同时，对故障覆盖率的影响较小，并且面积消耗较小。

Description

一种密钥隔离安全扫描链电路
技术领域
本发明属于集成电路技术领域，具体涉及一种密钥隔离安全扫描链电路。
背景技术
随着通信技术与互联网技术的发展，特别是近几年来物联网技术和云计算技术的发展，信息化、数字化已经成为社会发展的必然趋势。信息网络以其广阔的互联特性给人们的生活生产带来了巨大的便利，推动着现代社会迅猛发展的同时，信息安全问题随之而来，泄密是威胁信息安全的最大隐患。数据加密是保护信息安全的主要手段之一，集成电路技术的发展，使得加密芯片成本下降，越来越多的加密芯片成为加密实现的主要载体，比如生物特征认证、智能卡、信用卡等数据存储密码芯片。同时，加密算法模块也成为当今SoC（System on Chip）芯片设计的重要组成模块。
为确保芯片的可靠性，测试成为芯片生产中不可缺少的程序。但是随着集成电路复杂度、工作频率、封装技术等的不断提高，测试难度越来越大，利用逻辑分析仪、示波器等外部测试设备测试芯片功能变得越来越困难，测试时间长，费用高。扫描测试具有很高的可测试性，能够满足芯片测试的要求。但是，扫描测试给芯片带来高可测试性的同时，也导致了安全问题。黑客可以利用扫描链对芯片进行旁路攻击，通过扫描链输入端口移入文本攻击矢量，可以将芯片内部节点设置为任意值，然后通过扫描链移出响应矢量进行分析，从而获取芯片内部的加密数据。
现有的扫描测试结构虽然能够提供很高的可测试性，但是也给加密芯片带来了安全问题。因此，设计安全有效的扫描电路，即能提供足够高的可测试性，又能保障加密密钥不被攻击，是加密芯片可测试性设计技术迫切需要解决的问题。
发明内容
本发明所要解决的技术问题是克服现有技术的不足，提供一种密钥隔离安全扫描链电路，在有效保证密钥安全的同时，对故障覆盖率的影响较小，且面积需求也较小。
本发明提供一种密钥隔离安全扫描链电路，包括安全扫描链电路、密钥隔离器电路和控制器电路；所述控制器电路通过所述密钥隔离器电路连接所述安全扫描链电路；所述安全扫描链电路包括相连的若干个普通扫描寄存器和安全扫描寄存器，所述安全扫描寄存器包括一个普通扫描寄存器、一个异或门和一个反相器，所述安全扫描寄存器的普通扫描寄存器的“SI”端口经所述反相器后与“Q”端口分别连接异或门的输入端，所述异或门的输出端为所述安全扫描寄存器的输出端口；所述密钥隔离电路的输入端连接密钥生成器的输出端，其输出端与所述安全扫描链的输入端相连。
作为本发明的进一步技术方案，所述秘钥隔离电路由三态传输门逻辑构成，各所述三态传输门的输入端构成所述密钥隔离器电路的输入端，各所述三态传输门的输出端构成所述秘钥隔离器电路的输出端，所述密钥隔离电路上设有信号接收端口，所述信号接收端口与各所述三态传输门相连。
进一步的，所述控制器电路包括密码存储器电路、密码比较器电路、模式控制器电路、状态控制电路和一个或门，所述密码存储器电路与所述密码比较器电路相连，所述密码比较器电路的输出端与所述模式控制器电路的输出端分别连接所述或门的输入端，所述模式控制器电路的信号传输端与所述状态控制器电路相连；
所述密码存储器电路，用于存储预先设定的用户密码；
所述密码比较器电路，用于读入用户输入的测试密码，并将输入的测试密码与预设密码相比较，判断是否一致；
所述模式控制器电路，用于根据所述密码比较器电路中密码的比较结果，控制芯片的三个工作模式之间切换，并生成密钥隔离器电路的使能信号；
所述状态控制器电路，用于输出所述控制电路的控制信号。
更进一步的，所述密码比较器电路包括输入寄存器电路和比较逻辑电路，所述输入寄存器电路的输入端连接所述密码存储器电路的输出端，其输出端与所述比较逻辑电路相连。
更进一步的，所述模式控制器电路包括一个反向器、一个或门和一个判断模块，所述反向器的输入端输入外部全局测试控制信号，所述判断模块的输入端输入两个模拟控制信号，所述反向器的输出端和所述判断模块的输出端均连接所述反向器的输入端。
更进一步的，所述状态控制器电路为六状态有限状态机，六状态为：复位、等待、有密钥测试、无密钥测试、密码输入和密码比较。
本发明通过密钥隔离器电路将安全扫描链电路与密钥生成电路隔离，有效保证了密钥的安全性；安全扫描链电路可以对扫描数据进行二次加密，被盗取的扫描链捕获数据无法直接用密钥恢复；该电路在保证安全性的同时，对故障覆盖率的影响与面积消耗较小。
附图说明
图1为本发明的电路框图；
图2为本发明的安全扫描链电路图；
图3为本发明的密钥隔离器电路图；
图4为本发明的控制器电路图；
图5为本发明的密码比较器电路图；
图6为本发明的模式控制器电路图；
图7为本发明的转该机转换图；
图8为本发明的状态控制器电路图。
具体实施方式
请参阅图1，本实施例提供一种密钥隔离安全扫描链电路，包括安全扫描链电路、密钥隔离器电路和控制器电路；所述控制器电路通过所述密钥隔离器电路连接所述安全扫描链电路。
如图2所示，安全扫描链电路包括普通扫描寄存器（SFF）和安全扫描寄存器（SSFF）。当响应向量从扫描链移出时，安全扫描寄存器对响应向量进行运算，其“SI”端口数据取反后与寄存器“Q”端口输出数据进行异或运算，得到安全扫描寄存器“Q”端口的输出数据，扫描输出向量被加密。
如图3所示，密钥隔离器电路由三态传输门逻辑组成，其数量由密钥数据宽度决定。电路中各信号端口及其功能为：“key[0]…key[127]”为密钥隔离器数据输入端口；“data[0]…data[127]”为密钥隔离器数据输出端口；“en”为使能控制信号，由控制器电路产生，当“en=1”时，使能密钥隔离器电路加载密钥到加密迭代运算电路，当“en=0”时，密钥被隔离。
如图4所示，控制器电路包括密码存储器电路、密码比较器电路、模式控制器电路和状态控制器电路。控制器电路的功能是产生密钥隔离器电路的使能信号及安全扫描链的数据清零信号，并控制密钥隔离器电路加载密钥到安全扫描链。其中，密码存储器电路是密码存储电路，用于存储预先设定的用户密码；密码比较器电路用于读入用户输入的测试密码并与预设的密码比较，当用户输入测试密码后，预先设定的密码读入到密码比较器模块中与用户输入的密码比较是否一致；模式控制器电路控制芯片三个工作模式之间的切换；状态控制器电路为一个六个状态的有限状态机，输出密码存储器电路、密码比较器电路、模式控制器电路的控制信号，控制电路工作在正确的状态。当芯片工作在功能模式时，输出“load_key=1”；当芯片工作在无密钥测试模式时，输出“load_key=0”；当芯片工作在有密钥测试模式时，如果输入正确的测试密码，输出“load_key=1”，否则输出“load_key=0”。芯片复位时，“clear=0”清除安全扫描链中的数据。图中各输入输出信号及其功能如下：
TDI：JTAG数据输入信号，用于用户测试密码的输入；
TCLK：JTAG时钟信号，为测试控制电路提供时钟；
RESET：JTAG复位信号，低电平有效，复位后保持高电平；
TMS：JTAG模式控制信号，与“TCLK”信号一起控制控制器模块有限状态机的状态转换，输出测试控制电路其它模块的内部控制信号；
TEST_MODE：芯片全局测试模式控制信号，当“TEST_MODE=0”时，芯片工作在功能模式，当“TEST_MODE=1”时，芯片工作在测试模式；
load_key：输出信号，密钥隔离器模块的使能信号，当“load_key=1”时，使能密钥隔离器电路加载密钥，当“load_key=0”时，控制密钥隔离器电路不加载密钥；
clear：输出信号，中间值寄存器R的数据清零信号，低电平有效，当“clear=0”时，清除中间值寄存器R的值，当“clear=1”时，寄存器正常工作。
如图5所示，密码比较器电路包括输入寄存器电路和比较逻辑电路，密码存储器电路由静态存储器（ROM）组成，用来存储预设的用户密码。其中，输入寄存器电路与密码存储器电路的输出端口连接，数据并行地输入到密码比较器电路。电路中各信号端口及其功能为：“data_in”为用户密码输入端口，用户密码串行输入到密码比较器电路中；“clk”为时钟信号输入端口，为比较器提供时钟；“com_en”为比较使能信号输入端口；“data_o”为比较结果输出端口。当用户从外部输入测试密码后，状态控制器电路使能密码存储器电路加载密码到比较逻辑电路与输入的测试密码比较，如果用户输入的密码与预设的密码一致，输出“data_o=1”，如果用户输入的密码与预设的密码不一致，输出“data_o=0”。
如图6所示，模式控制器电路的功能是控制芯片工作模式的转换并生成密钥隔离器电路的使能信号，包括一个反向器、一个或门逻辑和一个判断模块，芯片的工作模式有：功能模式、无密钥测试模式、有密钥测试模式。其中，输入信号包括“test_mode”、“mode_in1”、“mode_in2”，输出信号为“load_key”。各信号功能为：“test_mode”为外部全局测试控制信号，控制芯片功能模式与测试模式之间的切换；“mode_in1”为模式控制信号1，连接密码比较器电路的输出；“mode_in2”为模式控制信号2，连接状态控制器电路的输出；“load_key”为密钥加载使能信号。当信号“test_mode=0”时，表示芯片工作在功能模式，输出信号“load_key=1”，使能密钥隔离器电路加载密钥；当信号“test_mode=1”时，表示芯片工作在测试模式，有无密钥测试和有密钥测试两种工作模式：当信号“mode_in2=0”时，表示无密钥测试，输出信号“load_key=0”，不加载密钥；当信号“mode_in2=1”时，表示有密钥测试，则当信号“mode_in1=1”时，表示用户测试密码输入正确，加载密钥，当信号“mode_in1=0”时，表示用户测试密码输入错误，芯片无法进行正常测试。
如图7所示，状态控制器电路是一个有限状态机，产生其它各个模块控制信号，实现系统的状态转换。有限状态机总共有六个状态：复位、等待、有密钥测试、无密钥测试、密码输入以及密码比较。“TMS”、“TCLK”信号控制各个状态之间的转换。各个状态的功能如下所述：
复位：状态机的初始状态，可以通过异步复位控制信号“RESET”对状态机复位，复位信号低电平有效，正常工作时保持高电平；
等待：状态机处于空闲状态，不进行任何的操作，“TMS=1”可以使状态机到等待状态，当操作任务完成时，状态机回到等待状态，等待下一次任务；
有密钥测试：在测试模式下，由密钥测试状态判断测试模式为有密钥测试还是无密钥测试，当“TMS=0”时，选择无密钥测试模式，状态转换到无密钥测试状态，当“TMS=1”时，选择有密钥测试模式，状态转换到密码输入状态；
无密钥测试：在测试模式下，控制密钥隔离器电路不加载密钥到安全扫描链电路，无密钥测试模式完成后，状态机回到等待状态；
密码输入：在测试模式下，密码输入状态产生密码输入使能信号，用户通过“TDI”端口将测试密码输入到密码比较器电路中，密码输入完成后，状态机转换到密码比较状态；
密码比较：在测试模式下，密码比较状态产生密码比较器电路使能信号，密码存储器电路中的测试密码加载到密码比较器电路，与用户输入的测试密码比较，如果密码一致，则加载密钥，否则不加载密钥。密码比较完成后，状态机回到等待状态。
如图8所示，状态控制器电路各输出端口及其功能描述如下：
com_en：密码比较器电路模块控制信号，高电平有效；
mod_en：模式控制器电路使能信号，高电平有效；
clear：安全扫描链电路数据清除信号，低电平有效；
tdi_en：“TDI”端口的控制信号，当“tdi_en=1”时，“TDI”端口选择为用户密码输入端口；
mode1：无密钥测试使能信号，当“mode1=1”时，表示无密钥测试；
mode2：有密钥测试使能信号，当“mode2=1”时，表示有密钥测试。
以上显示和描述了本发明的基本原理、主要特征和优点。本领域的技术人员应该了解，本发明不受上述具体实施例的限制，上述具体实施例和说明书中的描述只是为了进一步说明本发明的原理，在不脱离本发明精神范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护的范围由权利要求书及其等效物界定。

Claims (6)

1.一种密钥隔离安全扫描链电路，其特征在于，包括安全扫描链电路、密钥隔离器电路和控制器电路；所述控制器电路通过所述密钥隔离器电路连接所述安全扫描链电路；所述安全扫描链电路包括相连的若干个普通扫描寄存器和安全扫描寄存器，所述安全扫描寄存器包括一个普通扫描寄存器、一个异或门和一个反相器，所述安全扫描寄存器的普通扫描寄存器的“SI”端口经所述反相器后与“Q”端口分别连接异或门的输入端，所述异或门的输出端为所述安全扫描寄存器的输出端口；所述密钥隔离电路的输入端连接密钥生成器的输出端，其输出端与所述安全扫描链的输入端相连。
2.根据权利要求1所述的一种密钥隔离安全扫描链电路，其特征在于，所述秘钥隔离电路由三态传输门逻辑构成，各所述三态传输门的输入端构成所述密钥隔离器电路的输入端，各所述三态传输门的输出端构成所述秘钥隔离器电路的输出端，所述密钥隔离电路上设有信号接收端口，所述信号接收端口与各所述三态传输门相连。
3.根据权利要求1所述的一种密钥隔离安全扫描链电路，其特征在于，所述控制器电路包括密码存储器电路、密码比较器电路、模式控制器电路、状态控制电路和一个或门，所述密码存储器电路与所述密码比较器电路相连，所述密码比较器电路的输出端与所述模式控制器电路的输出端分别连接所述或门的输入端，所述模式控制器电路的信号传输端与所述状态控制器电路相连；
所述密码存储器电路，用于存储预先设定的用户密码；
所述密码比较器电路，用于读入用户输入的测试密码，并将输入的测试密码与预设密码相比较，判断是否一致；
所述模式控制器电路，用于根据所述密码比较器电路中密码的比较结果，控制芯片的三个工作模式之间切换，并生成密钥隔离器电路的使能信号；
所述状态控制器电路，用于输出所述控制电路的控制信号。
4.根据权利要求3所述的一种密钥隔离安全扫描链电路，其特征在于，所述密码比较器电路包括输入寄存器电路和比较逻辑电路，所述输入寄存器电路的输入端连接所述密码存储器电路的输出端，其输出端与所述比较逻辑电路相连。
5.根据权利要求3所述的一种密钥隔离安全扫描链电路，其特征在于，所述模式控制器电路包括一个反向器、一个或门和一个判断模块，所述反向器的输入端输入外部全局测试控制信号，所述判断模块的输入端输入两个模拟控制信号，所述反向器的输出端和所述判断模块的输出端均连接所述反向器的输入端。
6.根据权利要求3所述的一种密钥隔离安全扫描链电路，其特征在于，所述状态控制器电路为六状态有限状态机，六状态为：复位、等待、有密钥测试、无密钥测试、密码输入和密码比较。
CN201910583499.6A 2019-07-01 2019-07-01 一种密钥隔离安全扫描链电路 Pending CN110456260A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910583499.6A CN110456260A (zh) 2019-07-01 2019-07-01 一种密钥隔离安全扫描链电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910583499.6A CN110456260A (zh) 2019-07-01 2019-07-01 一种密钥隔离安全扫描链电路

Publications (1)

Publication Number Publication Date
CN110456260A true CN110456260A (zh) 2019-11-15

Family

ID=68481868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910583499.6A Pending CN110456260A (zh) 2019-07-01 2019-07-01 一种密钥隔离安全扫描链电路

Country Status (1)

Country Link
CN (1) CN110456260A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111898150A (zh) * 2020-08-07 2020-11-06 长沙理工大学 基于测试授权验证的低开销加密芯片可测试性设计结构
CN112307438A (zh) * 2020-10-12 2021-02-02 苏州浪潮智能科技有限公司 一种扫描锁定电路、安全隔离装置、芯片及安全隔离方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330164A (ja) * 1996-02-09 1997-12-22 Samsung Electron Co Ltd 分離型キーボード及び携帯用コンピュータシステム
CN1650180A (zh) * 2002-05-03 2005-08-03 通用仪表公司 安全扫描
WO2009140487A1 (en) * 2008-05-16 2009-11-19 Ati Technologies Ulc Integrated circuit with secured software image and method therefor
US20100218054A1 (en) * 2009-02-23 2010-08-26 International Business Machines Corporation Secure Scan Design
CN102495360A (zh) * 2011-12-16 2012-06-13 浙江大学 一种安全扫描寄存器、安全扫描链及其扫描方法
CN103091627A (zh) * 2013-01-09 2013-05-08 中国科学院微电子研究所 一种可配置的边界扫描寄存器链电路
CN106707139A (zh) * 2017-01-03 2017-05-24 大唐微电子技术有限公司 一种扫描链测试装置及实现方法
CN108896903A (zh) * 2018-06-13 2018-11-27 天津大学 基于逻辑加密的逐次验证型安全扫描链装置和方法
CN109188246A (zh) * 2018-09-06 2019-01-11 长沙理工大学 一种安全的加密芯片可测试性设计结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330164A (ja) * 1996-02-09 1997-12-22 Samsung Electron Co Ltd 分離型キーボード及び携帯用コンピュータシステム
CN1650180A (zh) * 2002-05-03 2005-08-03 通用仪表公司 安全扫描
WO2009140487A1 (en) * 2008-05-16 2009-11-19 Ati Technologies Ulc Integrated circuit with secured software image and method therefor
US20100218054A1 (en) * 2009-02-23 2010-08-26 International Business Machines Corporation Secure Scan Design
CN102495360A (zh) * 2011-12-16 2012-06-13 浙江大学 一种安全扫描寄存器、安全扫描链及其扫描方法
CN103091627A (zh) * 2013-01-09 2013-05-08 中国科学院微电子研究所 一种可配置的边界扫描寄存器链电路
CN106707139A (zh) * 2017-01-03 2017-05-24 大唐微电子技术有限公司 一种扫描链测试装置及实现方法
CN108896903A (zh) * 2018-06-13 2018-11-27 天津大学 基于逻辑加密的逐次验证型安全扫描链装置和方法
CN109188246A (zh) * 2018-09-06 2019-01-11 长沙理工大学 一种安全的加密芯片可测试性设计结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈冬明: "密钥隔离安全扫描链电路设计与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111898150A (zh) * 2020-08-07 2020-11-06 长沙理工大学 基于测试授权验证的低开销加密芯片可测试性设计结构
CN112307438A (zh) * 2020-10-12 2021-02-02 苏州浪潮智能科技有限公司 一种扫描锁定电路、安全隔离装置、芯片及安全隔离方法
CN112307438B (zh) * 2020-10-12 2022-06-17 苏州浪潮智能科技有限公司 一种扫描锁定电路、安全隔离装置、芯片及安全隔离方法

Similar Documents

Publication Publication Date Title
Cui et al. Static and dynamic obfuscations of scan data against scan-based side-channel attacks
CN106646203B (zh) 防止利用扫描链攻击集成电路芯片的动态混淆扫描链结构
Da Rolt et al. Test versus security: Past and present
US9927490B2 (en) Integrated circuit with secure scan enable
Paul et al. Vim-scan: A low overhead scan design approach for protection of secret key in scan-based secure chips
Wang et al. IIPS: Infrastructure IP for secure SoC design
CN102495360B (zh) 一种安全扫描寄存器、安全扫描链及其扫描方法
Guin et al. A novel design-for-security (DFS) architecture to prevent unauthorized IC overproduction
CN102947719A (zh) 用于提供扫描链安全性的方法及设备
EP2506022B1 (en) Circuit for securing scan chain data
CN108896903A (zh) 基于逻辑加密的逐次验证型安全扫描链装置和方法
US20090307411A1 (en) Method and apparatus for securing digital information on an integrated circuit during test operating modes
Cui et al. A new PUF based lock and key solution for secure in-field testing of cryptographic chips
Azar et al. From cryptography to logic locking: A survey on the architecture evolution of secure scan chains
Kamali et al. On designing secure and robust scan chain for protecting obfuscated logic
WO2014039226A1 (en) Test solution for ring oscillators
Kochte et al. Specification and verification of security in reconfigurable scan networks
Da Rolt et al. A smart test controller for scan chains in secure circuits
CN109633422A (zh) 基于扫描混淆的加密芯片安全测试方法
CN110456260A (zh) 一种密钥隔离安全扫描链电路
Kochte et al. Trustworthy reconfigurable access to on-chip infrastructure
CN108875430A (zh) 防止集成电路和知识产权核剽窃的动态混淆封装接口
CN102663185A (zh) 一种基于模糊处理的抗硬件木马电路设计方法
Kan et al. IJTAG integrity checking with chained hashing
Kumar et al. Physical unclonable functions for on-chip instrumentation: Enhancing the security of the internal joint test action group network

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191115