CN103091627A - 一种可配置的边界扫描寄存器链电路 - Google Patents
一种可配置的边界扫描寄存器链电路 Download PDFInfo
- Publication number
- CN103091627A CN103091627A CN2013100079945A CN201310007994A CN103091627A CN 103091627 A CN103091627 A CN 103091627A CN 2013100079945 A CN2013100079945 A CN 2013100079945A CN 201310007994 A CN201310007994 A CN 201310007994A CN 103091627 A CN103091627 A CN 103091627A
- Authority
- CN
- China
- Prior art keywords
- boundary scan
- output
- scan register
- register group
- strobe device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种可配置的边界扫描寄存器链电路，该边界扫描寄存器链电路包含多个依次串联连接的边界扫描寄存器链单元，每个边界扫描寄存器链单元由依次串联连接的三态路径边界扫描寄存器组、输出路径边界扫描寄存器组和输入路径边界扫描寄存器组构成，其中三态路径边界扫描寄存器组、输出路径边界扫描寄存器组或输入路径边界扫描寄存器组被安排设置于芯片内核电路与芯片管脚之间，均用于实现输入输出IO中三态控制信号、输出信号及输入信号的边界扫描测试，实现三态控制信号、输出信号及输入信号的可控性和可观测性，且通过对配置信号的配置能够将该三态路径边界扫描寄存器组、输出路径边界扫描寄存器组或输入路径边界扫描寄存器组插入或移出当前边界扫描寄存器链电路。
Description
技术领域
本发明涉及集成电路技术领域，更具体地涉及一种可配置的边界扫描寄存器链电路。
背景技术
由联合测试行动组提出的边界扫描技术，采用IEEE1149.1标准的JTAG协议，通过在芯片输入输出管脚与内核电路之间的边界扫描寄存器组对芯片及其外围电路进行测试，在提高芯片的可控性和可观测性的同时，克服了复杂电路系统板级测试问题。利用边界扫描测试技术可以有效地降低单板成本，提高测试质量，缩短产品研发周期，因此基于标准JTAG协议的边界扫描电路被广泛的集成电路所采用。
图1示出的是常用的边界扫描电路的基本结构，在芯片的内核电路与IO管脚之间插入的边界扫描寄存器组彼此相连构成边界扫描寄存器链，通过专用的JTAG测试端口TMS、TCK、TDI、及TDO，采用IEEE1149.1标准的边界扫描测试技术，通过边界扫描寄存器链可以实现对芯片管脚的完全控制：观测信号或者输入信号，进而实现对芯片的测试及系统板级测试。
在IEEE1149.1标准中，intest或者extest测试模式均是基于边界扫描寄存器链进行测试数据的输入、测试结果的输出，由边界扫描寄存器组构成的边界扫描寄存器链的长度对于芯片的有效测试频率有重要影响。以普通ASIC芯片的标准EXTEST测试模式作说明，假设芯片的边界扫描寄存器链含有N个边界扫描寄存器组，且需要测试的连接管脚信号处于最后一个边界扫描寄存器组中，测试时钟TCK的频率为10MHz，忽略操作过程中JTAG控制状态机的时钟周期，完成一次测试数据的串行输入将需要N个TCK时钟周期，有效的测试频率仅为
因此随着边界扫描寄存器链长度的增加，有效测试频率将进一步降低。而芯片在不同应用中，实际 使用的输入输出管脚很可能会不同，尤其在可编程电路芯片的使用中会存在大量的冗余管脚，在这些情况下，固定的冗余的边界扫描寄存器组将会大大降低边界扫描测试的有效频率。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种可配置的边界扫描寄存器链电路，通过对各个边界扫描寄存器组配置信号的控制，以将各个边界扫描寄存器组插入或移出芯片的边界扫描寄存器链，减少芯片中冗余的边界扫描寄存器组，使边界扫描寄存器链有效长度减小，提高芯片边界扫描的有效测试频率。
(二)技术方案
为达到上述目的，本发明提供了一种可配置的边界扫描寄存器链电路，该边界扫描寄存器链电路包含多个依次串联连接的边界扫描寄存器链单元，每个边界扫描寄存器链单元由依次串联连接的三态路径边界扫描寄存器组、输出路径边界扫描寄存器组和输入路径边界扫描寄存器组构成，其中三态路径边界扫描寄存器组、输出路径边界扫描寄存器组或输入路径边界扫描寄存器组被安排设置于芯片内核电路与芯片管脚之间，均用于实现输入输出IO中三态控制信号、输出信号及输入信号的边界扫描测试，实现三态控制信号、输出信号及输入信号的可控性和可观测性，且通过对配置信号的配置能够将该三态路径边界扫描寄存器组、输出路径边界扫描寄存器组或输入路径边界扫描寄存器组插入或移出当前边界扫描寄存器链电路。
上述方案中，所述三态路径边界扫描寄存器组包括：一数据选通器101，其输出为cap_t，由边界扫描控制信号capture控制，用于实现对来自芯片内核的三态控制信号ti的可观测性；一数据选通器102，由边界扫描指令extest控制，在执行extest测试指令时，使三态控制信号to来自数据锁存器105，实现三态控制信号to的可控性；一数据选通器103，由边界扫描控制信号shift及一配置信号cfg_t控制，其有三个数据输入，一是来自与 其相邻的边界扫描寄存器组的移位寄存器输出shiftin_t，另一是来自与其相邻的边界扫描寄存器组的旁路输出bi_t，再一是来自数据选通器101的输出cap_t，其输出bo_t既作为该边界扫描寄存器组的移位寄存器104的数据输入，同时也作为该三态路径边界扫描寄存器组的旁路输出；一移位寄存器104，由边界扫描控制信号bsck及bs_rst控制，其输出shiftout_t同时与数据选通器101的一输入及数据锁存器102的数据输入相连，同时也作为该三态路径边界扫描寄存器组的移位寄存器输出；以及一数据锁存器105，由边界扫描控制信号update及bs_rst控制，锁存移位寄存器104的数据输出。
上述方案中，所述输出路径边界扫描寄存器组包括：一数据选通器201，由边界扫描控制信号capture控制，其输出为cap_o，用于实现对来自芯片内核的三态控制信号oi的可观测性；一数据选通器202，由边界扫描指令extest控制，在执行extest测试指令时，使输出信号oo来自数据锁存器205，实现输出信号oo的可控性；一数据选通器203，由边界扫描控制信号shift及一配置信号cfg_o控制，其有三个数据输入，一是来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_o，另一是来自与其相邻的边界扫描寄存器组的旁路输出bi_o，再一是来自数据选通器201的输出cap_o，其输出bo_o既作为该边界扫描寄存器组的移位寄存器204的数据输入，同时也作为该输出路径边界扫描寄存器组的旁路输出；一移位寄存器204，由边界扫描控制信号bsck及bs_rst控制，其输出shiftout_o同时与数据选通器201的一输入及数据锁存器205的数据输入相连，同时也作为该输出路径边界扫描寄存器组的移位寄存器输出；以及一数据锁存器205，由边界扫描控制信号update及bs_rst控制，锁存移位寄存器204的数据输出。
上述方案中，所述输入路径边界扫描寄存器组包括：一数据选通器301，其输出为cap_i，由边界扫描控制信号capture控制，用于实现对来自芯片内核的三态控制信号ii的可观测性；一数据选通器302，由边界扫描指令intest控制，在执行intest测试指令时，使输出信号io来自数据锁存器305，实现输出信号io的可控性；一数据选通器303，由边界扫描控制信号shift及一配置信号cfg_i控制，其有三个数据输入，一是来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_i，另一是来自与其相邻的边界扫 描寄存器组的旁路输出bi_i，再一是来自数据选通器301的输出cap_i，其输出bo_i既作为该边界扫描寄存器组的移位寄存器304的数据输入，同时也作为该输出路径边界扫描寄存器组的旁路输出；一移位寄存器304，由边界扫描控制信号bsck及bs_rst控制，其输出shiftout_i同时与数据选通器301的一输入及数据锁存器305的数据输入相连，同时也作为该输出路径边界扫描寄存器组的移位寄存器输出；以及一数据锁存器305，由边界扫描控制信号update及bs_rst控制，锁存移位寄存器304的数据输出。
上述方案中，所述三态路径边界扫描寄存器组的旁路输出bo_t连接相邻边界扫描寄存器组的旁路输入bi_o、bi_i或bi_t，所述三态路径边界扫描寄存器组的移位寄存器输出shiftout_t连接相邻边界扫描寄存器组的移位寄存器输入shiftin_o、shiftin_i或shiftin_t；所述输出路径边界扫描寄存器组的旁路输出bo_o连接相邻边界扫描寄存器组的旁路输入bi_o、bi_i或bi_t，所述输出路径边界扫描寄存器组的移位寄存器输出shiftout_o连接相邻边界扫描寄存器组的移位寄存器输入shiftin_o、shiftin_i或shiftin_t；所述输入路径边界扫描寄存器组的旁路输出bo_i连接相邻边界扫描寄存器组的旁路输入bi_o、bi_i或bi_t，所述输入路径边界扫描寄存器组的移位寄存器输出shiftout_i连接相邻边界扫描寄存器组的移位寄存器输入shiftin_o、shiftin_i或shiftin_t；若干个三态路径边界扫描寄存器组、输出路径边界扫描寄存器组及输入路径边界扫描寄存器组按照上述串行连接方式形成边界扫描寄存器链电路。
上述方案中，所述数据选通器103在边界扫描控制信号shift为低电平时，其输出bo_t来自数据选通器101的输出；所述数据选通器103在边界扫描控制信号shift为高电平时，若cfg_t为高电平，则其输出bo_t来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_t；若cfg_t为低电平，则其输出bo_t来自与其相邻的边界扫描寄存器组的旁路输出bi_t。
上述方案中，所述数据选通器203在边界扫描控制信号shift为低电平时，其输出bo_o来自数据选通器201的输出；所述数据选通器203在边界扫描控制信号shift为高电平时，若配置信号cfg_o为高电平，则其输出bo_o来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_o；若配置信号cfg_o为低电平，则其输出bo_o来自与其相邻的边界扫描寄存器组 的旁路输出bi_o。
上述方案中，所述数据选通器303在边界扫描控制信号shift为低电平时，其输出bo_i来自数据选通器301的输出；所述数据选通器303在边界扫描控制信号shift为高电平时，若配置信号cfg_i为高电平，则其输出bo_i来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_i；若配置信号cfg_i为低电平，则其输出bi_o来自与其相邻的边界扫描寄存器组的旁路输出bi_i。
上述方案中，在边界扫描测试中，若需要将其中某些三态路径边界扫描寄存器组移出边界扫描寄存器链电路，则是将与这些三态路径边界扫描寄存器组的bo_t相连的数据选通器的配置信号cfg_t、cfg_o或cfg_i配置为低电平。
上述方案中，在边界扫描测试中，若需要将其中某些输出路径边界扫描寄存器组移出边界扫描寄存器链电路，则是将与这些输出路径边界扫描寄存器组的bo_o相连的数据选通器的配置信号cfg_t、cfg_o或cfg_i配置为低电平。
上述方案中，在边界扫描测试中，若需要将其中某些输入路径边界扫描寄存器组移出边界扫描寄存器链电路，则是将与这些输入路径边界扫描寄存器组的bo_i相连的数据选通器的配置信号cfg_t、cfg_o或cfg_i配置为低电平。
上述方案中，所述数据选通器103在边界扫描控制信号shift为低电平时，其输出bo_t来自数据选通器101的输出；所述数据选通器103在边界扫描控制信号shift为高电平时，若cfg_t为低电平，则其输出bo_t来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_t；若cfg_t为高电平，则其输出bo_t来自与其相邻的边界扫描寄存器组的旁路输出bi_t。
上述方案中，所述数据选通器203在边界扫描控制信号shift为低电平时，其输出bo_o来自数据选通器201的输出；所述数据选通器203在边界扫描控制信号shift为高电平时，若配置信号cfg_o为低电平，则其输出bo_o来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_o；若配置信号cfg_o为高电平，则其输出bo_o来自与其相邻的边界扫描寄存器组的旁路输出bi_o。
上述方案中，所述数据选通器303在边界扫描控制信号shift为低电平时，其输出bo_i来自数据选通器301的输出；所述数据选通器303在边界扫描控制信号shift为高电平时，若配置信号cfg_i为低电平，则其输出bo_i来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_i；若配置信号cfg_i为高电平，则其输出bi_o来自与其相邻的边界扫描寄存器组的旁路输出bi_i。
上述方案中，在边界扫描测试中，若需要将其中某些三态路径边界扫描寄存器组移出边界扫描寄存器链电路，则是将与这些三态路径边界扫描寄存器组的bo_t相连的数据选通器的配置信号cfg_t、cfg_o或cfg_i配置为高电平。
上述方案中，在边界扫描测试中，若需要将其中某些输出路径边界扫描寄存器组移出边界扫描寄存器链电路，则是将与这些输出路径边界扫描寄存器组的bo_o相连的数据选通器的配置信号cfg_t、cfg_o或cfg_i配置为高电平。
上述方案中，在边界扫描测试中，若需要将其中某些输入路径边界扫描寄存器组移出边界扫描寄存器链电路，则是将与这些输入路径边界扫描寄存器组的bo_i相连的数据选通器的配置信号cfg_t、cfg_o或cfg_i配置为高电平。
(三)有益效果
从上述技术方案可以看出，本发明提供的可配置的边界扫描寄存器链电路，可以根据实际使用需求通过配置信号的控制将相应的边界扫描寄存器组插入或移出待测芯片的边界扫描寄存器链，实现长度可配置的边界扫描寄存器链，减少实际应用中冗余的边界扫描寄存器，进而大大提高边界扫描测试的有效工作频率。
附图说明
通过附图形象而详细地对上述发明内容进行描述，以使本发明的特点和优点变得更加清晰，这些附图包括：
图1示出的是常用的边界扫描电路的基本结构；
图2示出的是依照本发明实施例的可配置的边界扫描寄存器链电路的基本结构示意图；
图3示出的是图2中三态路径边界扫描寄存器组10的示意图；
图4示出的是图2中输出路径边界扫描寄存器组20的示意图；
图5示出的是图2中输入路径边界扫描寄存器组30的示意图；
图6示出的是一种由三态路径边界扫描寄存器组、输出路径边界扫描寄存器组、输入路径边界扫描寄存器组串行连接形成的边界扫描寄存器链的示意图；
图7示出的是依照本发明另一实施例的三态路径边界扫描寄存器组中数据选通器103的示意图；
图8示出的是依照本发明另一实施例的输出路径边界扫描寄存器组中数据选通器203的示意图；
图9示出的是依照本发明另一实施例的输入路径边界扫描寄存器组中数据选通器303的示意图；
图10示出的是依照本发明再一实施例的三态路径边界扫描寄存器组中数据选通器103的示意图；
图11示出的是依照本发明再一实施例的输出路径边界扫描寄存器组中数据选通器203的示意图；
图12示出的是依照本发明再一实施例的输入路径边界扫描寄存器组中数据选通器303的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图2所示，图2示出的是依照本发明实施例的可配置的边界扫描寄存器链电路的基本结构示意图，该可配置的边界扫描寄存器链电路包含多个依次串联连接的边界扫描寄存器链单元，每个边界扫描寄存器链单元由依次串联连接的三态路径边界扫描寄存器组、输出路径边界扫描寄存器组和输入路径边界扫描寄存器组构成，其中三态路径边界扫描寄存器组、输出路径边界扫描寄存器组或输入路径边界扫描寄存器组被安排设置于芯 片内核电路与芯片管脚之间，均用于实现输入输出IO中三态控制信号、输出信号及输入信号的边界扫描测试，实现三态控制信号、输出信号及输入信号的可控性和可观测性，且通过对配置信号的配置能够将该三态路径边界扫描寄存器组、输出路径边界扫描寄存器组或输入路径边界扫描寄存器组插入或移出当前边界扫描寄存器链电路。
其中，三态路径可配置边界扫描寄存器组，当进行边界扫描测试时，在边界扫描控制信号的作用下，可实现IO中三态控制信号的边界扫描测试(实现三态控制信号to的可控性、ti的可观测性)，且通过配置可以实现将该寄存器组插入当前扫描寄存器链或移出当前扫描寄存器链。输出路径可配置边界扫描寄存器组，当进行边界扫描测试时，在边界扫描控制信号的作用下，可实现IO中输出信号的边界扫描测试(实现输出信号oo的可控性、oi的可观测性)，且通过配置可以实现将该寄存器组插入当前扫描寄存器链或移出当前扫描寄存器链。输入路径可配置边界扫描寄存器组，当进行边界扫描测试时，在边界扫描控制信号的作用下，可实现IO中输入信号的边界扫描测试(实现输入信号io的可控性、ii的可观测性)，且通过配置可以实现将该寄存器组插入当前扫描寄存器链或移出当前扫描寄存器链。
由若干三态路径边界扫描寄存器组、输出路径边界扫描寄存器组、输入路径边界扫描寄存器组彼此相连置于芯片内核电路和IO单元之间构成芯片的边界扫描寄存器链电路。当进行边界扫描测试时，在边界扫描控制信号的作用下，可以实现对芯片管脚的控制和观测，进而实现对芯片及其外围电路的测试，同时通过对各边界扫描寄存器组配置信号的控制可实现边界扫描寄存器链长度的配置，减少实际应用中冗余的边界扫描寄存器，进而提高边界扫描测试的有效工作频率。
如图3所示，图3示出的是图2中三态路径边界扫描寄存器组10的示意图，其包括：一数据选通器101，其输出为cap_t，由边界扫描控制信号capture控制，实现对来自芯片内核的三态控制信号ti的可观测性；一数据选通器102，由边界扫描指令extest控制，在执行extest测试指令时，使三态控制信号to来自数据锁存器105，实现三态控制信号to的可控性；一数据选通器103，由边界扫描控制信号shift及一配置信号cfg_t控制， 其有三个数据输入，一是来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_t，一是来自与其相邻的边界扫描寄存器组的旁路输出bi_t，一是来自数据选通器101的输出cap_t，其输出bo_t既作为该边界扫描寄存器组的移位寄存器104的数据输入，同时也作为该三态路径边界扫描寄存器组的旁路输出；一移位寄存器104，由边界扫描控制信号bsck及bs_rst控制，其输出shiftout_t同时与数据选通器101的一输入及数据锁存器102的数据输入相连，同时也作为该三态路径边界扫描寄存器组的移位寄存器输出；一数据锁存器105，由边界扫描控制信号update及bs_rst控制，锁存移位寄存器104的数据输出。
如图4所示，图4示出的是图2中输出路径边界扫描寄存器组20的示意图，其包括：一数据选通器201，由边界扫描控制信号capture控制，其输出为cap_o，实现对来自芯片内核的三态控制信号oi的可观测性；一数据选通器202，由边界扫描指令extest控制，在执行extest测试指令时，使输出信号oo来自数据锁存器205，实现输出信号oo的可控性；一数据选通器203，由边界扫描控制信号shift及一配置信号cfg_o控制，其有三个数据输入，一是来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_o，一是来自与其相邻的边界扫描寄存器组的旁路输出bi_o，一是来自数据选通器201的输出cap_o，其输出bo_o既作为该边界扫描寄存器组的移位寄存器204的数据输入，同时也作为该输出路径边界扫描寄存器组的旁路输出；一移位寄存器204，由边界扫描控制信号bsck及bs_rst控制，其输出shiftout_o同时与数据选通器201的一输入及数据锁存器205的数据输入相连，同时也作为该输出路径边界扫描寄存器组的移位寄存器输出；一数据锁存器205，由边界扫描控制信号update及bs_rst控制，锁存移位寄存器204的数据输出。
如图5所示，图5示出的是图2中输入路径边界扫描寄存器组30的示意图，其包括：一数据选通器301，其输出为cap_i，由边界扫描控制信号capture控制，实现对来自芯片内核的三态控制信号ii的可观测性；一数据选通器302，由边界扫描指令intest控制，在执行intest测试指令时，使输出信号io来自数据锁存器305，实现输出信号io的可控性；一数据选通器303，由边界扫描控制信号shift及一配置信号cfg_i控制，其有三个 数据输入，一是来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_i，一是来自与其相邻的边界扫描寄存器组的旁路输出bi_i，一是来自数据选通器301的输出cap_i，其输出bo_i既作为该边界扫描寄存器组的移位寄存器304的数据输入，同时也作为该输出路径边界扫描寄存器组的旁路输出；一移位寄存器304，由边界扫描控制信号bsck及bs_rst控制，其输出shiftout_i同时与数据选通器301的一输入及数据锁存器305的数据输入相连，同时也作为该输出路径边界扫描寄存器组的移位寄存器输出；一数据锁存器305，由边界扫描控制信号update及bs_rst控制，锁存移位寄存器304的数据输出。
基于图3至图5所示的三态路径边界扫描寄存器组、输出路径边界扫描寄存器组和输入路径边界扫描寄存器组，在实际应用中，每个边界扫描寄存器链单元中三态路径边界扫描寄存器组、输出路径边界扫描寄存器组和输入路径边界扫描寄存器组三者的连接顺序不是固定不变的，各边界扫描寄存器链单元之间的三态路径边界扫描寄存器组、输出路径边界扫描寄存器组和输入路径边界扫描寄存器组三者的连接顺序也不是固定不变的，同一边界扫描寄存器链单元中或不同边界扫描寄存器链单元之间的三态路径边界扫描寄存器组、输出路径边界扫描寄存器组和输入路径边界扫描寄存器组三者之间可以任意相连，即三态路径边界扫描寄存器组的旁路输出bo_t连接相邻边界扫描寄存器组的旁路输入bi_o、bi_i或bi_t，三态路径边界扫描寄存器组的移位寄存器输出shiftout_t连接相邻边界扫描寄存器组的移位寄存器输入shiftin_o、shiftin_i或shiftin_t；所述输出路径边界扫描寄存器组的旁路输出bo_o连接相邻边界扫描寄存器组的旁路输入bi_o、bi_i或bi_t，所述输出路径边界扫描寄存器组的移位寄存器输出shiftout_o连接相邻边界扫描寄存器组的移位寄存器输入shiftin_o、shiftin_i或shiftin_t；所述输入路径边界扫描寄存器组的旁路输出bo_i连接相邻边界扫描寄存器组的旁路输入bi_o、bi_i或bi_t，所述输入路径边界扫描寄存器组的移位寄存器输出shiftout_i连接相邻边界扫描寄存器组的移位寄存器输入shiftin_o、shiftin_i或shiftin_t。若干个三态路径边界扫描寄存器组、输出路径边界扫描寄存器组及输入路径边界扫描寄存器组按照上述串行连接方式形成边界扫描寄存器链电路。
如图6所示，图6是基于本发明的一种边界扫描寄存器链的实施方式，其三态路径边界扫描寄存器组10的旁路输出bo_t连接相邻的输出边界扫描寄存器组20的旁路输入bi_o；其三态路径边界扫描寄存器组10的移位寄存器输出shiftout_t连接相邻的输出边界扫描寄存器组20的移位寄存器输入shiftin_o；其输出路径边界扫描寄存器组20的旁路输出bo_o连接相邻边界的输入扫描寄存器组30的旁路输入bi_i；其输出路径边界扫描寄存器组20的移位寄存器输出shiftout_o连接相邻的输入边界扫描寄存器组的移位寄存器输入shiftin_i；其输入路径边界扫描寄存器组30的旁路输出bo_i连接相邻三态边界扫描寄存器组10的旁路输入bi_t；其输入路径边界扫描寄存器组30的移位寄存器输出shiftout_i连接相邻三态边界扫描寄存器组10的移位寄存器输入shiftin_t；若干个三态路径边界扫描寄存器组、输出路径边界扫描寄存器组及输入路径边界扫描寄存器组按照上述串行连接方式置于芯片内核电路和IO单元之间构成芯片的边界扫描寄存器链。当然基于本发明的边界扫描寄存器链的实现可以通过改变三态路径边界扫描寄存器组、输出路径边界扫描寄存器组及输入路径边界扫描寄存器的连接顺序而有不同的实施方式。
如图7所示，图7是基于本发明的三态路径边界扫描寄存器组中数据选通器103的一种实施方式，该数据选通器103_a在边界扫描控制信号shift为低电平时，其输出bo_t来自该三态路径边界扫描寄存器组中数据选通器101的输出cap_t；该数据选通器103_a在边界扫描控制信号shift为高电平时，若配置信号cfg_t为高电平，其输出bo_t来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_t，若配置信号cfg_t为低电平，其输出bo_t来自与其相邻的边界扫描寄存器组的旁路输出bi_t；
如图8所示，图8是基于本发明的输出路径边界扫描寄存器组中数据选通器203的一种实施方式，该数据选通器203_a在边界扫描控制信号shift为低电平时，其输出bo_o来自该输出路径边界扫描寄存器组中数据选通器201的输出cap_o；该数据选通器203_a在边界扫描控制信号shift为高电平时，若配置信号cfg_o为高电平，其输出bo_o来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_o，若配置信号cfg_o为低电平，其输出bo_o来自与其相邻的边界扫描寄存器组的旁路输出bi_o；
如图9所示，图9是基于本发明的输入路径边界扫描寄存器组中数据选通器303的一种实施方式，该数据选通器303_a在边界扫描控制信号shift为低电平时，其输出bo_i来自该输入路径边界扫描寄存器组中数据选通器301的输出cap_i；该数据选通器303a在边界扫描控制信号shift为高电平时，若配置信号cfg_i为高电平，其输出bo_i来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_i，若配置信号cfg_i为低电平，其输出bo_i来自与其相邻的边界扫描寄存器组的旁路输出bi i；
对采用数据选通器103_a、数据选通器203_a、数据选通器303_a构成的边界扫描寄存器链进行边界扫描测试时：若需要将其中某些三态路径边界扫描寄存器组移出边界扫描寄存器链，则需要将与这些三态路径边界扫描寄存器组的bo_t相连的数据选通器的配置信号(cfg_t或cfg_o或cfg_i)配置为低电平；若需要将其中某些输出路径边界扫描寄存器组移出边界扫描寄存器链，则需要将与这些输出路径边界扫描寄存器组的bo_o相连的数据选通器的配置信号(cfg_t或cfg_o或cfg_i)配置为低电平；若需要将其中某些输入路径边界扫描寄存器组移出边界扫描寄存器链，则需要将与这些输入路径边界扫描寄存器组的bo_i相连的数据选通器的配置信号(cfg_t或cfg_o或cfg_i)配置为低电平；若需要将所有边界扫描寄存器组插入边界扫描寄存器链，则需要将所有配置信号(cfg_t或cfg_o或cfg_i)配置为高电平；
如图10所示，图10是基于本发明的三态路径边界扫描寄存器组中数据选通器103的再一种实施方式，该数据选通器103b在边界扫描控制信号shift为低电平时，其输出bo_t来自该三态路径边界扫描寄存器组中数据选通器101的输出cap_t；该数据选通器103_b在边界扫描控制信号shift为高电平时，若配置信号cfg_t为低电平，其输出bo_t来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_t，若配置信号cfg_t为高电平，其输出bo_t来自与其相邻的边界扫描寄存器组的旁路输出bi_t。
如图11所示，图11是基于本发明的输出路径边界扫描寄存器组中数据选通器203的再一种实施方式，该数据选通器203_b在边界扫描控制信号shift为低电平时，其输出bo_o来自该输出路径边界扫描寄存器组中数据选通器201的输出cap_o；该数据选通器203_b在边界扫描控制信号shift 为高电平时，若配置信号cfg_o为低电平，其输出bo_o来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_o，若配置信号cfg_o为高电平，其输出bo_o来自与其相邻的边界扫描寄存器组的旁路输出bi_o。
如图12所示，图12是基于本发明的输入路径边界扫描寄存器组中数据选通器303的再一种实施方式，该数据选通器303_b在边界扫描控制信号shift为低电平时，其输出bo_i来自该输入路径边界扫描寄存器组中数据选通器301的输出cap_i；该数据选通器303_b在边界扫描控制信号shift为高电平时，若配置信号cfg_i为低电平，其输出bo_i来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_i，若配置信号cfg_i为高电平，其输出bo_i来自与其相邻的边界扫描寄存器组的旁路输出bi_i。
对采用数据选通器103_b、数据选通器203_b、数据选通器303_b构成的边界扫描寄存器链进行边界扫描测试时：若需要将其中某些三态路径边界扫描寄存器组移出边界扫描寄存器链，则需要将与这些三态路径边界扫描寄存器组的bo_t相连的数据选通器的配置信号(cfg_t或cfg_o或cfg_i)配置为高电平；若需要将其中某些输出路径边界扫描寄存器组移出边界扫描寄存器链，则需要将与这些输出路径边界扫描寄存器组的bo_o相连的数据选通器的配置信号(cfg_t或cfg_o或cfg_i)配置为高电平；若需要将其中某些输入路径边界扫描寄存器组移出边界扫描寄存器链，则需要将与这些输入路径边界扫描寄存器组的bo_i相连的数据选通器的配置信号(cfg_t或cfg_o或cfg_i)配置为高电平；若需要将所有边界扫描寄存器组插入边界扫描寄存器链，则需要将所有配置信号(cfg_t或cfg_o或cfg_i)配置为低电平。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (17)
1.一种可配置的边界扫描寄存器链电路，其特征在于，该边界扫描寄存器链电路包含多个依次串联连接的边界扫描寄存器链单元，每个边界扫描寄存器链单元由依次串联连接的三态路径边界扫描寄存器组、输出路径边界扫描寄存器组和输入路径边界扫描寄存器组构成，其中三态路径边界扫描寄存器组、输出路径边界扫描寄存器组或输入路径边界扫描寄存器组被安排设置于芯片内核电路与芯片管脚之间，均用于实现输入输出IO中三态控制信号、输出信号及输入信号的边界扫描测试，实现三态控制信号、输出信号及输入信号的可控性和可观测性，且通过对配置信号的配置能够将该三态路径边界扫描寄存器组、输出路径边界扫描寄存器组或输入路径边界扫描寄存器组插入或移出当前边界扫描寄存器链电路。
2.根据权利要求1所述的可配置的边界扫描寄存器链电路，其特征在于，所述三态路径边界扫描寄存器组包括：
一数据选通器(101)，其输出为cap_t，由边界扫描控制信号capture控制，用于实现对来自芯片内核的三态控制信号ti的可观测性；
一数据选通器(102)，由边界扫描指令extest控制，在执行extest测试指令时，使三态控制信号to来自数据锁存器(105)，实现三态控制信号to的可控性；
一数据选通器(103)，由边界扫描控制信号shift及一配置信号cfg_t控制，其有三个数据输入，一是来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_t，另一是来自与其相邻的边界扫描寄存器组的旁路输出bi_t，再一是来自数据选通器(101)的输出cap_t，其输出bo_t既作为该边界扫描寄存器组的移位寄存器(104)的数据输入，同时也作为该三态路径边界扫描寄存器组的旁路输出；
一移位寄存器(104)，由边界扫描控制信号bsck及bs_rst控制，其输出shiftout_t同时与数据选通器(101)的一输入及数据锁存器(102)的数据输入相连，同时也作为该三态路径边界扫描寄存器组的移位寄存器输出；以及
一数据锁存器(105)，由边界扫描控制信号update及bs_rst控制，锁存移位寄存器(104)的数据输出。
3.根据权利要求1所述的可配置的边界扫描寄存器链电路，其特征在于，所述输出路径边界扫描寄存器组包括：
一数据选通器(201)，由边界扫描控制信号capture控制，其输出为cap_o，用于实现对来自芯片内核的三态控制信号oi的可观测性；
一数据选通器(202)，由边界扫描指令extest控制，在执行extest测试指令时，使输出信号oo来自数据锁存器(205)，实现输出信号oo的可控性；
一数据选通器(203)，由边界扫描控制信号shift及一配置信号cfg_o控制，其有三个数据输入，一是来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_o，另一是来自与其相邻的边界扫描寄存器组的旁路输出bi_o，再一是来自数据选通器(201)的输出cap_o，其输出bo_o既作为该边界扫描寄存器组的移位寄存器(204)的数据输入，同时也作为该输出路径边界扫描寄存器组的旁路输出；
一移位寄存器(204)，由边界扫描控制信号bsck及bs_rst控制，其输出shiftout_o同时与数据选通器(201)的一输入及数据锁存器(205)的数据输入相连，同时也作为该输出路径边界扫描寄存器组的移位寄存器输出；以及
一数据锁存器(205)，由边界扫描控制信号update及bs_rst控制，锁存移位寄存器(204)的数据输出。
4.根据权利要求1所述的可配置的边界扫描寄存器链电路，其特征在于，所述输入路径边界扫描寄存器组包括：
一数据选通器(301)，其输出为cap_i，由边界扫描控制信号capture控制，用于实现对来自芯片内核的三态控制信号ii的可观测性；
一数据选通器(302)，由边界扫描指令intest控制，在执行intest测试指令时，使输出信号io来自数据锁存器(305)，实现输出信号io的可控性；
一数据选通器(303)，由边界扫描控制信号shift及一配置信号cfg_i控制，其有三个数据输入，一是来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_i，另一是来自与其相邻的边界扫描寄存器组的旁路输出bi_i，再一是来自数据选通器(301)的输出cap_i，其输出bo_i既作为该边界扫描寄存器组的移位寄存器(304)的数据输入，同时也作为该输出路径边界扫描寄存器组的旁路输出；
一移位寄存器(304)，由边界扫描控制信号bsck及bs_rst控制，其输出shiftout_i同时与数据选通器(301)的一输入及数据锁存器(305)的数据输入相连，同时也作为该输出路径边界扫描寄存器组的移位寄存器输出；以及
一数据锁存器(305)，由边界扫描控制信号update及bs_rst控制，锁存移位寄存器(304)的数据输出。
5.根据权利要求1至4中任一项所述的可配置的边界扫描寄存器链电路，其特征在于，
所述三态路径边界扫描寄存器组的旁路输出bo_t连接相邻边界扫描寄存器组的旁路输入bi_o、bi_i或bi_t，所述三态路径边界扫描寄存器组的移位寄存器输出shiftout_t连接相邻边界扫描寄存器组的移位寄存器输入shiftin_o、shiftin_i或shiftin_t；
所述输出路径边界扫描寄存器组的旁路输出bo_o连接相邻边界扫描寄存器组的旁路输入bi_o、bi_i或bi_t，所述输出路径边界扫描寄存器组的移位寄存器输出shiftout_o连接相邻边界扫描寄存器组的移位寄存器输入shiftin_o、shiftin_i或shiftin_t；
所述输入路径边界扫描寄存器组的旁路输出bo_i连接相邻边界扫描寄存器组的旁路输入bi_o、bi_i或bi_t，所述输入路径边界扫描寄存器组的移位寄存器输出shiftout_i连接相邻边界扫描寄存器组的移位寄存器输入shiftin_o、shiftin_i或shiftin_t；
若干个三态路径边界扫描寄存器组、输出路径边界扫描寄存器组及输入路径边界扫描寄存器组按照上述串行连接方式形成边界扫描寄存器链电路。
6.根据权利要求2所述的可配置的边界扫描寄存器链电路，其特征在于，所述数据选通器(103)在边界扫描控制信号shift为低电平时，其输出bo_t来自数据选通器(101)的输出；所述数据选通器(103)在边界扫描控制信号shift为高电平时，若cfg_t为高电平，则其输出bo_t来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_t；若cfg_t为低电平，则其输出bo_t来自与其相邻的边界扫描寄存器组的旁路输出bi_t。
7.根据权利要求3所述的可配置的边界扫描寄存器链电路，其特征在于，所述数据选通器(203)在边界扫描控制信号shift为低电平时，其输出bo_o来自数据选通器(201)的输出；所述数据选通器(203)在边界扫描控制信号shift为高电平时，若配置信号cfg_o为高电平，则其输出bo_o来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_o；若配置信号cfg_o为低电平，则其输出bo_o来自与其相邻的边界扫描寄存器组的旁路输出bi_o。
8.根据权利要求4所述的可配置的边界扫描寄存器链电路，其特征在于，所述数据选通器(303)在边界扫描控制信号shift为低电平时，其输出bo_i来自数据选通器(301)的输出；所述数据选通器(303)在边界扫描控制信号shift为高电平时，若配置信号cfg_i为高电平，则其输出bo_i来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_i；若配置信号cfg_i为低电平，则其输出bi_o来自与其相邻的边界扫描寄存器组的旁路输出bi_i。
9.根据权利要求6至8中任一项所述的可配置的边界扫描寄存器链电路，其特征在于，在边界扫描测试中，若需要将其中某些三态路径边界扫描寄存器组移出边界扫描寄存器链电路，则是将与这些三态路径边界扫描寄存器组的bo_t相连的数据选通器的配置信号cfg_t、cfg_o或cfg_i配置为低电平。
10.根据权利要求6至8中任一项所述的可配置的边界扫描寄存器链电路，其特征在于，在边界扫描测试中，若需要将其中某些输出路径边界扫描寄存器组移出边界扫描寄存器链电路，则是将与这些输出路径边界扫描寄存器组的bo_o相连的数据选通器的配置信号cfg_t、cfg_o或cfg_i配置为低电平。
11.根据权利要求6至8中任一项所述的可配置的边界扫描寄存器链电路，其特征在于，在边界扫描测试中，若需要将其中某些输入路径边界扫描寄存器组移出边界扫描寄存器链电路，则是将与这些输入路径边界扫描寄存器组的bo_i相连的数据选通器的配置信号cfg_t、cfg_o或cfg_i配置为低电平。
12.根据权利要求2所述的可配置的边界扫描寄存器链电路，其特征在于，所述数据选通器(103)在边界扫描控制信号shift为低电平时，其输出bo_t来自数据选通器(101)的输出；所述数据选通器(103)在边界扫描控制信号shift为高电平时，若cfg_t为低电平，则其输出bo_t来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_t；若cfg_t为高电平，则其输出bo_t来自与其相邻的边界扫描寄存器组的旁路输出bi_t。
13.根据权利要求3所述的可配置的边界扫描寄存器链电路，其特征在于，所述数据选通器(203)在边界扫描控制信号shift为低电平时，其输出bo_o来自数据选通器(201)的输出；所述数据选通器(203)在边界扫描控制信号shift为高电平时，若配置信号cfg_o为低电平，则其输出bo_o来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_o；若配置信号cfg_o为高电平，则其输出bo_o来自与其相邻的边界扫描寄存器组的旁路输出bi_o。
14.根据权利要求4所述的可配置的边界扫描寄存器链电路，其特征在于，所述数据选通器(303)在边界扫描控制信号shift为低电平时，其输出bo_i来自数据选通器(301)的输出；所述数据选通器(303)在边界扫描控制信号shift为高电平时，若配置信号cfg_i为低电平，则其输出bo_i来自与其相邻的边界扫描寄存器组的移位寄存器输出shiftin_i；若配置信号cfg_i为高电平，则其输出bi_o来自与其相邻的边界扫描寄存器组的旁路输出bi_i。
15.根据权利要求12至14中任一项所述的可配置的边界扫描寄存器链电路，其特征在于，在边界扫描测试中，若需要将其中某些三态路径边界扫描寄存器组移出边界扫描寄存器链电路，则是将与这些三态路径边界扫描寄存器组的bo_t相连的数据选通器的配置信号cfg_t、cfg_o或cfg_i配置为高电平。
16.根据权利要求12至14中任一项所述的可配置的边界扫描寄存器链电路，其特征在于，在边界扫描测试中，若需要将其中某些输出路径边界扫描寄存器组移出边界扫描寄存器链电路，则是将与这些输出路径边界扫描寄存器组的bo_o相连的数据选通器的配置信号cfg_t、cfg_o或cfg_i配置为高电平。
17.根据权利要求12至14中任一项所述的可配置的边界扫描寄存器链电路，其特征在于，在边界扫描测试中，若需要将其中某些输入路径边界扫描寄存器组移出边界扫描寄存器链电路，则是将与这些输入路径边界扫描寄存器组的bo_i相连的数据选通器的配置信号cfg_t、cfg_o或cfg_i配置为高电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310007994.5A CN103091627B (zh) | 2013-01-09 | 2013-01-09 | 一种可配置的边界扫描寄存器链电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310007994.5A CN103091627B (zh) | 2013-01-09 | 2013-01-09 | 一种可配置的边界扫描寄存器链电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103091627A true CN103091627A (zh) | 2013-05-08 |
| CN103091627B CN103091627B (zh) | 2015-02-25 |
Family
ID=48204435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310007994.5A Active CN103091627B (zh) | 2013-01-09 | 2013-01-09 | 一种可配置的边界扫描寄存器链电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103091627B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104049203A (zh) * | 2014-04-25 | 2014-09-17 | 三星半导体(中国)研究开发有限公司 | 具有边界扫描测试功能的管脚和包括该管脚的集成电路 |
| CN109154633A (zh) * | 2016-04-29 | 2019-01-04 | 德州仪器公司 | 全垫覆盖边界扫描 |
| CN110007217A (zh) * | 2019-05-22 | 2019-07-12 | 哈尔滨工业大学（威海） | 一种低功耗边界扫描测试方法 |
| CN110456260A (zh) * | 2019-07-01 | 2019-11-15 | 南京邮电大学 | 一种密钥隔离安全扫描链电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5570375A (en) * | 1995-05-10 | 1996-10-29 | National Science Council Of R.O.C. | IEEE Std. 1149.1 boundary scan circuit capable of built-in self-testing |
| US20030041296A1 (en) * | 2001-03-08 | 2003-02-27 | Bos Gerardus Arnoldus Antonius | Method for testing a testable electronic device |
| CN1582399A (zh) * | 2001-11-02 | 2005-02-16 | 西门子公司 | 具有输出缓冲控制的电子部件 |
| CN1748154A (zh) * | 2003-02-10 | 2006-03-15 | 皇家飞利浦电子股份有限公司 | 集成电路的测试 |
-
2013
- 2013-01-09 CN CN201310007994.5A patent/CN103091627B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5570375A (en) * | 1995-05-10 | 1996-10-29 | National Science Council Of R.O.C. | IEEE Std. 1149.1 boundary scan circuit capable of built-in self-testing |
| US20030041296A1 (en) * | 2001-03-08 | 2003-02-27 | Bos Gerardus Arnoldus Antonius | Method for testing a testable electronic device |
| CN1582399A (zh) * | 2001-11-02 | 2005-02-16 | 西门子公司 | 具有输出缓冲控制的电子部件 |
| CN1748154A (zh) * | 2003-02-10 | 2006-03-15 | 皇家飞利浦电子股份有限公司 | 集成电路的测试 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104049203A (zh) * | 2014-04-25 | 2014-09-17 | 三星半导体(中国)研究开发有限公司 | 具有边界扫描测试功能的管脚和包括该管脚的集成电路 |
| CN109154633A (zh) * | 2016-04-29 | 2019-01-04 | 德州仪器公司 | 全垫覆盖边界扫描 |
| CN110007217A (zh) * | 2019-05-22 | 2019-07-12 | 哈尔滨工业大学（威海） | 一种低功耗边界扫描测试方法 |
| CN110007217B (zh) * | 2019-05-22 | 2021-06-25 | 哈尔滨工业大学（威海） | 一种低功耗边界扫描测试方法 |
| CN110456260A (zh) * | 2019-07-01 | 2019-11-15 | 南京邮电大学 | 一种密钥隔离安全扫描链电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103091627B (zh) | 2015-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11041903B2 (en) | TAP gating scan enable output to decompressor and scan registers | |
| US9164858B2 (en) | System and method for optimized board test and configuration | |
| US8756467B2 (en) | Methods and apparatus for testing multiple-IC devices | |
| US11549983B2 (en) | 3D tap and scan port architectures | |
| US20120159251A1 (en) | Test Device and Method for the SoC Test Architecture | |
| CN103091627B (zh) | 一种可配置的边界扫描寄存器链电路 | |
| CN104049203B (zh) | 具有边界扫描测试功能的管脚和包括该管脚的集成电路 | |
| JP4542910B2 (ja) | テストシステム | |
| US7073110B1 (en) | Method and system for programmable boundary-scan instruction register | |
| CN102760497A (zh) | 含有jtag接口的芯片 | |
| Controller | Guidelines for IEEE Std. 1149.1 Boundary-Scan Testing | |
| Chen et al. | Study on design method of boundary-scan circuit architecture based on Verilog language |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201224 Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 100083 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220428 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |