CN107045100A - 片上测试图案生成 - Google Patents

片上测试图案生成 Download PDF

Info

Publication number
CN107045100A
CN107045100A CN201611051247.1A CN201611051247A CN107045100A CN 107045100 A CN107045100 A CN 107045100A CN 201611051247 A CN201611051247 A CN 201611051247A CN 107045100 A CN107045100 A CN 107045100A
Authority
CN
China
Prior art keywords
test pattern
chip
signal
signal generator
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611051247.1A
Other languages
English (en)
Other versions
CN107045100B (zh
Inventor
H·库克雷雅
S·阿马德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merrill Asia Singapore Pte Ltd
Original Assignee
Lantiq Beteiligungs GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lantiq Beteiligungs GmbH and Co KG filed Critical Lantiq Beteiligungs GmbH and Co KG
Publication of CN107045100A publication Critical patent/CN107045100A/zh
Application granted granted Critical
Publication of CN107045100B publication Critical patent/CN107045100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开片上测试图案生成。提供一种芯片(110)，其包括：集成电路(230)，所述集成电路(230)包括多个逻辑元件(231)，其中所述多个逻辑元件(231)被配置为在测试模式下形成多个扫描链(232)。芯片(110)进一步包括片上信号发生器(220)，其与集成电路(230)连接并且被配置为在测试模式下向所述多个扫描链(232)提供测试图案信号(281)。

Description

片上测试图案生成
技术领域
各种实施例涉及一种芯片，其包括片上信号发生器，所述片上信号发生器被配置为在测试模式下，提供测试图案信号给由多个逻辑元件形成的多个扫描链。各种实施例涉及一种预烧(burn-in)炉和一种方法。
背景技术
为了测试集成电路(IC)，已知使IC的逻辑元件遭受应力测试，例如，可以将包括IC的芯片放置在预烧炉中，其中环境条件可以被控制。例如，可以施加高温。
在参考实现中，自动测试图案生成(ATPG)图案信号，其被加载到预烧炉中并且经由扫描引脚被馈送到IC、到逻辑元件。ATPG信号是伪随机测试图案，其旨在将所有的逻辑元件或其中的至少多数在可用状态之间进行切换(toggle)。为了促进切换，测试模式可以被触发，其引起遭受测试的逻辑元件之间的逻辑互连；逻辑互连使一系列逻辑元件能够充当移位寄存器(扫描链)，其中ATPG信号的不同计时状态反复切换扫描链的逻辑元件。然后，扫描链的逻辑元件的状态可以被读出并且与期望值相比较。由此，形成逻辑元件的硬件元件的(例如，晶体管的)故障或磨损可以被检测到。
然而，这样的方案面临某些约束和缺点。例如，在预烧炉中可能存在有限的可用空间来存储ATPG图案。在另一方面，可能要求提供具有相对大量输入引脚的ATPG信号以确保几乎所有或所有逻辑元件都被切换。这在信号路由(routing)方面要求显著的努力，所述信号路由由于有限的可用空间而可能是复杂的。
发明内容
因此，存在对于用于测试模式的测试图案生成的先进技术的需要。特别地，存在对于实现带有减少的信号路由要求的测试模式的这样的技术的需要。
该需要通过独立权利要求的特征来满足。从属权利要求限定实施例。
根据一方面，提供一种芯片。所述芯片包括IC。所述IC包括多个逻辑元件。在测试模式下，多个逻辑元件被配置为形成多个扫描链。芯片进一步包括与链连接的片上信号发生器。在测试模式下，信号发生器被配置为向多个扫描链提供测试图案信号。
根据一方面，提供一种预烧系统。所述预烧系统包括预烧炉和接收器。根据另一方面，接收器被布置被配置为可释放地安装芯片。预烧系统进一步包括被配置为触发测试模式的IEEE测试存取端口连接器。
根据一方面，提供一种方法。所述方法包括IC的多个逻辑元件在测试模式下形成多个扫描链。所述方法进一步包括片上信号发生器在测试模式下向多个扫描链提供测试图案信号。
应该理解的是，以上提到的特征和尚待在下面解释的特征可以不仅被用于所指示的各组合而且可以以其他组合或者孤立地使用，而不脱离本发明的范围。以上提到的方面和实施例的特征可以在其他实施例中被彼此组合。
附图说明
当连同附图一起阅读时，本发明的上述和附加特征和效果将从以下详细描述变得显而易见，在所述附图中同样的参考数字指代同样的元件。
图1示意性地图示包括预烧炉的预烧系统。
图2示意性地图示根据各种实施例的芯片，所述芯片包括与芯片的IC耦合的片上信号发生器。
图3示意性地图示图2的信号发生器的细节，其根据各种实施例被实现为线性反馈移位寄存器。
图4示意性地图示根据各种实施例的芯片，芯片包括与芯片的IC耦合的片上信号发生器并且进一步包括被耦合在信号发生器与IC中间的解压器。
图5示意性地图示根据各种实施例的芯片，芯片包括与芯片的IC耦合的片上信号发生器，其中所述芯片包括开关和多个外部扫描控制引脚。
图6示意性地更详细地图示图5的开关。
图7是根据各种实施例的方法的流程图。
具体实施方式
在下文，本发明的实施例将参考附图而被详细描述。应该理解的是，下面的实施例的描述不以限制的意义来领会。本发明的范围不旨在由在下文描述的实施例或者由绘图限制，其仅被认为是说明性的。
绘图被认为是示意性的表示，并且在绘图中图示的元件未必按比例示出。相反，各种元件被表示使得它们的功能和一般目的对于本领域中的技术人员变得显而易见。在绘图中示出或在本文中描述的在功能块、器件、部件或其他物理或功能单元之间的任何连接或耦合也可以由间接连接或耦合来实现。在部件之间的耦合也可以通过无线连接设立。功能块可以以硬件、固件、软件或其组合来实现。
在下文，解释片上测试图案信号生成的技术。这些技术可以促进片上ATPG。这些技术可以被应用于IC的预烧运用(exercise)。
根据实施例，提供一种芯片。所述芯片包括IC。所述IC包括多个逻辑元件。在测试模式下，多个逻辑元件被配置为形成多个扫描链。芯片进一步包括与IC连接的片上信号发生器。在测试模式下，信号发生器被配置为向多个扫描链提供测试图案信号。
多个逻辑元件中的每一个可以由一个或多个晶体管形成，例如以CMOS技术来实现。照此，由于制造扩散等，晶体管中的一些可能遭受故障。在下文，说明能够以方便并且还可靠的方式识别失效晶体管并且因此识别失效逻辑元件的技术。说明能够测试组合和时序逻辑的技术。在逻辑元件之间的连接性、开路、短路和电阻率可以被测试。
扫描链可以形成移位寄存器。扫描链可以在各种逻辑元件中间形成逻辑互连。在一些方案中，多个逻辑元件中的每一个可以是单个扫描链的部分。在下文，为了说明性目的，主要参考通过由触发器实现的逻辑元件。然而，在各种方案中，各技术可以被容易地应用于不同种类和类型的逻辑元件，其例如包括时序逻辑诸如触发器和组合逻辑诸如门、多路复用器等。
扫描链可以促进切换多个逻辑元件中的每一个。例如，切换可以以计时方式发生。为此，可以使用时钟信号。对于每个循环，测试图案信号可以指示不同的码字。测试图案信号的码字的数量有时被称为循环长度。循环长度可以比码字的长度更大。例如，可以存在多于100.000循环，或多于1.000.000循环，或多于10.000.000循环。例如，码字可以具有少于10、或少于100比特的长度。码字的每个位置与多个扫描链中的一个相关联。对于每个循环，码字的各位置的当前值被馈送给各扫描链的入口点。
IC可以选自包括以下的组：模拟收发器级；数字收发器级；吉比特无源光网络(GPON)IC；总局(Central Office)(CO)IC；用户端设备(CPE)IC；传感器；无线收发器等。IC可以包括选自包括以下的组的元件：处理器；工作存储器；非易失性存储器。IC可以包括数字、模拟和/或混合的数字-模拟元件。IC可以包括射频(RF)功能。特别地，IC可以涉及物联网(IoT)和/或连接的家庭应用。IC可以包括多于100.000晶体管，优选地多于1.000.000晶体管。IC可以形成片上系统(SOC)。
片上信号发生器可以因此被形成在与IC相同的管芯上。可以存在被提供在信号发生器与IC之间的定线(routing)。在一些方案中，信号发生器可以被提供在与IC相同的封装中。信号发生器也可以被提供在与IC不同的封装中。信号发生器可以在复杂性方面被相对限制。例如，信号发生器可以包括少于100.000晶体管，优选地少于1.000晶体管，更优选地少于500晶体管。由此，信号发生器的成本节约的实现变得可能。
通过提供片上信号发生器，在测试模式期间不要求提供测试图案信号的外部路由。在其中受约束的空间可用于外部路由的方案中，这可以促进测试模式的执行。
测试模式可以实现在把IC交付使用之前对IC的功能进行测试。可以由测试图案信号实现的特定类型的测试模式对于信号发生器的运行而言不是密切相关的。可以使用各种类型和种类的测试模式。在本文中公开的各种方案中，关联的特定测试模式是预烧测试模式。
图1图示关于多个触发器的预烧运用的方面。预烧系统101包括预烧炉102，其根据参考实现，具有被从外部定线至其内部的线路111。预烧炉具有限定的尺寸。在预烧炉内部，被测器件(DUT)诸如包括IC的芯片110通过接收器(在图1中未示出)被安装。
将线路111与芯片110的各扫描控制引脚连接可能是耗时和麻烦的。用于建立测试的时间(测试建立时间)可能是长的。
根据如在本文中公开的各种方案，各种方案能够大大地减少测试建立时间。根据在本文中公开的各种方案，典型地仅相对较小数量的线路需要被与芯片110连接。
在本文中公开的各种方案中，可以仅要求连接对应于如由联合测试行动组(JTAG)规定的电气与电子工程师协会(IEEE)1149.1测试存取端口(TAP)连接器的线路。可以不要求连接对应于在外部生成的ATPG测试信号的线路。
在测试的建立完成之后并且当执行预烧测试时，限定的温度或温度分布(temperature profile)被施加在预烧炉102的内部中持续测试时间。在测试时间期间，芯片110的各种触发器被切换。描述作为操作时间的函数的最终失效触发器的数量的故障率曲线可以因此在加速的时间流逝中被采样。脆弱的器件因此倾向于在测试时间期间最终失效。
图2图示片上信号发生器220的方面。通常，可以使用各种类型的信号发生器。例如，单个触发器可以被与布置在输出支路中的一个或多个反相器和反馈支路组合使用。在下文，将关于被实现为线性反馈移位寄存器(LFSR)的信号发生器来描述各种方案。然而，在本文中公开的所有方案中，用另一个适合类型的信号发生器来代替LFSR是可能的。
在图2的方案中，信号发生器220由LFSR实现。LFSR220与IC230连接。IC 230包括多个触发器231。因为IC 230，如图2中所描绘的，在测试模式下操作，所以触发器231形成扫描链232。
在图2的方案中，三个(M＝3)扫描链由多个触发器231形成。这仅是说明性的，并且可以形成更小或更大数量的扫描链232。扫描链232的数量对于根据在本文中公开的各种方案中的技术的运行而言不是密切相关的。例如，在示例中可以存在285个扫描链。
LFSR 220输出测试图案信号281。参考图3，测试图案信号281包括——对于经由相应外部引脚211接收的时钟信号271的每个循环而言——相应的码字321。不同循环一般对应于不同码字321。换句话说，LFSR 220被配置为取决于时钟信号271而输出不同状态的测试图案信号281。
码字321包括针对扫描链232中的每一个的项。因此，在图2和3的方案中，码字321具有长度三(N＝3)。如可以看到的，M＝N。这能够测试各种触发器231的所有不同种类的状态组合。这促进有效的应力测试。
图3更详细地图示LFSR 220的方面。LFSR 220包括三个触发器300(在图3中被标注为“A”、“B”和“C”)、反馈支路301、变换器302，其被配置为基于线性函数对经由反馈支路获得的信号进行变换以获得经转换的反馈信号、以及另外的反馈支路303，其被配置为将经转换的反馈信号提供给第一触发器300的输入。每个触发器300的状态与码字321的项相关联。取决于用于初始化LFSR220的种子，LFSR 220以伪随机的方式提供测试图案信号。在某循环长度之后，重复码字321。
再次参照图2，例如，引脚211可以是外部测试模式引脚。例如，引脚211可以是TAP连接器的部分。例如，引脚211可以是TAP测试时钟(TCK)引脚。在其他方案中，引脚211可以是专用引脚。
例如，线路211可以经由包括用于一个或多个芯片的一个或多个插座的预烧板105、或者经由针卡(needle card)、或者经由焊线(wire bond)或者诸如此类而被连接到在本文中公开的各种外部引脚。各种外部引脚可以包括可从外部访问的金属焊盘。例如，金属焊盘可以具有大于50μm×50μm的尺寸。例如，由于预烧炉的限定的尺寸，预烧板105可以具有限定的尺寸。
时钟信号271也被提供给IC 230。取决于测试图案信号281并且进一步取决于时钟信号271，触发器231在不同状态之间进行切换。此处，扫描链232可以起移位寄存器的作用，使得触发器231的特定状态随着时钟信号271前进而传播通过扫描链232。在读出期间，各种触发器231的状态可以被取回。典型地，读出不要求发生在预烧炉102中。
图4图示关于测试图案信号281的码字321的长度的方面。在图4的方案中，出于说明性的目的，存在数量为四(M＝4)的扫描链323。可是，码字321具有三(N＝3)的长度。因此，N＜M。芯片110进一步包括解压器271，其被配置为将(压缩的)测试图案信号281变成解压缩的测试图案信号282，其具有较长的码字长度。特别地，解压缩的测试图案信号282具有等于扫描链232的数量M＝4的码字长度。通过配置LFSR 220输出相对小长度的码字321，LFSR220的更简单并且成本节约的实现变得可能。例如，在示例中可以存在M＝285扫描链232，并且压缩的测试图案信号281的码字长度可以是N＝6；未压缩的测试图案信号282的码字长度也可以是285。
解压器可以被提供在如在本文中公开的各种方案中，即使没有具体提到。解压器可以促进读出。
图5图示关于选择性地使能测试模式的方面。在图5中，提供外部测试模式引脚213。外部测试模式引脚213与LFSR 220和IC 230连接。经由外部测试模式引脚213，可以接收建立信号(setup signal)271。例如，外部测试模式引脚213可以是TAP的部分。例如，外部测试模式引脚213可以是TAP的测试模式选择(TMS)引脚。
建立信号271可以触发测试模式。一旦建立信号271指示测试模式被触发，就可以进行以下动作中的一个或多个：
例如，LFSR 220可以例如通过规定种子而被初始化。触发器231可以被配置为形成扫描链232。在图5中，提供开关291。开关291可以由建立信号271控制。如果建立信号281指示测试模式，开关可以将外部时钟引脚211与IC 230连接，即与扫描链232和触发器231连接。在其他模式(不同于所述测试模式)下，开关291可以将外部时钟引脚211与IC 230断开。例如，在正常操作期间或在另外的测试模式期间，开关291可以将外部时钟引脚211与IC230断开。
借助于建立信号271，在器件测试期间选择性地在测试模式下操作IC 230变得可能。正常操作不被阻止。
芯片110还包括例如通过多路复用器实现的另外的开关290。另外的开关290被配置为选择性地将LFSR 220与IC 230连接。另外的开关290可以至少由建立信号272控制。特别地，另外的开关290被配置为在测试模式下将LFSR 220与IC 230连接；并且在不同于所述测试模式的另外的模式下将LFSR 220与IC 230断开。
图5还图示关于另外的测试模式的方面。有时，实现一个或多个另外的测试模式可以是期望的。特别地，另外的测试模式不依赖于LFSR 220可以是期望的。
例如，另外的开关290可以可选择地被配置为将多个外部扫描控制引脚214(为了简便起见，在图5中仅用图解法图示单个外部扫描控制引脚214)在另外的测试模式下与IC230连接。经由多个外部扫描控制引脚214从多个触发器231写和/或读出数据可以是可能的。例如，另外的测试图案信号可以经由多个外部扫描控制引脚214被提供给扫描链232。例如，另外的时钟信号可以经由外部扫描控制引脚214被提供给多个扫描链232；例如，多个触发器231中的每一个可以被配置为取决于另外的时钟信号并且进一步取决于另外的测试图案信号而在不同状态之间进行切换。例如，在预烧测试已完成之后，经由多个外部扫描控制引脚214从多个触发器231读出数据可以是可能的，由此测试是否所有的触发器231正在响应或是否触发器231中的一些已失效。例如，关于经由多个外部扫描控制引脚214发送的数据可以提供相应的压缩器和/或解压器。
外部扫描控制引脚214可以被提供在如在本文中公开的各种方案中，即使没有具体提到。
除了由LFSR 220实现的测试模式之外，外部扫描控制引脚214促进各种另外的测试的执行。
典型地，为了实现各种种类的测试，要求扫描链232由触发器231形成。这可以通过将IC 230的一个“SCAN_ENABLE”端口设置为1来完成。
图6图示关于形成扫描链232的详细的方面。取决于建立信号272，开关施加任一个逻辑“1”、“0”到“SCAN_ENABLE”端口。例如，如果建立信号272指示测试模式，则可以施加“1”并且可以形成扫描链232。如果建立信号272指示正常操作，则可以施加“0”。如果建立信号272指示另外的测试模式，则可以设立与多个外部扫描控制引脚214中的至少一个的连接。那么，扫描链232的形成可以经由多个外部扫描控制引脚214中的相应至少一个而被选择性地触发。例如，图6的开关可以被实现为多路复用器。
图7是根据各种实施例的方法的流程图。首先，测试模式——在图7的方案中是预烧模式——被使能，901。为此，预烧板105可以被用于接触预烧炉102中的芯片110。然后，建立信号272可以指示相应的值。建立信号272可以被提供使用IEEE JTAG框架之内的JTAGTAP，并且可以经由预烧板105而被提供。此处，LFSR 220可以用相应种子被初始化。时钟信号271可以被提供给IC 230。
接下来，902，IEEE JTAG状态机被带到状态运行测试/空闲；该步骤是可选择的，并且在IEEE JTAG框架中可以是特别相关的。
然后，LFSR 220提供测试图案信号281、903。这可以经由JTAG TAP的TCK引脚完成。这引起各种触发器231被切换到不同状态。这可以在高温下在预烧炉102之内发生。扫描链232起移位寄存器的作用。903可以被执行持续预限定的测试时间以触发IC 230的各种晶体管的老化和磨损。
901-903全部有助于预烧测试模式1001。
然后，检查是否触发器231中的一些由于预烧测试而失效，904。这可以例如在预烧炉102外部通过经由多个扫描控制引脚214读出数据来完成。例如，在一些方案中，形成扫描链232的触发器231在预烧测试已完成之后的状态可以被读出。即，测试903的应力测试的影响可以是可能的。
如果检查904通过，则芯片110可以被释放用于正常操作1002，905。
总之，以上的技术已被举例说明，其能够减少扫描建立时间。测试图案信号不要求在外部被馈送给芯片，而是相反在芯片上生成。LFSR可以被用于生成测试图案信号。
虽然已关于某些优选实施例示出和描述本发明，但是在阅读和理解本说明书时本领域中的其他技术人员将想到等同物和修改。本发明包括所有这样的等同物和修改并且仅由所附权利要求的范围限定。

Claims (15)

1.一种芯片(110)，包括：
-集成电路(230)，其包括多个逻辑元件(231)，其中所述多个逻辑元件(231)被配置为在测试模式(1001)下形成多个扫描链(232)，
-片上信号发生器(220)，其与集成电路(230)连接并且被配置为在测试模式(1001)下向所述多个扫描链(232)提供测试图案信号(281、282)。
2.权利要求1的芯片(110)，
其中所述信号发生器(220)包括线性反馈移位寄存器。
3.权利要求1的芯片(110)，
其中所述信号发生器(220)包括少于100.000晶体管，优选地少于1.000晶体管，更优选地少于500晶体管。
4.权利要求1的芯片(110)，
其中所述信号发生器(220)被配置为提供具有码字(321)长度N的测试图案信号(281)，
其中多个逻辑元件(231)被配置为形成M个扫描链(232)，
其中N小于M，
其中所述芯片(110)进一步包括解压器(271)，其被配置为将具有码字(321)长度N的测试图案信号(281)变成具有码字(321)长度M的解压缩的测试图案信号(282)。
5.权利要求1的芯片(110)，
其中所述信号发生器(220)被配置为提供具有码字(321)长度N的测试图案信号(281)，
其中所述多个逻辑元件(231)被配置为形成M个扫描链(232)，
其中N等于M。
6.权利要求1的芯片(110)，进一步包括：
-与信号发生器(220)连接并且选择性地与集成电路(230)连接的外部时钟引脚(211)，
其中所述信号发生器(220)被配置为取决于经由外部时钟引脚(211)接收的时钟信号(271)而提供不同状态的测试图案信号(281、282)，
其中所述多个逻辑元件(231)中的每一个被配置为取决于时钟信号(271)和测试图案信号(281、282)而在不同状态之间进行切换。
7.权利要求6的芯片(110)，进一步包括：
-至少一个开关(290、291)，其被配置为在测试模式(1001)下将外部时钟引脚(211)与集成电路(230)连接，并被配置为在不同于所述测试模式(1001)的另外的模式下将外部时钟引脚(211)与集成电路(230)断开。
8.权利要求1的芯片(110)，进一步包括：
-外部测试模式引脚(213)，其与信号发生器(220)和集成电路(230)连接，
其中所述信号发生器(220)被配置为响应于经由外部测试模式引脚(213)接收建立信号(272)而初始化，
其中多个逻辑元件(231)被配置为响应于经由外部测试模式引脚(213)接收建立信号(272)而形成扫描链(232)。
9.权利要求8的芯片(110)，进一步包括：
-外部时钟引脚(211)，其与信号发生器(220)连接并且选择性地与集成电路(230)连接，
其中所述信号发生器(220)被配置为取决于经由外部时钟引脚(211)接收的时钟信号(271)而提供不同状态的测试图案信号(281、282)，
其中所述多个逻辑元件(231)中的每一个被配置为取决于时钟信号(271)和测试图案信号(281、282)而在不同状态之间进行切换，
其中IEEE测试存取端口包括外部时钟引脚(211)和外部测试模式引脚(213)。
10.权利要求1的芯片(110)，进一步包括：
-多个外部扫描控制引脚(214)，其选择性地与集成电路(230)连接，
-至少一个开关(290、291)，其被配置为在测试模式(1001)下将多个外部扫描控制引脚(214)与多个扫描链(232)断开，
其中所述至少一个开关(290、291)被配置为在不同于所述测试模式(1001)的另外的模式下将所述多个外部扫描控制引脚(214)连接到多个扫描链(232)。
11.权利要求10的芯片(110)，
其中所述多个外部扫描控制引脚(214)被进一步配置为将另外的时钟信号提供给多个扫描链(232)，
其中多个逻辑元件(231)中的每一个被配置为取决于另外的时钟信号和另外的测试图案信号(281、282)而在不同状态之间进行切换。
12.权利要求1的芯片(110)，
其中所述测试模式(1001)是多个触发器的预烧运用。
13.一种预烧系统(101)，包括：
-预烧炉(102)，
-接收器，其被布置在预烧炉中并且被配置为可释放地安装权利要求1的芯片(110)，
-IEEE测试存取端口连接器(111)，其被配置为触发测试模式(1001)。
14.一种方法，包括：
-集成电路(230)的多个逻辑元件(231)在测试模式(1001)下形成多个扫描链(232)，
-片上信号发生器(220)在测试模式(1001)下向所述多个扫描链(232)提供测试图案信号(281、282)。
15.权利要求14的方法，
其中所述方法由权利要求1的芯片(110)执行。
CN201611051247.1A 2015-10-07 2016-09-30 片上测试图案生成 Active CN107045100B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15188790.8A EP3153873A1 (en) 2015-10-07 2015-10-07 On-chip test pattern generation
EP15188790.8 2015-10-07

Publications (2)

Publication Number Publication Date
CN107045100A true CN107045100A (zh) 2017-08-15
CN107045100B CN107045100B (zh) 2021-10-15

Family

ID=54292628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611051247.1A Active CN107045100B (zh) 2015-10-07 2016-09-30 片上测试图案生成

Country Status (3)

Country Link
US (1) US10120026B2 (zh)
EP (1) EP3153873A1 (zh)
CN (1) CN107045100B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111426944A (zh) * 2020-03-30 2020-07-17 普源精电科技股份有限公司 一种芯片测试电路、方法及芯片
CN114391107A (zh) * 2019-04-17 2022-04-22 大众汽车股份公司 具有集成自我测试功能的电子组件和系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109406902B (zh) * 2018-11-28 2021-03-19 中科曙光信息产业成都有限公司 逻辑扫描老化测试系统
CN110659037B (zh) * 2019-09-25 2021-03-09 苏州浪潮智能科技有限公司 一种基于jtag的烧录装置
TWI789218B (zh) * 2022-01-21 2023-01-01 瑞昱半導體股份有限公司 校正資料產生電路及相關方法
CN115078968B (zh) * 2022-06-15 2024-06-25 上海类比半导体技术有限公司 芯片测试电路、自测试芯片及芯片测试系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0991996A (ja) * 1995-09-20 1997-04-04 Hitachi Ltd 半導体集積回路および試験装置
US6288559B1 (en) * 1998-03-30 2001-09-11 International Business Machines Corporation Semiconductor testing using electrically conductive adhesives
US20030126532A1 (en) * 2001-12-27 2003-07-03 Martin Huch Integrated circuit
CN1490862A (zh) * 2002-10-15 2004-04-21 裕沛科技股份有限公司 晶圆级预烧装置
CN1502045A (zh) * 2000-12-27 2004-06-02 ض� 使用预存储的权重的加权随机模式测试
CN1619789A (zh) * 2003-06-11 2005-05-25 因芬尼昂技术股份公司 测试集成芯片之测试系统及测试系统之转接器组件
US20090240997A1 (en) * 2008-03-18 2009-09-24 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and design automation system
US20120206157A1 (en) * 2011-02-10 2012-08-16 King Yuan Electronics Co., Ltd. Structure of burn-in oven
CN103576076A (zh) * 2012-07-27 2014-02-12 飞思卡尔半导体公司 用于执行扫描测试的系统和方法
CN103675641A (zh) * 2013-12-23 2014-03-26 龙芯中科技术有限公司 芯片故障定位方法、装置及系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570375A (en) * 1995-05-10 1996-10-29 National Science Council Of R.O.C. IEEE Std. 1149.1 boundary scan circuit capable of built-in self-testing
US6574763B1 (en) * 1999-12-28 2003-06-03 International Business Machines Corporation Method and apparatus for semiconductor integrated circuit testing and burn-in
US6675338B1 (en) * 2000-08-09 2004-01-06 Sun Microsystems, Inc. Internally generated vectors for burnin system
US6738939B2 (en) * 2001-05-21 2004-05-18 Intel Corporation Method and apparatus for fault tolerant and flexible test signature generator
JP2003014819A (ja) * 2001-07-03 2003-01-15 Matsushita Electric Ind Co Ltd 半導体配線基板，半導体デバイス，半導体デバイスのテスト方法及びその実装方法
US7644333B2 (en) * 2001-12-18 2010-01-05 Christopher John Hill Restartable logic BIST controller
US20030149913A1 (en) * 2001-12-28 2003-08-07 Hari Balachandran Method and apparatus for efficient burn-in of electronic circuits
US6700399B1 (en) * 2002-12-12 2004-03-02 Texas Instruments Incorporated High density parasitic measurement structure
US7120842B2 (en) * 2003-09-22 2006-10-10 Texas Instruments Incorporated Mechanism to enhance observability of integrated circuit failures during burn-in tests
JP2005309867A (ja) * 2004-04-22 2005-11-04 Fujitsu Ltd マルチコア・プロセサ試験方法
US7109738B2 (en) * 2004-11-22 2006-09-19 Texas Instruments Incorporated Method for modeling inductive effects on circuit performance
US8140923B2 (en) * 2009-04-09 2012-03-20 Lsi Corporation Test circuit and method for testing of infant mortality related defects
US8694276B2 (en) * 2011-01-20 2014-04-08 Texas Instruments Incorporated Built-in self-test methods, circuits and apparatus for concurrent test of RF modules with a dynamically configurable test structure
US9547043B2 (en) * 2013-03-07 2017-01-17 Nxp Usa, Inc. Test control point insertion and X-bounding for logic built-in self-test (LBIST) using observation circuitry
US9261560B2 (en) * 2013-12-31 2016-02-16 Texas Instruments Incorporated Handling slower scan outputs at optimal frequency

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0991996A (ja) * 1995-09-20 1997-04-04 Hitachi Ltd 半導体集積回路および試験装置
US6288559B1 (en) * 1998-03-30 2001-09-11 International Business Machines Corporation Semiconductor testing using electrically conductive adhesives
US20010035759A1 (en) * 1998-03-30 2001-11-01 Bernier William E. Method and device for semiconductor testing using electrically conductive adhesives
CN1502045A (zh) * 2000-12-27 2004-06-02 ض� 使用预存储的权重的加权随机模式测试
US20030126532A1 (en) * 2001-12-27 2003-07-03 Martin Huch Integrated circuit
CN1490862A (zh) * 2002-10-15 2004-04-21 裕沛科技股份有限公司 晶圆级预烧装置
CN1619789A (zh) * 2003-06-11 2005-05-25 因芬尼昂技术股份公司 测试集成芯片之测试系统及测试系统之转接器组件
US20090240997A1 (en) * 2008-03-18 2009-09-24 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and design automation system
US20120206157A1 (en) * 2011-02-10 2012-08-16 King Yuan Electronics Co., Ltd. Structure of burn-in oven
CN103576076A (zh) * 2012-07-27 2014-02-12 飞思卡尔半导体公司 用于执行扫描测试的系统和方法
CN103675641A (zh) * 2013-12-23 2014-03-26 龙芯中科技术有限公司 芯片故障定位方法、装置及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114391107A (zh) * 2019-04-17 2022-04-22 大众汽车股份公司 具有集成自我测试功能的电子组件和系统
CN111426944A (zh) * 2020-03-30 2020-07-17 普源精电科技股份有限公司 一种芯片测试电路、方法及芯片

Also Published As

Publication number Publication date
EP3153873A1 (en) 2017-04-12
US10120026B2 (en) 2018-11-06
CN107045100B (zh) 2021-10-15
US20170102431A1 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
CN107045100A (zh) 片上测试图案生成
US9494640B2 (en) Parallel scan distributors and collectors and process of testing integrated circuits
US4503537A (en) Parallel path self-testing system
US6242269B1 (en) Parallel scan distributors and collectors and process of testing integrated circuits
JPH081457B2 (ja) ディジタル集積回路におけるテスト容易化回路
CN109406902A (zh) 逻辑扫描老化测试系统
KR100394575B1 (ko) 반도체 메모리의 테스트용 핀을 통한 내부정보 선택적출력방법 및 그에 따른 출력회로
US20030149913A1 (en) Method and apparatus for efficient burn-in of electronic circuits
EP2000812A1 (en) Testable integrated circuit die and integrated circuit package
CN109192240A (zh) 边界测试电路、存储器及边界测试方法
US6614290B2 (en) Integrated circuit
US20050278593A1 (en) Scan-test structure having increased effectiveness and related systems and methods
KR20020061840A (ko) 다수개의 클럭 주파수를 갖는 디지털 시스템 테스트 장치및 방법
Nayana et al. Modified low power STUMPS architecture
US20100269002A1 (en) Pseudo-Random Balanced Scan Burnin

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200810

Address after: California, USA

Applicant after: INTEL Corp.

Address before: A new ratio

Applicant before: Link Bateline Total Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210728

Address after: Singapore City

Applicant after: Merrill Asia Singapore Pte. Ltd.

Address before: California, USA

Applicant before: INTEL Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant