CN103487747A - 符合边界扫描标准的扫描子链型测试结构及测试方法 - Google Patents
符合边界扫描标准的扫描子链型测试结构及测试方法 Download PDFInfo
- Publication number
- CN103487747A CN103487747A CN201310462371.7A CN201310462371A CN103487747A CN 103487747 A CN103487747 A CN 103487747A CN 201310462371 A CN201310462371 A CN 201310462371A CN 103487747 A CN103487747 A CN 103487747A
- Authority
- CN
- China
- Prior art keywords
- subchain
- test
- boundary scan
- boundary
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种符合边界扫描标准的扫描子链型测试结构,包括矢量配置模块、响应聚合模块,矢量配置模块将测试信号重新配置成多条并行的边界扫描子链与响应聚合模块连接,矢量配置模块的各条数据输出端与各边界扫描子链的数据输入端连接,各边界扫描子链的数据输出端与响应聚合模块的数据输入端连接,响应聚合模块的输出端输出的测试响应与边界扫描测试控制器的TDI端口连接。本发明同时公布了符合边界扫描标准的扫描子链型测试方法,以及扫描子链型测试结构及测试方法在诊断被测电路板故障中的应用。本发明既能满足标准又能满足扫描子链测试结构的需要,减少了边界扫描测试移位过程中的位通过率,进而降低了边界扫描测试的功耗。
Description
技术领域
本发明涉及边界扫描,特别是一种符合边界扫描测试IEEE1149.1标准的扫描子链型测试结构及测试方法。
背景技术
目前公知的边界扫描技术均采用单一链路方式串行测试,其测试结构主要是在单块电路板上各边界扫描器件之间串联形成菊花链,其测试方法包括如下步骤:(1)根据电路网表产生测试矢量;(2)经测试数据输入(Test Data Input,TDI)加载测试矢量至扫描链;(3)经测试数据输出(Test Data Output,TDO)读出测试响应并进行故障诊断。这种方法可以实现集成电路故障的检测,但是由于扫描链长,引起测试功耗较高,从而给测试带来不必要的麻烦,如无法通过测试,甚至由于温度过高而导致芯片被烧毁等。较常见的降低测试功耗的方法有降低测试频率、修改测试结构和测试矢量等,但是这些方法均会增加一定的测试成本,如测试周期增加等。测试过程中由于存在较多的电平跳变导致测试功耗迅速增加。在边界扫描测试中电平跳变主要存在于测试矢量的移位和捕获过程中,由于测试矢量和测试响应相邻位不尽相同,在移位或捕获过程中存在大量的电平跳变,主要体现在测试矢量或测试响应的位通过率和位翻转率等方面。
发明内容
本发明的目的是针对现有技术的不足,而提供一种符合边界扫描标准的扫描子链型测试结构及测试方法,本发明通过深入研究边界扫描IEEE1149.1标准及其原理,提出一种符合边界扫描标准的扫描子链型低功耗测试结构,对边界扫描链进行优化和改进,降低边界扫描测试过程中的测试功耗,需要解决的问题主要包括:(1)与边界扫描IEEE1149.1标准的兼容,边界扫描子链测试结构的提出需要符合边界扫描测试标准,本发明设计相关的优化配置模块,主要完成对IEEE1149.1标准要求的信号进行配置,使其既能满足标准又能满足子链测试结构的需要;(2)标准中边界扫描器件的分配,提出边界扫描子链配置方法,对边界扫描标准单一链路重新划分,其中各边界扫描器件被配置到各边界扫描子链中,构成新的测试结构,减少边界扫描测试移位过程中的位通过率,进而降低边界扫描测试的功耗。
见图1,标准的边界扫描器件包括测试访问端口(Test Access Port,TAP)控制器、边界扫描单元(Boundary Scan Cell,BSC)、内部逻辑、指令寄存器、旁路寄存器、多路选择器以及输入输出端口(InOut,IO),其中TAP包括必需端口测试数据输入(TDI)、测试数据输出(TDO)、测试模式选择(Test Mode Selection,TMS)、测试时钟(Test Clock,TCK)和可选端口测试逻辑复位(Test Reset Input,TRST)。边界扫描测试的基本问题包括:移位和捕获。移位是指将测试指令或者测试矢量经TAP的TDI端口输入到扫描链中各边界扫描寄存器,同时将测试响应经TDO输出到边界扫描测试控制器;捕获是指保存扫描链上测试矢量到数据寄存器或者保存芯片管脚上的测试响应信号到数据寄存器。在上述移位和捕获过程中,边界扫描数据寄存器均有可能发生跳变,从而引起功耗的产生。
基于上述边界扫描测试原理及测试结构,本发明提出符合边界扫描标准的扫描子链型测试结构及测试方法:
一种符合边界扫描标准的扫描子链型测试结构,包括矢量配置模块、响应聚合模块,矢量配置模块将测试信号重新配置成多条并行的边界扫描子链与响应聚合模块连接,矢量配置模块的各条数据输出端与各边界扫描子链的数据输入端连接,各边界扫描子链的数据输出端与响应聚合模块的数据输入端连接,响应聚合模块的输出端输出的测试响应与边界扫描测试控制器的TDI端口连接;
矢量配置模块接收边界扫描测试控制器发送的测试指令和测试矢量,并将所接收的测试信号根据子链配置方法重新配置成多条边界扫描子链并行输送至各扫描子链的TDI端;
响应聚合模块并行接收各边界扫描子链的测试响应,并根据子链配置方法将测试响应重新聚合,串行输出至边界扫描测试控制器。
所述的边界扫描子链为三条。
每条边界扫描子链包括多个编号为bsxn的边界扫描器件,其中x取1,2,3分别表示各边界扫描子链的序号,第二位数字n取1、2......n分别表示各边界扫描子链中的边界扫描器件序号,相同边界扫描子链的序号下各边界扫描器件串联,即bs11的输出端连接至bs12的输入端,bs1(n-1)的输出端连接bs1n的输入端。
所述的矢量配置模块包括:时钟端口TCK_IN;数据输入端口TDI_IN;数据输出端口DATA1、DATA2、DATA3以及时钟输出端口clk,时钟端口和数据输入端口接收边界扫描测试控制器发送的时钟和测试数据,数据输出端口和时钟输出端口给边界扫描子链提供测试数据和测试时钟。
所述的响应聚合模块包括:时钟端口TCK_IN;测试响应输入端口DATA1、DATA2和DATA3;测试响应输出端口TDO;时钟端口接收边界扫描测试控制器发送的时钟信号,测试响应输入端口接收各边界扫描子链的测试响应,测试响应输出端口将聚合后的测试响应送至边界扫描测试控制器。
所述的子链配置方法为:
(1)标准边界扫描链中相邻或者具有互联关系的边界扫描器件配置在同一条边界扫描子链中,不相邻或者没有互连关系的边界扫描器件配置在不同的边界扫描子链中;
(2)各边界扫描子链中边界扫描器件的边界扫描单元数相同,边界扫描的测试周期与最长的扫描链紧密相关。
一种符合边界扫描标准的扫描子链型测试方法,配置一个符合边界扫描标准的扫描子链型测试结构,测试方法分为如下两类:
(1)各边界扫描子链间无互联的测试,经配置后的测试指令、测试矢量移入各扫描子链,各扫描子链单独测试子链内边界扫描器件之间的互联故障;
(2)各边界扫描子链间有互联的测试,设子链1为激励端,子链2为响应端,通过TAP控制,重组测试矢量,施加特定的互联测试指令和测试矢量到子链1,然后从子链2读取测试响应,进行分析、故障定位;子链间的互联为某条扫描子链中边界扫描器件的输出TDO连接至其他扫描子链中边界扫描器件的输入TDI。
采用上述的扫描子链型测试结构及测试方法在诊断被测电路板故障中的应用,包括如下步骤:
(1)边界扫描控制器发送测试指令,00表示SAMPLE/PRELOAD,11表示BYPASS,01表示EXTEST;
(2)矢量配置模块接收测试指令,并将其配置到各扫描子链的边界扫描器件中;
(3)边界扫描控制器发送测试矢量,测试矢量根据电路结构产生;
(4)矢量配置模块接收测试矢量,根据子链配置方法将接收到的测试矢量分配到各扫描子链中进行故障检测;
(5)各扫描子链的测试响应经TDO输出到响应聚合模块,根据子链配置方法重新聚合,输出到边界扫描测试控制器进行结果分析。
边界扫描测试的各种工作方式,包括内部测试INTEST、外部测试EXTEST、采样测试、正常工作方式均可按照本发明中的扫描子链型测试结构及相关测试方法进行测试。这样,对于被测系统仅需按照本发明提出的子链配置方法进行重新配置,而边界扫描测试控制器等测试设备均无需更改,使测试更加方便。
本发明通过深入研究边界扫描IEEE1149.1标准及其原理,提出一种符合边界扫描标准的扫描子链型测试结构及测试方法,对边界扫描链进行了优化和改进,本发明从降低位通过率和位翻转率方面考虑,提出子链测试结构降低上述测试参数,从而降低测试功耗,降低了边界扫描测试过程中的测试功耗,使其既能满足标准又能满足子链测试结构的需要;减少了边界扫描测试移位过程中的位通过率,进而降低了边界扫描测试的功耗。
附图说明
图1为标准的边界扫描器件测试结构示意图;
图2为实施例中扫描子链型测试结构子链间无互联的示意图;
图3为实施例中扫描子链型测试结构子链间有互联的示意图。
具体实施方式
下面结合附图和实施例,对本发明内容进行详细描述,但不是对本发明的限定。
实施例:
如图2所示,一种符合边界扫描标准的扫描子链型测试结构,包括矢量配置模块、响应聚合模块,矢量配置模块将测试信号重新配置成多条并行的边界扫描子链与响应聚合模块连接,矢量配置模块的各条数据输出端与各边界扫描子链的数据输入端连接,各边界扫描子链的数据输出端与响应聚合模块的数据输入端连接,响应聚合模块的输出端输出的测试响应与边界扫描测试控制器的TDI端口连接;
矢量配置模块接收边界扫描测试控制器发送的测试指令和测试矢量,并将所接收的测试信号根据子链配置方法重新配置成多条边界扫描子链并行输送至各扫描子链的TDI端;
响应聚合模块并行接收各边界扫描子链的测试响应,并根据子链配置方法将测试响应重新聚合,串行输出至边界扫描测试控制器。
边界扫描子链为三条。三条边界扫描子链结构对硬件开销的增加在可接受范围内,同时能很好的降低移位过程中的位通过率,通过仿真验证证明,三条边界扫描子链在减少测试功耗和测试周期方面达到最佳效果。
每条边界扫描子链包括多个编号为bsxn的边界扫描器件,其中x取1,2,3分别表示各边界扫描子链的序号,第二位数字n取1、2......n分别表示各边界扫描子链中的边界扫描器件序号,相同边界扫描子链的序号下各边界扫描器件串联,即bs11的输出端连接至bs12的输入端,bs1(n-1)的输出端连接bs1n的输入端。
矢量配置模块包括:时钟端口TCK_IN;数据输入端口TDI_IN;数据输出端口DATA1、DATA2、DATA3以及时钟输出端口clk,时钟端口和数据输入端口接收边界扫描测试控制器发送的时钟和测试数据,数据输出端口和时钟输出端口给边界扫描子链提供测试数据和测试时钟。
响应聚合模块包括:时钟端口TCK_IN;测试响应输入端口DATA1、DATA2和DATA3;测试响应输出端口TDO;时钟端口接收边界扫描测试控制器发送的时钟信号,测试响应输入端口接收各边界扫描子链的测试响应,测试响应输出端口将聚合后的测试响应送至边界扫描测试控制器。
端口连接说明:
边界扫描测试控制器测试模式选择端口TMS接各边界扫描器件的TMS端口。
矢量配置模块的时钟端口TCK_IN接边界扫描测试控制器的测试时钟TCK;数据输入端口TDI_IN接边界扫描测试控制器的数据输出端口TDO;数据输出端口DATA1、DATA2和DATA3分别接三条边界扫描子链的数据输入端口TDI;时钟输出端口clk分别接各边界扫描器件的时钟端口TCK。
响应聚合模块的时钟端口TCK_IN接边界扫描测试控制器的TCK端口;测试响应数据输入端口DATA1、DATA2和DATA3分别对应连接三条边界扫描子链的输出端口TDO;响应聚合模块的测试响应输出端口TDO接边界扫描测试控制器的TDO端口。
所述的子链配置方法为:
(1)标准边界扫描链中相邻或者具有互联关系的边界扫描器件配置在同一条边界扫描子链中,不相邻或者没有互连关系的边界扫描器件配置在不同的边界扫描子链中;
(2)各边界扫描子链中边界扫描器件的边界扫描单元数相同,边界扫描的测试周期与最长的扫描链紧密相关。
该子链配置方法可使各边界扫描子链完成测试任务的时间大体相同,使测试周期达到最小,同时也可使位翻转率达到最小,从而使测试功耗优化效果达到最佳。
符合边界扫描标准的扫描子链型测试方法,配置一个符合边界扫描标准的扫描子链型测试结构,测试方法分为如下两类:
(1)各边界扫描子链间无互联的测试,经配置后的测试指令、测试矢量移入各扫描子链,各扫描子链单独测试子链内边界扫描器件之间的互联故障,该类情况连接方式见图2;
(2)各边界扫描子链间有互联的测试,设子链1为激励端,子链2为响应端,通过TAP控制,重组测试矢量,施加特定的互联测试指令和测试矢量到子链1,然后从子链2读取测试响应,进行分析、故障定位,该类情况扫描子链跟测试控制器的连接如图2所示;子链间的互联为某条扫描子链中边界扫描器件的输出TDO连接至其他扫描子链中边界扫描器件的输入TDI,如图3所示。
采用上述的扫描子链型测试结构及测试方法在诊断被测电路板故障中的应用,包括如下步骤:
(1)边界扫描控制器发送测试指令,00表示SAMPLE/PRELOAD,11表示BYPASS,01表示EXTEST;
(2)矢量配置模块接收测试指令,并将其配置到各扫描子链的边界扫描器件中;
(3)边界扫描控制器发送测试矢量,测试矢量根据电路结构产生;
(4)矢量配置模块接收测试矢量,根据子链配置方法将接收到的测试矢量分配到各扫描子链中进行故障检测;
(5)各扫描子链的测试响应经TDO输出到响应聚合模块,根据子链配置方法重新聚合,输出到边界扫描测试控制器进行结果分析。
符合边界扫描标准的扫描子链型测试结构的功耗模型为:
功耗模型中RBPlow为低功耗测试模型的位通过率,m为测试结构扫描子链个数,Xi为第i条扫描子链中所包含的边界扫描单元数,n为被测电路中所有边界扫描单元数。测试矢量和测试响应在扫描链上相邻边界扫描单元中移位,将造成位通过率的增加,位通过率跟扫描链长度相关,扫描链长度越长,则位通过率越高。
其位翻转率跟测试矢量和测试响应相关,测试矢量和测试响应中相邻位的不同将引起位翻转,造成位翻转率的增加。测试矢量和测试响应中相邻位不同的越多则位翻转率越高。由功耗模型可知扫描链越短则位翻转率越低,测试功耗就会越低,本发明可有效减少扫描链长度,从而降低测试功耗。
Claims (8)
1.一种符合边界扫描标准的扫描子链型测试结构,其特征在于:包括矢量配置模块、响应聚合模块,矢量配置模块将测试信号重新配置成多条并行的边界扫描子链与响应聚合模块连接,矢量配置模块的各条数据输出端与各边界扫描子链的数据输入端连接,各边界扫描子链的数据输出端与响应聚合模块的数据输入端连接,响应聚合模块的输出端输出的测试响应与边界扫描测试控制器的TDI端口连接;
矢量配置模块接收边界扫描测试控制器发送的测试指令和测试矢量,并将所接收的测试信号根据子链配置方法重新配置成多条边界扫描子链并行输送至各扫描子链的TDI端;
响应聚合模块并行接收各边界扫描子链的测试响应,并根据子链配置方法将测试响应重新聚合,串行输出至边界扫描测试控制器。
2.根据权利要求1所述的扫描子链型测试结构,其特征在于:所述的边界扫描子链为三条。
3.根据权利要求1所述的扫描子链型测试结构,其特征在于:每条边界扫描子链包括多个编号为bsxn的边界扫描器件,其中 x取1,2,3分别表示各边界扫描子链的序号,第二位数字n取1、2……n分别表示各边界扫描子链中的边界扫描器件序号,相同边界扫描子链的序号下各边界扫描器件串联,即bs11的输出端连接至bs12的输入端,bs1(n-1)的输出端连接bs1n的输入端。
4.根据权利要求1所述的扫描子链型测试结构,其特征在于:所述的矢量配置模块包括:时钟端口TCK_IN;数据输入端口TDI_IN;数据输出端口DATA1、DATA2、DATA3以及时钟输出端口clk,时钟端口和数据输入端口接收边界扫描测试控制器发送的时钟和测试数据,数据输出端口和时钟输出端口给边界扫描子链提供测试数据和测试时钟。
5.根据权利要求1所述的扫描子链型测试结构,其特征在于:所述的响应聚合模块包括:时钟端口TCK_IN;测试响应输入端口DATA1、DATA2和DATA3;测试响应输出端口TDO;时钟端口接收边界扫描测试控制器发送的时钟信号,测试响应输入端口接收各边界扫描子链的测试响应,测试响应输出端口将聚合后的测试响应送至边界扫描测试控制器。
6.根据权利要求1所述的扫描子链型测试结构,其特征在于:所述的子链配置方法为:
(1)标准边界扫描链中相邻或者具有互联关系的边界扫描器件配置在同一条边界扫描子链中,不相邻或者没有互连关系的边界扫描器件配置在不同的边界扫描子链中;
(2)各边界扫描子链中边界扫描器件的边界扫描单元数相同,边界扫描的测试周期与最长的扫描链紧密相关。
7.一种符合边界扫描标准的扫描子链型测试方法,其特征在于:配置一个符合边界扫描标准的扫描子链型测试结构,测试方法分为如下两类:
(1)各边界扫描子链间无互联的测试,经配置后的测试指令、测试矢量移入各扫描子链,各扫描子链单独测试子链内边界扫描器件之间的互联故障;
(2)各边界扫描子链间有互联的测试,设子链1为激励端,子链2为响应端,通过TAP控制,重组测试矢量,施加特定的互联测试指令和测试矢量到子链1,然后从子链2读取测试响应,进行分析、故障定位;子链间的互联为某条扫描子链中边界扫描器件的输出TDO连接至其他扫描子链中边界扫描器件的输入TDI。
8.一种采用权利要求1-7所述的扫描子链型测试结构及测试方法在诊断被测电路板故障中的应用,其特征在于:包括如下步骤:
(1)边界扫描控制器发送测试指令,00表示SAMPLE/PRELOAD,11表示BYPASS,01表示EXTEST;
(2)矢量配置模块接收测试指令,并将其配置到各扫描子链的边界扫描器件中;
(3)边界扫描控制器发送测试矢量,测试矢量根据电路结构产生;
(4)矢量配置模块接收测试矢量,根据子链配置方法将接收到的测试矢量分配到各扫描子链中进行故障检测;
(5)各扫描子链的测试响应经TDO输出到响应聚合模块,根据子链配置方法重新聚合,输出到边界扫描测试控制器进行结果分析。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310462371.7A CN103487747B (zh) | 2013-09-30 | 2013-09-30 | 符合边界扫描标准的扫描子链型测试结构及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310462371.7A CN103487747B (zh) | 2013-09-30 | 2013-09-30 | 符合边界扫描标准的扫描子链型测试结构及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103487747A true CN103487747A (zh) | 2014-01-01 |
CN103487747B CN103487747B (zh) | 2016-08-17 |
Family
ID=49828121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310462371.7A Active CN103487747B (zh) | 2013-09-30 | 2013-09-30 | 符合边界扫描标准的扫描子链型测试结构及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103487747B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104569790A (zh) * | 2015-01-28 | 2015-04-29 | 清华大学 | 降低小延迟缺陷过测试的热驱动可测试性设计结构与方法 |
CN107347020A (zh) * | 2017-06-27 | 2017-11-14 | 周显春 | 一种分布式系统的智能网络安全验证控制系统 |
CN107729191A (zh) * | 2016-08-10 | 2018-02-23 | 中国科学院微电子研究所 | 测试图形翻译方法及芯核测试壳装置 |
CN109164378A (zh) * | 2018-10-29 | 2019-01-08 | 电子科技大学 | 一种边界扫描测试链路的设计及测试方法 |
CN109426671A (zh) * | 2017-08-21 | 2019-03-05 | 深圳市中兴微电子技术有限公司 | 一种边界扫描链的生成方法及装置、计算机可读存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020184583A1 (en) * | 2001-06-04 | 2002-12-05 | Hitachi, Ltd. | Cell having scan functions and a test circuit of a semiconductor integrated circuit |
JP2003043119A (ja) * | 2001-04-11 | 2003-02-13 | Hewlett Packard Co <Hp> | パラレルスキャンテストソフトウェア |
US20050172192A1 (en) * | 2004-01-31 | 2005-08-04 | Dong-Kwan Han | Scan based automatic test pattern generation (ATPG) test circuit, test method using the test circuit, and scan chain reordering method |
CN102129024A (zh) * | 2010-12-24 | 2011-07-20 | 北京航天测控技术开发公司 | 一种基于ieee1149.4的模拟电压监测方法 |
CN103033741A (zh) * | 2011-09-30 | 2013-04-10 | 重庆重邮信科通信技术有限公司 | 一种具有扫描链测试功能的芯片及测试方法 |
-
2013
- 2013-09-30 CN CN201310462371.7A patent/CN103487747B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003043119A (ja) * | 2001-04-11 | 2003-02-13 | Hewlett Packard Co <Hp> | パラレルスキャンテストソフトウェア |
US20020184583A1 (en) * | 2001-06-04 | 2002-12-05 | Hitachi, Ltd. | Cell having scan functions and a test circuit of a semiconductor integrated circuit |
US20050172192A1 (en) * | 2004-01-31 | 2005-08-04 | Dong-Kwan Han | Scan based automatic test pattern generation (ATPG) test circuit, test method using the test circuit, and scan chain reordering method |
CN102129024A (zh) * | 2010-12-24 | 2011-07-20 | 北京航天测控技术开发公司 | 一种基于ieee1149.4的模拟电压监测方法 |
CN103033741A (zh) * | 2011-09-30 | 2013-04-10 | 重庆重邮信科通信技术有限公司 | 一种具有扫描链测试功能的芯片及测试方法 |
Non-Patent Citations (1)
Title |
---|
郑永龙: "边界扫描技术在电路板故障诊断中的应用", 《长沙航空职业技术学院学报》 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104569790A (zh) * | 2015-01-28 | 2015-04-29 | 清华大学 | 降低小延迟缺陷过测试的热驱动可测试性设计结构与方法 |
CN104569790B (zh) * | 2015-01-28 | 2017-05-31 | 清华大学 | 降低小延迟缺陷过测试的热驱动可测试性设计结构与方法 |
CN107729191A (zh) * | 2016-08-10 | 2018-02-23 | 中国科学院微电子研究所 | 测试图形翻译方法及芯核测试壳装置 |
CN107729191B (zh) * | 2016-08-10 | 2020-06-30 | 中国科学院微电子研究所 | 测试图形翻译方法及芯核测试壳装置 |
CN107347020A (zh) * | 2017-06-27 | 2017-11-14 | 周显春 | 一种分布式系统的智能网络安全验证控制系统 |
CN109426671A (zh) * | 2017-08-21 | 2019-03-05 | 深圳市中兴微电子技术有限公司 | 一种边界扫描链的生成方法及装置、计算机可读存储介质 |
CN109426671B (zh) * | 2017-08-21 | 2022-10-14 | 深圳市中兴微电子技术有限公司 | 一种边界扫描链的生成方法及装置、计算机可读存储介质 |
CN109164378A (zh) * | 2018-10-29 | 2019-01-08 | 电子科技大学 | 一种边界扫描测试链路的设计及测试方法 |
CN109164378B (zh) * | 2018-10-29 | 2020-10-16 | 电子科技大学 | 一种边界扫描测试链路的设计及测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103487747B (zh) | 2016-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7653849B1 (en) | Input-output device testing including embedded tests | |
CN101363900B (zh) | 一种对fpga器件进行测试的方法 | |
US6988232B2 (en) | Method and apparatus for optimized parallel testing and access of electronic circuits | |
CN102944831B (zh) | 自动化测试中扩展输入输出通道的方法 | |
US7036062B2 (en) | Single board DFT integrated circuit tester | |
KR101006822B1 (ko) | 투명한 테스트 방법 및 스캔 플립 플롭 | |
CN103487747A (zh) | 符合边界扫描标准的扫描子链型测试结构及测试方法 | |
US9903913B2 (en) | Scan or JTAG controllable capture clock generation | |
US20070226565A1 (en) | Semiconductor integrated circuit device and method of testing same | |
CN110308381A (zh) | 一种fpga输入输出逻辑模块的内建自测方法及系统 | |
Beck et al. | Logic design for on-chip test clock generation-implementation details and impact on delay test quality | |
CN103091620A (zh) | 一种针对扫描测试中捕获功耗的优化方法 | |
US20040267480A1 (en) | Selective control of test-access ports in integrated circuits | |
CN104749515A (zh) | 一种基于顺序等分分段式的低功耗扫描测试方法和装置 | |
CN102353867A (zh) | 一种互连测试设备及其测试方法 | |
Ruggeri et al. | Innovative methods for burn-in related stress metrics computation | |
CN101031809B (zh) | 电路互联测试装置及其方法 | |
CN102156259B (zh) | 一种集成电路的测试方法及一种集成电路 | |
CN102565664B (zh) | 一种测试覆盖率的评估方法 | |
CN110717307B (zh) | 一种基于边界扫描电路的sip器件可测试性方法 | |
CN102760497A (zh) | 含有jtag接口的芯片 | |
CN102645609B (zh) | Jtag链路测试装置及其测试方法 | |
US20020078411A1 (en) | Scan flip flop apparatus for performing speed test | |
Hay | Testing low power designs with power-aware test | |
US20170010320A1 (en) | Reducing test time and system-on-chip (soc) area reduction using simultaneous clock capture based on voltage sensor input |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |