CN107729191B - 测试图形翻译方法及芯核测试壳装置 - Google Patents

测试图形翻译方法及芯核测试壳装置 Download PDF

Info

Publication number
CN107729191B
CN107729191B CN201610652013.6A CN201610652013A CN107729191B CN 107729191 B CN107729191 B CN 107729191B CN 201610652013 A CN201610652013 A CN 201610652013A CN 107729191 B CN107729191 B CN 107729191B
Authority
CN
China
Prior art keywords
test
data
output
chain
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610652013.6A
Other languages
English (en)
Other versions
CN107729191A (zh
Inventor
冯燕
陈岚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610652013.6A priority Critical patent/CN107729191B/zh
Publication of CN107729191A publication Critical patent/CN107729191A/zh
Application granted granted Critical
Publication of CN107729191B publication Critical patent/CN107729191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明实施例提供测试图形翻译方法及芯核测试壳装置，上述方法包括：由WSI向测试壳扫描链中、依次串行装载SI测试激励数据、无关数据和PI测试激励数据，从而实现将SI测试激励数据和PI测试激励数据转换为测试壳扫描链装载测试激励数据；令PI测试激励数据通过输入端口链施加到IP核的输入端口；捕获IP核产生的PO测试响应数据至输出端口链；捕获IP核产生的SO测试响应数据至内部扫描链中；依次由WSO串行卸载内部扫描链中的SO测试响应数据和输出端口链中的PO测试响应数据，从而将PO测试响应数据和SO测试响应数据转换为测试壳扫描链卸载测试响应数据。

Description

测试图形翻译方法及芯核测试壳装置
技术领域
本发明涉及IP核自动测试集成领域，特别是涉及测试图形翻译方法及芯核测试壳装置。
背景技术
随着集成电路工艺的进步和人们对集成电路性能以及上市时间要求的不断提高，片上系统(SOC)技术已经成为当今集成电路的发展趋势和技术主流。SoC设计技术的核心是IP核复用(IP核是通过验证的功能模块，可以被多个SoC使用)，IP核复用并不仅仅是电路逻辑的复用，它还包含着IP核的测试复用。IP核(CPU、DSP、MEM等都是IP核)作为一个子模块，嵌入到SOC内部，其输入输出端口并不能在SoC顶层访问，其输入输出端口不能在SOC顶层访问。
IEEE STD 1500标准是专为解决SOC中嵌入式IP核的测试访问、隔离、控制等测试问题而开发的一个测试标准。其基本思路是先开发单个芯核的测试，再在SoC级通过合适的访问、控制和隔离手段，轮流使用已有的芯核测试信息对不同芯核进行测试。该测试标准主要从软硬件两个方面来进行标准化。标准所定义的硬件结构即环绕在IP核周围的测试壳(wrapper)，它给IP芯核的测试提供一个标准的测试平台；标准定义的软件结构即芯核测试语言(CTL)，它给嵌入式芯核的测试信息交流提供一个标准的载体。
IEEE STD 1500标准规定核测试壳(也可称为芯核测试壳装置)由测试壳边界寄存器(Wrapper Boundary Register，WBR)、测试壳旁路寄存器(Wrapper Bypass Register，WBY)、测试壳指令寄存器(Wrapper Instruction Register，WIR)、测试壳串行端口(Wrapper Serial Port，WSP)和可选的测试壳并行端口(Wrapper Parallel Port，WPP)组成。其中，WSP由WSI、WSO和WSC组成。
上述WBR是数据寄存器，用于提供测试激励和接收测试响应。WBR由串行连接的测试壳边界寄存器单元(WBR Cell)组成，WBR Cell能实现测试激励的施加和测试响应的捕获，从而实现对IP核的控制和观察。
如图2所示，IP核测试图形包括测试时钟CLK、测试复位RSTN、IP核内部扫描链扫描使能(Scan Enable，SE)、IP核内部扫描链扫描输入(Scan Input，SI)、IP核内部扫描链扫描输出(Scan Output，SO)、IP核初级输入(Primary Input，PI)、IP核初级输出(PrimaryOutput，PO)等测试数据。其中：
图2中的阶段(1)扫描输入即进行测试图形的扫描链测试数据装载；
阶段(5)扫描输出即进行测试图形的扫描链测试数据卸载，此时扫描使能信号有效，对于第一个测试图形，不存在扫描链测试数据卸载，对于第二个直至最后一个测试图形，在扫描链测试数据的移入的同时进行对上次扫描链捕获的测试结果输出和测量过程，对于最后一个测试图形，仅进行扫描链测试数据的卸载；
阶段(2)并行测量指在所有初级输入端口并行进行测试图形的输入，同时在所有初级输出进行测试图形的输出及测试数据的测量对比；
阶段(3)并行捕获是指将内部逻辑的测试结果捕获(Capture)到扫描链中，从而方便在下次的移位操作中将捕获的测试数据卸载，此时，扫描使能信号无效，对于第一个测试图形，不存在寄存器对内部逻辑输出的捕获过程；
阶段(4)链首输出即对测试壳扫描链扫描输出的第一个测试数据进行测量对比(图1中所有测量操作发生在测试时钟脉冲之后，因此，在下一个测试图形扫描输入开始之前应先进行链首输出)。
在IP核外围环绕基于IEEE1500标准的测试壳后，所有初级输入和初级输出都对应一个WBR单元(cell)，无法在初级输入和初级输出直接控制和观测IP核，因此，对于串行内部扫描测试而言，原本由IP核初级输入端口施加的测试数据将改由测试壳中的WSI串行装载测试数据，同样，原本由IP核初级输出端口输出的测试数据也改由WSO串行卸载测试数据，并进行测量对比。因此，图2所示的测试协议以及测试数据的次序将发生变化，可见，如何将IP级的测试图形转换成测试壳级的测试图形，成为目前亟待解决的问题。
发明内容
本发明的目的是提供测试图形翻译方法及相关装置。
本发明提供了如下方案：
一种测试图形翻译方法，所述测试图形包括IP核测试图形数据和测试壳测试图形数据；所述IP核测试图形数据包括扫描输入SI测试激励数据、扫描输出SO测试响应数据、初级输入PI测试激励数据和初级输出PO测试响应数据；所述测试壳测试图形数据包括测试壳扫描链装载测试激励数据和测试壳扫描链卸载测试响应数据；所述测试图形翻译方法基于测试壳扫描链，所述测试壳扫描链包括串行连接的输入端口链和输出端口链，所述输出端口链的输出端连接IP核内部扫描链的扫描输入端；所述输入端口链中的WBR单元与所述IP核的初级输入端口一一对应相连；所述输出端口链中的WBR单元与所述IP核的初级输出端口一一对应相连；所述方法包括：
由测试壳串行输入WSI向测试壳扫描链中、依次串行装载所述SI测试激励数据、无关数据和所述PI测试激励数据；其中，当所述SI测试激励数据全部进入所述IP核的内部扫描链时，所述无关数据全部进入所述输出端口链，所述PI测试激励数据全部进入所述输入端口链，从而实现将SI测试激励数据和PI测试激励数据转换为测试壳扫描链装载测试激励数据；
令所述PI测试激励数据通过所述输入端口链中的WBR单元施加到所述IP核的输入端口；
捕获所述IP核产生的PO测试响应数据至所述输出端口链的WBR单元中；
捕获所述IP核产生的SO测试响应数据至所述内部扫描链中；
依次由测试壳串行输出WSO串行卸载所述内部扫描链中的SO测试响应数据和所述输出端口链中的所述PO测试响应数据，从而将所述输出端口链中的所述PO测试响应数据和所述内部扫描链中的SO测试响应数据转换为测试壳扫描链卸载测试响应数据。
一种芯核测试壳装置，包括：
测试壳指令寄存器WIR、测试壳旁路寄存器WBY、测试壳边界寄存器WBR，第一选通器至第三选通器，所述WBR中的WBR单元的移位路径首尾相连组成测试壳扫描链，所述测试壳扫描链包括串行连接的输入端口链和输出端口链；
所述输出端口链的输出端连接IP核内部扫描链的扫描输入端；
所述输入端口链中的WBR单元与所述IP核的初级输入端口一一对应相连；所述输出端口链中的WBR单元与所述IP核的初级输出端口一一对应相连。
在本实施例中，可实现原由IP核初级输入端口并行施加的测试数据改由WSI串行装载测试数据，原本由IP核初级输出端口输出的测试数据由WSO串行卸载，从而化并行为串行，实现了将IP级的测试图形转换成测试壳级的测试图形。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的WBR Cell示例性结构图；
图2为本发明实施例提供的IP核测试图形；
图3为本发明各实施例提供的芯核测试壳装置示例性结构图；
图4为本发明各实施例提供的、通过测试壳装置装载测试激励数据、卸载测试响应数据的时序图；
图5为本发明各实施例提供的到达第Nff+Noutput+N周期时，测试壳扫描链装载测试激励数据的分布示意图；
图6为本发明各实施例提供的IP核(原理性)结构示例图；
图7为本发明实施例提供的芯核测试壳装置的翻译方法示例性流程图。
具体实施方式
为了引用和清楚起见，下文中使用的技术名词、简写或缩写总结如下：
WRCK：测试壳时钟；
CLK：芯核时钟；
SelectWIR：测试壳指令寄存器选择信号；
ShiftWR：测试壳寄存器移位操作使能；
SE：芯核扫描使能信号；
CaptureWR：测试壳寄存器捕获操作使能(在本发明中用于控制outputWBR Cell的捕获操作)；
UpdateWR：测试壳寄存器更新操作使能；
WBY：Wrapper Bypass Register，测试壳旁路寄存器；
WBR：Wrapper Boundary Register，测试壳边界寄存器；
WIR：Wrapper Instruction Register，测试壳指令寄存器；
WDR：Wrapper Data Register，测试壳数据寄存器；
WSP：Wrapper Serial Port，测试壳串行端口；
WPP：Wrapper Parallel Port，测试壳并行端口；
WSC：Wrapper Serial Control，测试壳串行控制；
WSI：Wrapper Serial Input，测试壳串行输入；
WSO：Wrapper Serial Output，测试壳串行输出；
WPC：Wrapper Parallel Control，测试壳并行控制；
WPI：Wrapper Parallel Input，测试壳并行输入；
WPO：Wrapper Parallel Output，测试壳并行输出；
CFI：Cell Functional Input，WBR Cell的功能输入；
CFO：Cell Functional Output，WBR Cell的功能输出；
CTI：Cell Test Input，WBR Cell的测试输入；
CTO：Cell Test Output，WBR Cell的测试输出；
WFI：Wrapper Functional Input，测试壳功能输入；
WFO：Wrapper Functional Output，测试壳功能输出；
CI：Core Input，IP核输入；
CO：Core Output，IP核输出；
SI：Scan Input，IP核内部扫描链扫描输入端口；
SO：Scan Output，IP核内部扫描链扫描输出端口；
SE：Scan Enable，IP核内部扫描链扫描使能端口；
TAM：Test Access Mechanism，测试访问机制；
测试图形：包括IP核测试图形数据和测试壳测试图形数据，其中，IP核测试图形数据包括SI(扫描输入)测试激励数据、SO(扫描输出)测试响应数据、PI(初级输入)测试激励数据和PO(初级输出)测试激励数据。
前已述及，IP核测试壳结构由WBR、WBY、WIR、WSP和可选的WPP组成。
其中：
WBR是数据寄存器，用于提供测试激励和接收测试响应。
WBY是数据寄存器，在测试壳串行输入WSI和测试壳串行输出WSO之间提供一条支路。当没有其他数据寄存器可选的时候，它可以由当前的测试壳指令选择充当默认的数据寄存器，为其他IP核的测试提供一条测试数据快速通过的路径。
WIR用于控制测试壳的操作，测试壳指令寄存器通过WSI和WSC将指令串行地送入测试壳电路。并根据载入的指令决定当前的测试模式是外部测试模式(outward facingmode)还是内部测试模式(inward facing mode)，决定访问方式是串行访问还是并行访问，决定被连接在测试壳串行输入WSI与测试壳串行输出WSO之间的寄存器是WIR、WBR还是WBY。最后，指令寄存器负责根据载入的指令产生测试壳控制信号来控制WBY的移位、WBR Cell的移位/捕获/更新/传输等操作、以及选通器的选择。
WSP是测试壳基本端口，用于测试壳寄存器中指令和数据输入输出，它由测试壳串行输入(WSI)、测试壳串行输出(Wrapper Serial Output，WSO)和测试壳并行控制(WSC)组成。WSC由6条强制信号线(WRSTN、WRCK、SelectWIR、ShiftWR、CaptureWR、UpdateWR)和2条可选信号线(TransferDR、AUXCK)组成。当SelectWIR有效时，WIR连接在WSI和WSO之间。当SelectWIR无效时，WBR或WBY连接在WSI和WSO之间。
WPP提供对测试壳的并行访问，它由测试壳并行输入(Wrapper Parallel Input，WPI)、测试壳并行输出(Wrapper Parallel Output，WPO)和测试壳并行控制(WrapperParallelControl，WPC)组成。它可以将串行测试壳扫描链分割成多条并行扫描链，节约测试时间。并行访问宽度越大，测试时间越短，但是所需的测试管脚资源也越多。
表1是几种常见WIR指令的描述。
Figure BDA0001074335340000071
Figure BDA0001074335340000081
上述WBR由串行连接的测试壳边界寄存器单元(WBR Cell)组成，WBRCell能实现测试激励的施加和测试响应的捕获，从而实现对IP核的控制和观察。
IP核的每一个输入/输出端口都有一个WBR Cell，但TAM(Test AccessMechanism，测试访问机制)端口和模拟端口可以不设置WBR Cell。
WBR Cell只要达到IEEE STD 1500规定的模式及行为即可，因而没有固定的结构。图1示出了一种最简单的WBR Cell结构，包括1个存储单元和2个选通器单元，图1所示的扫描使能信号用来使能移位路径，保持使能信号用来使能存储单元的保持功能。WBR Cell提供4个输入输出端口：CTI(Cell Test Input)、CTO(Cell Test Output)、CFI(CellFunctionalInput)、CFO(Cell Functional Output)。CTI→CTO组成移位路径，CFI→CFO组成功能路径。
IEEE STD 1500标准只定义两种WBR Cell类型：输入WBR Cell(input WBR Cell)和输出WBR Cell(output WBR Cell)。对于input WBR Cell，CFI和测试壳WFI相连，CFO和IP核CI相连，对于output WBR Cell，CFI和IP核CO相连，CFO和测试壳WFO相连。以图1所示WBRCell结构为例，同一WBR Cell，其CFI和测试壳WFI相连，CFO和IP核CI相连，则为input WBRCell，而如其CFI和IP核CO相连，CFO和测试壳WFO相连，则为output WBR Cell。
WBR中的所有WBR Cell的移位路径首尾相连组成测试壳扫描链，其中,测试壳扫描链又包括串行连接的输入端口链和输出端口链。
串行测试模式下，测试壳扫描链可连接在测试壳串行输入(WSI)和测试壳串行输出(WSO)之间，前述提及，WSP由WSI、WSO和WSC组成，数据通过WSI串行移入测试壳扫描链，通过WSO串行移出测试壳扫描链，数据移入过程的操作由WSC控制。
在IP核外围环绕基于IEEE1500标准的测试壳后，所有初级输入端口和初级输出端口都分别对应连接一个WBR单元(cell)，无法在初级输入和初级输出直接控制和观测IP核，因此，对于串行内部扫描测试而言，原本由IP核初级输入端口施加的测试数据将改由测试壳中的WSI串行装载测试数据，同样，原本由IP核初级输出端口输出的测试数据也改由WSO串行卸载测试数据，并进行测量对比。因此，图2所示的测试协议以及测试数据的次序将发生变化。
通过WSP端口装载、卸载扫描测试图形时，需要根据具体测试壳扫描链的构成控制扫描测试图形的翻译(将IP级的测试图形转换成测试壳级的测试图形)。测试壳扫描构成中，与芯核扫描测试图形翻译相关的信息包括IP核的初级输入端口数目Ninput、IP核的初级输出端口数目Noutput、内部扫描链的扫描单元数目Nff。
个无关值本发明提出一种嵌入式芯核测试壳装置及测试图形翻译方法。
请参见图3，本发明实施例提供的芯核测试壳装置包括测试壳指令寄存器(WIR)、测试壳旁路寄存器(WBY)、测试壳边界寄存器(WBR)、以及3个选通器(第一选通器至第三选通器)。
其中，第一选通器用于选择是否支持串行内部扫描测试，第二选通器用于选择WIR或WDR，第三选通器用于选择WBR或WBY。
图3中，scan chain 0和scan chain 1是IP核内部扫描链，二者的扫描单元总数目为Nff。当然IP核内部扫描链也可只包含一条扫描链。
假设Ninput＝4，Noutput＝4，Nff＝8。图3中的WFI[3:0]表示芯核测试壳装置的测试壳功能输入，WFO[3:0]表示芯核测试壳装置的测试壳功能输出。CLK表示芯核测试壳装置时钟输入，SE表示芯核测试壳装置的扫描使能。
测试壳扫描链的输出端口链的输出端连接IP核内部扫描链的扫描输入端例如，请参见图3，输出端口链的output WBR Cell7的CTO端连接scan chain 1的SI端；
输出端口链中的WBR单元与IP核的初级输出端口一一对应相连；例如，请参见图3，output WBR Cell 4-7与IP核的PO[3-0]相连。
输入端口链中的WBR单元与IP核的初级输入端口一一对应相连，例如，请参见图3，input WBR Cell 0-3与IP核的PI[0-3]相连。
测试壳扫描链与其他器件的连接顺序直接影响扫描测试图形的翻译。
在本发明实施例提供的芯核测试壳装置中，嵌入式芯核内部扫描链位于输入端口链和输出端口链之后，则在芯核扫描测试时，WBR的数据通路为WSI→输入端口链①→输出端口链②→IP核内部扫描链③→WSO。
也即，在本发明实施例提供的芯核测试壳装置中，IP核内部扫描链位于输出端口链之后。
则请参见图7，基于本发明实施例所提供的芯核测试壳装置的翻译方法可包括：
700部分：由WSI向测试壳扫描链中、依次串行装载SI测试激励数据、无关数据和PI测试激励数据。
由于在芯核扫描测试时，WBR的数据通路为WSI→输入端口链→输出端口链→IP核内部扫描链→WSO，则当上述SI测试激励数据全部进入IP核的内部扫描链时，上述无关数据全部进入输出端口链，PI测试激励数据全部进入输入端口链，从而实现将SI测试激励数据和PI测试激励数据转换为测试壳扫描链装载测试激励数据。
701部分：令上述PI测试激励数据通过上述输入端口链中的WBR单元施加到上述IP核的输入端口。
702部分：捕获IP核产生的PO测试响应数据至输出端口链的WBR单元中(后续将在介绍图4时进行详细介绍)。
703部分：捕获IP核产生的SO测试响应数据至内部扫描链中。
704部分：依次由WSO串行卸载内部扫描链中的SO测试响应数据和输出端口链中的上述PO测试响应数据，从而将上述输出端口链中的上述PO测试响应数据和上述内部扫描链中的SO测试响应数据转换为测试壳扫描链卸载测试响应数据。
在本实施例中，可实现原由IP核初级输入端口并行施加的测试数据改由WSI串行装载测试数据，原本由IP核初级输出端口输出的测试数据由WSO串行卸载，从而化并行为串行，实现了将IP级的测试图形转换成测试壳级的测试图形。
下面将进行更为详细的介绍。
芯核扫描测试时，第N测试图形扫描输入和第N-1测试图形扫描输出同时进行，因此，每个测试图形花费周期数为Nff+3。本例中，由于Nff＝8，所以第i个测试图形花费周期Nip＝11。
芯核扫描测试图形翻译到测试壳测试图形后，每个测试壳测试图形花费周期数目为Nff+Noutput+Ninput+3。本例中，Ninput＝4，Noutput＝4，Nff＝8，因此，每一测试壳测试图形花费周期数为Nwbr＝19，对应图4中第0周期到第18周期。
则通过该测试壳装置装载测试激励数据、卸载测试响应数据的时序如图4所示。
其中，第0周期为测试壳扫描链链首输出阶段，第1周期到第16周期(Nff+Noutput+Ninput)为扫描输入输出阶段，第17周期(Nff+Noutput+Ninput+1)为并行测量阶段，第18周期(Nff+Noutput+Ninput+2)为并行捕获阶段。图4中的pattern N表示第N测试图形，pattern N-1表示第N-1测试图形，SI0表示装载进scan chain 0的SI测试激励数据，SI1表示装载进scan chain1的SI测试激励数据。
图4中各阶段分别描述如下：
1)测试壳扫描链链首输出阶段(第0周期)：
该阶段SelectWIR无效，表示WBR或WBY连接在WSI和WSO之间，ShiftWR和SE有效，CaptureWR和UpdateWR无效，WRCK和CLK无时钟脉冲，保证链首输出过程中不进行移位操作，只通过WSO对串行扫描链第一个测试数据进行输出，并对测试数据进行测量，测量操作应发生在测试数据稳定之后，该阶段占用每个测试图形的第0周期，所占用周期数目为1。
本实施例中，对应第0周期，卸载测试响应为第N-1测试图形在IP核内部扫描链(第0内部扫描链)中的第一个扫描输出测试数据(也即SO测试响应数据)。
当然，对于第1测试图形，则在第0周期无需进行测量。
2)扫描输入输出阶段：
阶段控制信号状态与第0周期一致。
测试壳扫描链通过WSI装载第N测试图形的测试激励：依次串行装载所述SI测试激励数据、无关数据和所述PI测试激励数据。其中，SI测试激励数据个数等于Nff，无关数据的个数等于Noutput，PI测试激励数据的个数等于Ninput。
该阶段占用每个测试图形的第1周期到第Nff+Noutput+Ninput周期，所占用周期数目为Nff+Noutput+Ninput个。
更具体的，每一个周期，会输入一个数据，当到达第Nff+Noutput+Ninput周期时，测试壳扫描链装载测试激励数据的分布请参见图5。
在本阶段中，同时还通过WSO卸载第N-1测试图形的测试响应：
依次串行卸载第N-1测试图形在IP核内部扫描链中的其他SO测试响应数据(之前在第0周期卸载了第1个SO测试响应数据，在本阶段的第1至第Nff-1周期卸载第2至第Nff个SO测试响应数据)，输出端口链中的PO测试响应数据，以及Ninput个无关值。其中，SO测试响应数据个数等于Nff，PO测试响应数据的个数等于Noutput。
需要说明的是，由于在芯核扫描测试时，WBR的数据通路为WSI→输入端口链→输出端口链→IP核内部扫描链→WSO，所以IP核内部扫描链中的测试响应数据先输出，输出端口链中的PO测试响应数据后输出。
卸载的测试响应数据会与预期的测试响应数据进行对比测量，测量操作应发生在测试数据稳定之后，无关值不用测量。
综上，在本阶段，测试激励装载顺序为：Nff个SI测试激励数据→Noutput个无关值→Ninput个PI测试激励数据；
测试响应卸载顺序为：(Nff-1)个SO测试响应数据→Noutput个PO测试响应数据→Ninput个无关值。
需要说明的是，在卸载和装载时都有无关值(即不关心的值)，但是无关值的数目不一样，装载时，无关值的数目为output WBR Cell数目，即无关值是装载到output WBRCell的，卸载时，无关值的数目为input WBR Cell数目，即从input WBR Cell卸载的测试数据是无关值。
其中，测试激励装载和测试响应卸载都遵循如下原则：
原则一，最靠近WSO的扫描单元中的测试数据最先装载和卸载，在本例中，则是第0内部扫描链中的第一个扫描单元的SO测试响应数据最先卸载；
原则二，最靠近WSI的扫描单元中的测试数据最后装载和卸载，在本例中，第0WBR单元的测试数据PI[0]最后被装载。
更具体的，本例中，Ninput＝Noutput＝4，因此，扫描输入输出阶段所占用周期数目为(Nff+Noutput+Ninput)＝16。
对应第1周期到第16周期，测试激励装载顺序为：第0内部扫描链的SI测试激励数据→第1内部扫描链的SI测试激励数据→Noutput个无关值→Ninput个PI测试激励数据；
需要说明的是，对于最后一个测试图形，则在其第1至(Noutput+Nff+Ninput)周期，无需装载。
测试响应卸载顺序为：第0内部扫描链的SO测试响应数据→第1内部扫描链的SO测试响应数据→Noutput个PO测试响应数据→Ninput个无关值。
需要说明的是，对第1测试图形，则在其第1至(Noutput+Nff+Ninput)周期，无需测量。
3)并行测量阶段：
该周期称为并行测量阶段，进行图2的施加PI测试激励数据和测量PO测试响应数据两个操作，不同的是，此处测量PO测试响应数据其实只是捕获PO测试响应数据，而真正的测量操作在第N+1测试图形的扫描输出阶段进行。
该阶段占用每个测试图形的第(Noutput+Nff+Ninput+1)周期，所占用周期数目为1。在本例中，对应第17周期。
该阶段SelectWIR无效，表示WBR或WBY连接在WSI和WSO之间；ShiftWR和SE无效，表示测试壳扫描链和内部扫描链处于正常工作状态；UpdateWR无效；CaptureWR有效，表示在第17周期开始，将输入端口链中的数据(也即Ninput个PI测试激励数据)全部施加至IP核的PI端口，并在测试数据稳定之后将IP核产生的PO端口测试响应数据捕获到测试壳输出端口链(也即Noutput个PO测试响应数据)，从而在第N+1测试图形的移位操作中将捕获的PO测试响应数据沿扫描链移出，但是CLK无时钟脉冲，从而保证PO值在捕获过程中保持不变。
需要说明的是，SE无效之前，所有SI测试激励数据已经被扫入IP核内部扫描链，此时SE无效，PI测试激励数据施加到输入端口，整个IP核处于已知态，按照IP核逻辑开始工作，一个时钟周期之后，IP核内部扫描链中每个寄存器的值被更新，这些更新后的值即SO测试响应数据，在下一个测试图形的扫描输出阶段，这些SO测试响应数据将通过SO端口依次输出。
4)并行捕获阶段：
该阶段占用每个测试图形的第Nff+Noutput+Ninput+2周期，所占用周期数目为1。本例中，对应第18周期。
该阶段SelectWIR无效，表示WBR或WBY连接在WSI和WSO之间；ShiftWR和SE无效，表示测试壳扫描链和内部扫描链处于正常工作状态；CaptureWR和UpdateWR无效；
在CLK上升沿，IP核内部逻辑功能输出被捕获到IP核内部扫描链中，后续，在第N+1测试图形的移位操作中，IP核内部逻辑功能输出作为SO测试响应数据将会沿扫描链移出。
需要说明的是，以图6所示的IP核(原理性)结构为例，图6中的FF1、FF2、FF3是扫描寄存器，连起来组成IP核内部扫描链。逻辑1、逻辑2、逻辑3是功能逻辑块，PI1、PI2、PI3、PI4是PI端口，PO1、PO2是PO端口。
在第N测试图形的扫描输入输出阶段，会通过SI依次扫入3个SI测试激励数据(也即，在第N测试图形的第1周期到第Nff+Noutput+Ninput周期，会通过SI依次向IP核内部扫入Nff个SI测试激励数据)，FF1/2/3都有固定值，在并行测量阶段(第(Noutput+Nff+Ninput+1)周期)，通过PI1/2/3/4施加PI测试激励数据。此时，3个逻辑块的输入值都稳定，其中，逻辑1的输入有PI1、PI2，逻辑2的输入有FF1的输出和PI3，逻辑3的输入有PI4和FF2的输出，可见，逻辑块的输入都处于已知态，逻辑块的输出都被更新，这些输出就是所谓的内部逻辑输出。
另外，逻辑2的输出有一个是PO1，逻辑3的输出有一个是PO2，在并行测量阶段(第(Noutput+Nff+Ninput+1)周期)，在WRCK作用下，这些PO值被捕获到WBR单元，然后在第N+1测试图形的扫描输入输出阶段，作为PO测试响应数据经WSO端口扫出。
上述内部逻辑输出被更新之后，由于在IP核内部，为了验证其正确性，必须通过IP核内部扫描链经SO扫出，所以，在并行捕获阶段(第Nff+Noutput+Ninput+2周期)，这些值在CLK作用下，被采样到FF1/FF2/FF3，然后在第N+1测试图形的扫描输入输出阶段，作为SO测试响应数据经WSO端口扫出。
也即，在第(Noutput+Nff+Ninput+1)周期，SO测试响应数据和PO测试响应数据都已经生成，PO测试响应数据在第(Noutput+Nff+Ninput+1)周期被捕获到输出端口链中，SO测试响应数据在第(Nff+Noutput+Ninput+2)周期会被捕获到IP核内部扫描链中。这样分两个周期捕获的好处是，可以使CLK时钟在第(Noutput+Nff+Ninput+1)周期无脉冲，从而保证正确捕获PO测试响应。
可以看出，本发明要求保护的测试壳装置中，将第N测试图形的并行测量周期分为3个部分并在两个相邻的测试图形中实现：
部分1：在第N测试图形扫描输入输出阶段的第(Nff+Noutput+1)周期到第(Nff+Noutput+Ninput)周期(本示例第13～16周期)，将第N测试图形并行测量阶段需要施加的PI测试激励数据串行移入到输入WBR单元；
部分2：在第N测试图形的并行测量阶段，也即第(Nff+Noutput+Ninput+1)周期(本示例第17周期)，将第N测试图形的PO测试响应数据捕获到输出WBR单元；
部分3：在第N+1测试图形扫描输入输出阶段的第Nff周期到(Nff+Noutput)周期(本示例第8～12周期)，将输出WBR单元中第N测试图形的PO测试响应数据串行移出，并进行对比测量，以实现第N测试图形初级输出测试数据的测量，其中，测试数据在时钟下降沿输出，在时钟脉冲之后测量。
可以看出，内部扫描链测试数据的扫描输入和扫描输出发生在第1周期到第Nff周期，可简化测试图形装载和卸载。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种测试图形翻译方法，所述测试图形包括IP核测试图形数据和测试壳测试图形数据，其特征在于:
所述IP核测试图形数据包括扫描输入SI测试激励数据、扫描输出SO测试响应数据、初级输入PI测试激励数据和初级输出PO测试响应数据；
所述测试壳测试图形数据包括测试壳扫描链装载测试激励数据和测试壳扫描链卸载测试响应数据；
所述测试图形翻译方法基于测试壳扫描链，所述测试壳扫描链包括串行连接的输入端口链和输出端口链，所述输出端口链的输出端连接IP核内部扫描链的扫描输入端；所述输入端口链中的WBR单元与所述IP核的初级输入端口一一对应相连；所述输出端口链中的WBR单元与所述IP核的初级输出端口一一对应相连；
所述方法包括：
由测试壳串行输入WSI向测试壳扫描链中、依次串行装载所述SI测试激励数据、无关数据和所述PI测试激励数据；其中，当所述SI测试激励数据全部进入所述IP核的内部扫描链时，所述无关数据全部进入所述输出端口链，所述PI测试激励数据全部进入所述输入端口链，从而实现将SI测试激励数据和PI测试激励数据转换为测试壳扫描链装载测试激励数据；
令所述PI测试激励数据通过所述输入端口链中的WBR单元施加到所述IP核的输入端口；
捕获所述IP核产生的PO测试响应数据至所述输出端口链的WBR单元中；
捕获所述IP核产生的SO测试响应数据至所述内部扫描链中；
依次由测试壳串行输出WSO串行卸载所述内部扫描链中的SO测试响应数据和所述输出端口链中的所述PO测试响应数据，从而将所述输出端口链中的所述PO测试响应数据和所述内部扫描链中的SO测试响应数据转换为测试壳扫描链卸载测试响应数据。
2.如权利要求1所述的方法，其特征在于，
所述IP核的初级输入端口数目为Ninput、初级输出端口数目为Noutput、内部扫描链的扫描单元数目为Nff；每一测试图形所花费周期数目为Nwbr＝Nff+Noutput+Ninput+3；
所述向测试壳扫描链中、依次串行装载所述SI测试激励数据、无关数据和所述PI测试激励数据包括：
在第N测试图形的第1至Nff+Noutput+Ninput个周期内，依次串行装载所述SI测试激励数据、无关数据和所述PI测试激励数据，所述N为大于1的正整数。
3.如权利要求2所述的方法，其特征在于，所述SI测试激励数据个数等于Nff，所述无关数据的个数等于Noutput，所述PI测试激励数据的个数等于Ninput。
4.如权利要求2所述的方法，其特征在于，所述依次由测试壳串行输出WSO串行卸载所述输出端口链中的所述PO测试响应数据和所述内部扫描链中的SO测试响应数据包括：
在第N测试图形的第0个周期内，卸载第N-1个测试图形在IP核内部扫描链中的第一个SO测试响应数据；
在第N测试图形的第1至第Nff+Noutput+Ninput个周期内，依次串行卸载第N-1测试图形在IP核内部扫描链中的其他SO测试响应数据，所述输出端口链中的PO测试响应数据，以及Ninput个无关值。
5.如权利要求4所述的方法，其特征在于，SO测试响应数据个数等于Nff，PO测试响应数据的个数等于Noutput。
6.如权利要求2-5任一项所述的方法，其特征在于，
所述令所述PI测试激励数据通过所述输入端口链中的WBR单元施加到所述IP核的输入端口包括：
在所述第N测试图形的第(Noutput+Nff+Ninput+1)周期，将所述第N测试图形的PI测试激励数据通过所述输入端口链中的WBR单元施加到所述IP核的输入端口；
所述捕获所述IP核产生的PO测试响应数据至所述输出端口链的WBR单元中包括：
在所述第N测试图形的第(Noutput+Nff+Ninput+1)周期，捕获所述IP核输出的PO测试响应数据到所述输出端口链的WBR单元中。
7.如权利要求2-5任一项所述的方法，其特征在于，
所述捕获所述IP核产生的SO测试响应数据至所述内部扫描链中包括：
在所述第N测试图形的第(Noutput+Nff+Ninput+1)周期，对所述第N测试图形进入的测试激励数据执行内部逻辑得到相应的内部逻辑输出；
在所述第N测试图形的第(Noutput+Nff+Ninput+2)周期，捕获所述内部逻辑输出到所述IP核的内部扫描链，所述内部逻辑输出即为所述SO测试响应数据。
8.如权利要求1所述的方法，其特征在于，所述IP核内部扫描链中、最靠近WSO的内部扫描单元中的数据最先装载和卸载。
9.一种芯核测试壳装置，包括测试壳指令寄存器WIR、测试壳旁路寄存器WBY、测试壳边界寄存器WBR，第一选通器至第三选通器，所述WBR中的WBR单元的移位路径首尾相连组成测试壳扫描链，所述测试壳扫描链包括串行连接的输入端口链和输出端口链；其特征在于，用于执行如权利要求1-8任一项所述的测试图形翻译方法；所述芯核测试壳装置包括：
所述输出端口链的输出端连接IP核内部扫描链的扫描输入端；
所述输入端口链中的WBR单元与所述IP核的初级输入端口一一对应相连；所述输出端口链中的WBR单元与所述IP核的初级输出端口一一对应相连。
CN201610652013.6A 2016-08-10 2016-08-10 测试图形翻译方法及芯核测试壳装置 Active CN107729191B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610652013.6A CN107729191B (zh) 2016-08-10 2016-08-10 测试图形翻译方法及芯核测试壳装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610652013.6A CN107729191B (zh) 2016-08-10 2016-08-10 测试图形翻译方法及芯核测试壳装置

Publications (2)

Publication Number Publication Date
CN107729191A CN107729191A (zh) 2018-02-23
CN107729191B true CN107729191B (zh) 2020-06-30

Family

ID=61199434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610652013.6A Active CN107729191B (zh) 2016-08-10 2016-08-10 测试图形翻译方法及芯核测试壳装置

Country Status (1)

Country Link
CN (1) CN107729191B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729185B2 (en) * 2007-11-01 2010-06-01 Arm Limited Apparatus and method for detection of address decoder open faults
US7941717B2 (en) * 2005-10-24 2011-05-10 Nxp B.V. IC testing methods and apparatus
CN102156258A (zh) * 2011-03-10 2011-08-17 哈尔滨工业大学 SoC测试中的基于平均值余量的测试封装扫描链平衡方法
CN103279405A (zh) * 2013-05-30 2013-09-04 南京航空航天大学 适用于片上网络嵌入式ip核的测试壳
CN103487747A (zh) * 2013-09-30 2014-01-01 桂林电子科技大学 符合边界扫描标准的扫描子链型测试结构及测试方法
CN105203946A (zh) * 2015-10-30 2015-12-30 中国科学院微电子研究所 一种嵌入式芯核测试壳装置及其设计方法
CN107345999A (zh) * 2016-05-04 2017-11-14 中国科学院微电子研究所 测试壳设计方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7941717B2 (en) * 2005-10-24 2011-05-10 Nxp B.V. IC testing methods and apparatus
US7729185B2 (en) * 2007-11-01 2010-06-01 Arm Limited Apparatus and method for detection of address decoder open faults
CN102156258A (zh) * 2011-03-10 2011-08-17 哈尔滨工业大学 SoC测试中的基于平均值余量的测试封装扫描链平衡方法
CN103279405A (zh) * 2013-05-30 2013-09-04 南京航空航天大学 适用于片上网络嵌入式ip核的测试壳
CN103487747A (zh) * 2013-09-30 2014-01-01 桂林电子科技大学 符合边界扫描标准的扫描子链型测试结构及测试方法
CN105203946A (zh) * 2015-10-30 2015-12-30 中国科学院微电子研究所 一种嵌入式芯核测试壳装置及其设计方法
CN107345999A (zh) * 2016-05-04 2017-11-14 中国科学院微电子研究所 测试壳设计方法及装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
SOC的存储器Wrapper设计及故障测试;谈恩民 等;《微电子学与计算机》;20110630;全文 *
Wrapper design for embedded core test;E.J. Marinissen 等;《 Proceedings International Test Conference 2000》;20000806;全文 *
基于IEEE1500标准的IP核测试壳的设计与验证;冯燕 等;《微电子学与计算机》;20160731;全文 *

Also Published As

Publication number Publication date
CN107729191A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
US11448697B2 (en) Apparatus for device access port selection
CA2249088C (en) Method and apparatus for high-speed interconnect testing
US7506231B2 (en) Wrapper testing circuits and method thereof for system-on-a-chip
US8412992B2 (en) IR output of mode-1 and ATC enable; ATC gating of shift-1
US7624321B2 (en) IEEE 1149.1 and P1500 test interfaces combined circuits and processes
US6442721B2 (en) Accelerating scan test by re-using response data as stimulus data
US7770083B2 (en) DDR register circuitry input to IC test controller circuitry
KR100757264B1 (ko) 연결선 지연 고장 테스트 제어기 및 이를 이용한 연결선고장 테스트 장치
US20080001616A1 (en) Testing Components of I/O Paths of an Integrated Circuit
US6058255A (en) JTAG instruction decode test register and method
CN107345997B (zh) 一种基于测试壳的ip核测试方法
US6594789B2 (en) Input data capture boundary cell connected to target circuit output
CN107729191B (zh) 测试图形翻译方法及芯核测试壳装置
JP3094983B2 (ja) システムロジックのテスト回路およびテスト方法
JP2001203322A (ja) 半導体集積装置
JP2002365333A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant