CN111624477A - 智能诊断高集成数字信号处理系统故障的测试系统 - Google Patents

智能诊断高集成数字信号处理系统故障的测试系统 Download PDF

Info

Publication number
CN111624477A
CN111624477A CN202010481126.0A CN202010481126A CN111624477A CN 111624477 A CN111624477 A CN 111624477A CN 202010481126 A CN202010481126 A CN 202010481126A CN 111624477 A CN111624477 A CN 111624477A
Authority
CN
China
Prior art keywords
test
module
tested
controller
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010481126.0A
Other languages
English (en)
Inventor
范进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 10 Research Institute
Southwest Electronic Technology Institute No 10 Institute of Cetc
Original Assignee
Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Electronic Technology Institute No 10 Institute of Cetc filed Critical Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority to CN202010481126.0A priority Critical patent/CN111624477A/zh
Publication of CN111624477A publication Critical patent/CN111624477A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318566—Comparators; Diagnosing the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318502—Test of Combinational circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开的一种智能诊断高集成数字信号处理系统故障的测试系统，旨在解决现有边界扫描测试系统故障诊断能力低问题的测试系统。本发明通过下述技术方案予以实现：智能测试平台管理单元运行控制软件，采集多通道信号的数据，产生测试序列，为各个模块分配物理地址，并在软件界面上罗列出连接在系统背板上的所有模块，对多通道数据进行处理并诊断故障；控制软件调用边界扫描测试软件对被测模块生成测试向量，施加到芯片核心逻辑输入端，形成电路故障判据，并送给边界扫描控制器；将不同区域测试向量加载到被测模块上，生成故障注入向量，传送给故障注入控制器；将故障注入向量加载到被测模块上，完成多通道信号处理插箱平台模块级数字芯片故障诊断。

Description

智能诊断高集成数字信号处理系统故障的测试系统
技术领域
本发明属于飞行器测控通信、相控阵雷达、自动测试领域，具体涉及到智能故障诊断领域一种高集成数字信号处理系统智能测试平台。测试对象
技术背景
高集成多通道信号处理模块利用系统可测性设计(DesignForTestability)技术和边界扫描(JTAG)技术，贯穿于系统设计的整个阶段，是提高设备实用性水平的重要手段，发挥关键的支持保障作用。随着系统综合化和软件无线电理论的发展，对高速采样、信号处理、软件重构能力和小型化的要求越来越高。需要设计出一种集成度更高、重构方式更灵活、采样速率可动态配置的新型通用信号处理平台。
随着微电子、计算机领域新技术和新工艺的迅猛发展，数字电路系统处理能力越来越强，其电路规模越来越大，路与系统的主流测试技术。系统中采用的DSP、PPC、FPGA等大规模数字芯片越来越多。这类芯片大多采用BGA封装，引脚数量多且间距小，使得数字系统上可供测试的节点间距越来越小。传统的示波器逻辑分析仪等物理探针能够接触到的管脚越来越少，造成测试系统可测性急剧下降，测试复杂度急剧上升，为系统调试、故路故障，障检测带来巨大困难，尤其不利于大批量生产及检测。大规模数字集成电路引脚数量庞大，互联关系复杂、大规模集成电路：LSI0常指含逻辑门数为100门～9999门(或含元件数1000个～99999个)，在一个芯片上集合有1000个以上电子元件的集成电路。集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。大规模数字电路系统大量采用了符合IEEE1149.1边界扫描测试规范的数字芯片，如PPC、DSP、FPGA、TSI等，并且这类数字芯片大多采用BGA封装使得物理探针无法直接接触到管脚。这一特点为边界扫描测试技术在大规模数字电路故障诊断中的应用提供了前提条件。然而，在大规模数字电路系统的硬件电路设计过程中，这类芯片内部工作情况及芯片相关引脚的开路和断，很难实现高精度的故障定位。如果不考虑结构性DFT设计，就难以完全发挥边界扫描测试技术。系统如果有空槽或链路可测性设计的实现中有芯片损坏，整个边界扫描链路就会断开，导致可测试性(DFT)设计，在进行电路和系统设链路瘫痪，系统级边界扫描测试也随之瘫痪。多通道通用信号处理平台由传统的通道资源独立架构演变为通道资源共享架构，并且集成了数据采集和信号处理功能。通用信号处理模块一般采用3个独立的通道，每通道为DSP+FPGA的结构。激励接收模块一般按频段划分为多个种类。为满足大规模数字电路系统测试、故障诊断的需要，可测性(DFT)设计已成为大规模数字电路系统设计中不可或缺的重要组成部分。结合边界扫描测试原理和大规模数字电路系统的主要特点，研究DFT实现的技术途径，并将其用于某大规模数字电路系统的设计中。实现了该大规模数字电路系统的一键式互连故障诊断及可扫描网络准确定位，有效简化了测试复杂度。现有技术结合高集成多通道信号处理模块工作特点和测试需求分析，开展系统性研究。围绕引脚数量庞大，互联关系复杂的大规模数字集成电路，能够接触到的管脚越来越少，造成测试这类芯片内部工作情况及芯片相关引脚的开路和断系统可测性急剧下降，测试复杂度急剧上升。大多数智能诊断系统都将振动信号作为故障诊断信息来源，通过对设备振动信号的分析处理可以在不拆卸设备的情况下诊断出设备的故障源。振动和噪声信号被利用来作为设备故障信息的载体，往往通过多路传感器综合测试。被测平台无法随时靠近，由于发生振动的可能性不断增大，在测试过程中需要人工介入的工作太多。直接利用单个器件的边界扫描链进行可测性设计和测试，但某些芯片的边界扫描测试引脚并没有完全按照IEEE1149.1进行设计，没有对整个系统的扫描链路进行统一管理和规划，对于提供系统的可测性和故障覆盖率的提高具有一定局限性。串行连接方式主要缺点是系统如果有空槽或链路中有芯片损坏，整个边界扫描链路就会断开，导致扫描链路瘫痪，系统级边界扫描测试也随之瘫痪。此外，当某些边界扫描器件需要反复访问时，边界扫描单元串行移位操作特别繁琐。比如，对较长扫描链上的某个可编程器件进行编程时，比通常情况下需要执行更多次的边界扫描操作。有时串行移位所需要的额外数据位边界扫描软件无法自动产生，而手动修改特别耗时也容易出错。因此，这种方式难以用在边界扫描器件较多、系统较复杂的场合。当模块上边界扫描器件较多时，将所有边界扫描器件串联到一起的方法虽然有助于简化电路设计，但较长的链路不便于边界扫描测试软件管理以及器件编程。由于各个模块的边界扫描链路相互隔开，相互配合实现系统级边界扫描测试难度较高，操作较复杂，并且随着模块数量的增加，背板需要更多的空间用于测试总线，因此这种连接方式不适合规模较大的复杂系统。系统内部的边界扫描链路没有进行一定的组织，使得各个支持边界扫描的数字芯片之间无法进行协同扫描，导致某些管脚无法进行读写对比。由于大规模数字电路结构复杂、集成度高。其采用的数字芯片间距小、物理探针测试点少，调试、故障诊断难度大、复杂度高。
随着系统综合化和软件无线电理论的发展，对高速采样、信号处理、软件重构能力和小型化的要求越来越高。需要设计出一种集成度更高、重构方式更灵活、采样速率可动态配置的新型通用信号处理平台。
发明内容
为了解决大规模数字集成电路引脚数量庞大，互联关系复杂、被测平台无法随时靠近，等传统测试方法无法解决测试效率及测试准确性的难题，本发明提供一种测试时间少，信号真实准确，能够提高测试的自动化、智能化，保证测试的全面、充分和可扩展的智能诊断高集成数字信号处理系统故障的测试系统，以解决现有边界扫描测试系统可靠性低、故障诊断能力低以及智能化低的问题。
本发明的上述目的可以通过下述技术方案予以实现，一种智能诊断高集成数字信号处理系统故障的测试系统，包括：通过测试总线7连接被测系统8的智能测试平台管理单元1，串联在智能测试平台管理单元1与被测系统8之间的主机通信接口单元2、分区加载控制器4、故障注入控制器5和接口单元6，其特征在于：智能测试平台管理单元1运行控制软件，采集多通道信号的数据，通过被测系统8背板上的测试总线7并行连接JTAG扫描链，各个模块通过背板总线互联，各个模块的边界扫描链路并联到背板的边界扫描测试总线上，基于系统可测性DFT技术和边界扫描JTAG技术，产生测试序列，选取地址并进行读写内容校验，控制数字芯片管脚状态对其硬件构成进行扫描，为各个模块分配物理地址，并在软件界面上罗列出连接在系统背板上的所有模块，对多通道数据进行处理并诊断故障、边界扫描测试单元提供BSDL文件和电路板网表文件，结合一定的电路板故障诊断算法产生测试向量，完成被测模块的测试、分析和诊断；故障注入单元模拟被测系统和接口可能发生的异常，完成被测系统的容错度测试和验证；控制软件根据选取的被测模块，调用边界扫描测试软件，对被测模块生成测试向量，将测试向量施加到某芯片的核心逻辑输入端(PO)，形成电路故障判据，并通过主机通信接口2，经分区加载控制器4传送给边界扫描控制器3；同时分区加载控制器4将不同区域测试向量通过接口单元6串行加载到被测模块上，并读取测试响应；控制软件调用故障诊断测试软件，对被测模块生成故障注入向量，并通过主机通信接口2，经分区加载控制器4传送给故障注入控制器5；分区加载控制器4将不同区域故障注入向量通过接口单元6串行加载到被测模块上，并读取测试响应，完成对多通道信号处理插箱平台模块级数字芯片故障诊断。
本发明相对于现技术具有以下的有益效果：
测试时间少。本发明利用由IEEE1149.1标准的TDI，TMS，TCK和TDO的连线组成测试总线7与可选择的TRST信号线相结合互联各个模块，控制接口比较统一，不用进行协议转换就可以直接对模块上的各个链路进行测试，也可以与大部分通用的程序加载，调试接口保持协议的兼容。采用的边界扫描控制器能够通过分区加载控制器，自动选通被测模块背板上的JTAG接口测试链路，不需要进行总线接口的手动插拔等人工介入方式选通端口，无需取下模块，可以克服采用该技术前，每个模块必须取下对每个链路进行单独测量缺陷，而改进过后基于系统可测性设计(DesignForTestability)技术和边界扫描(JTAG)技术，通过被测系统8背板上的测试总线7并行连接JTAG扫描链，利用智能测试平台管理单元1集中统一完成被测系统硬件模块检测、测试的设置、测试矢量的生成、测试数据的发送接收、测试数据的分析、测试结果的存储、模块选择、分区加载管理、故障注入管理，确保全面覆盖测试与验证，通过智能测试平台支持自动运行和可编程的故障注入方案，可根据需要进行设置后实现无人值守运行，并对感兴趣的结点进行录取，大大减少了测试时间。利用此测试系统和一些辅助设备就可实时监测生产流程，并且可把多点监测组成一个测试网络进行集中监控，这就大大提高了工业自动化的水平。为系统调试、故路故障，从而实现高精度的故障定位，提高系统的可测试性、简化测试步骤。
信号真实准确。本发明以嵌入式处理器为工作平台，采用主/从结构设计智能测试平台，将所有从模块都并联的连接到总线上，当其中一个从模块缺少或损坏的时候，不会导致其他部分中断，并且添加从模块时也不会影响其他模块。通过背板的测试总线即可实现所所有从模块都并联的连接到总线上，当其中一个从模块缺少或损坏的时候，不会导致其他部分中断，并且添加从模块时也不会影响其他模块。通过基于系统可测性DFT技术和边界扫描(JTAG)技术，控制数字芯片管脚状态对其硬件构成进行扫描，为各个模块分配物理地址，并在软件界面上罗列出连接在系统背板上的所有模块，对多通道数据进行处理并诊断故障、通过边界扫描单元辅助在线调试以及故障注入，大幅提高可测试性的效率。
智能化保证测试的全面。本发明针对新型地面站环境下子系统平台的特点，基于JTAG技术的智能测试方案。在板卡层面，利用板内测试总线把各个数字器件连接起来，通过智能测试平台，自动化完成板级测试；在模块层面，利用一条测试总线将被测系统的各个模块连接起来，通过部署在嵌入式模块的智能测试软件按照预案对综合平台进行自动化测试，测试结果通过以太网传输到远端的智能测试平台进行可视化图形化显示。同时，从智能测试平台也可自动生成新的测试向量和测试用例，通过以太网动态更新测试预案，完成新的测试工作。通过该智能测试方案，提高测试的自动化、智能化，保证测试的全面、充分和可扩展，为最终保证高集成多通道信号处理模块的产品质量并提高产品可用性提供技术保障。
可扩展充分。本发明通过标准接口总线连接，建立一种智能测试平台可以组成具备可扩充架构，功能强大的自动测试系统。实现芯片之间的互连诊断；还可通过扫描路径串行移位将测试向量施加到某芯片的核心逻辑输入端(PO)，在输出单元(PI)捕获其核心逻辑的响应向量，以检测芯片的内部故障。每个通用处理模块的扫描链路并联在测试总线上的，即使某个模块损坏，也不会影响到其余模块的测试工作。可以随时调整设定并更换测试模组，因应各种测试需求，满足多样化的产品群体，具有可以灵活应用的模块化结构，实现被测产品开发方面的高性能化及批量生产方面的测试工作低成本化。
本发明控制软件根据选取的被测模块，调用边界扫描测试软件，对被测模块生成测试向量，将测试向量施加到某芯片的核心逻辑输入端(PO)，形成电路故障判据，并通过主机通信接口2，经分区加载控制器4传送给边界扫描控制器3；同时分区加载控制器4将不同区域测试向量通过接口单元6串行加载到被测模块上，并读取测试响应；控制软件调用故障诊断测试软件，对被测模块生成故障注入向量，并通过主机通信接口2，经分区加载控制器4传送给故障注入控制器5；分区加载控制器4将不同区域故障注入向量通过接口单元6串行加载到被测模块上，并读取测试响应，完成对多通道信号处理插箱平台模块级数字芯片故障诊断。结合边界扫描测试原理和大规模数字电路系统的主要特点，并将其DFT实现的技术途径用于某大规模数字电路系统的设计中，实现了该大规模数字电路系统的一键式互连故障诊断及可扫描网络准确定位，有效简化了测试复杂度。通过有较高的采集速率的兼具其他信号采集和分析功能的具有信息采集、显示、处理、传输以及优化控制等功能的智能测试平台，对采集来的信息分类处理和综合分析，完成对多种多路信号相对独立的采集，能够对多种多路信号进行采集分析，提高测试的自动化、智能化，保证测试的全面、充分和可扩展，甚至具有辅助专家推断分析与决策的能力。在计算机的控制下，这种系统依照程序的安排，快速准确的完成大量测试任务，为最终保证高集成多通道信号处理模块的产品质量并提高产品可用性提供技术保障，工程应用范围广。可在仿真仪表显示界面上进行对应的操作。通过函数发生器给放大器输入各种信号，同时用存储示波器和频率计测试放大器的输出幅度和频率。
本发明利用边界扫描(JTAG)技术和DFT设计技术开发智能测试平台，边界扫描测试单元提供BSDL文件和电路板网表文件，结合一定的电路板故障诊断算法产生测试向量，完成被测模块的测试、分析和诊断；故障注入单元模拟被测系统和接口可能发生的异常(包括物理连接失败、性能参数下降、功能失效、时序错误等)，完成被测系统的容错度测试和验证；智能测试平台管理单元通过多种接口对系统功能模块上的处理器进行完全的调试控制，支持远程调试及多任务调试，还可实时监控系统各个功能模块运行状态。
附图说明
图1是本发明智能诊断高集成数字信号处理系统故障测试系统的示意图；
图2是图1边界扫描控制器的电路原理示意图；
图3是图2USB控制芯片的电路原理示意图；
图4是本发明边界扫描测试软件结构示意图；
图5是图1障注入控制器结构示意图。
图中：1.智能测试平台管理单元，2.主机通信接口单元，3.边界扫描控制器单元，4.分区加载控制器单元，5.故障注入控制器单元，6.接口单元，7.测试总线，8.被测系统。
下面结合附图和实施例对发明进一步说明。
具体实施方式
参阅图1。在以下描述的实施例中，一种智能诊断高集成数字信号处理系统故障的测试系统，包括：通过测试总线7连接被测系统8的智能测试平台管理单元1，串联在智能测试平台管理单元1与被测系统8之间的主机通信接口单元2、分区加载控制器4、故障注入控制器5和接口单元6。智能测试平台管理单元1运行控制软件，采集多通道信号的数据，通过被测系统8背板上的测试总线7并行连接JTAG扫描链，各个模块通过背板总线互联，各个模块的边界扫描链路并联到背板的边界扫描测试总线上，基于系统可测性DFT技术和边界扫描JTAG技术，产生测试序列，选取地址并进行读写内容校验，控制数字芯片管脚状态对其硬件构成进行扫描，为各个模块分配物理地址，并在软件界面上罗列出连接在系统背板上的所有模块，对多通道数据进行处理并诊断故障、边界扫描测试单元提供BSDL文件和电路板网表文件，结合一定的电路板故障诊断算法产生测试向量，完成被测模块的测试、分析和诊断；故障注入单元模拟被测系统和接口可能发生的异常，完成被测系统的容错度测试和验证；控制软件根据选取的被测模块，调用边界扫描测试软件，对被测模块生成测试向量，将测试向量施加到某芯片的核心逻辑输入端(PO)，形成电路故障判据，并通过主机通信接口2，经分区加载控制器4传送给边界扫描控制器3；同时分区加载控制器4将不同区域测试向量通过接口单元6串行加载到被测模块上，并读取测试响应；控制软件调用故障诊断测试软件，对被测模块生成故障注入向量，并通过主机通信接口2，经分区加载控制器4传送给故障注入控制器5；分区加载控制器4将不同区域故障注入向量通过接口单元6串行加载到被测模块上，并读取测试响应，完成对多通道信号处理插箱平台模块级数字芯片故障诊断。
在可选的实施例中，智能测试平台管理单元1包括：连通全面覆盖测试数据库的测试生成模块、测试施加模块、故障诊断模块和辅助功能模块，测试向量生成模块完成测试的设置、测试矢量的生成；测试向量生成模块和测试故障诊断模块与测试卡硬件无关，而测试执行模块通过USB数据通信模块对功能模块进行测试。测试施加模块测分区加载管理、故障注入管理和模块选择；障诊断模块测试数据的发送接收、测试数据的分析，被测系统硬件模块检测，集中统一完成被测系统硬件模块检测与验证。辅助功能模块完成测试结果的存储、测试用例升级、故障模式升级和测试结果图形化显示界面。
主机通信接口单元2串联分区加载控制器4，通过USB接口连接分区加载控制器4，完成智能测试平台管理单元1与边界扫描控制器3和故障注入控制器5的数据传输与通讯。
分区加载控制器4两端分别相连边界扫描控制器3和故障注入控制器5，边界扫描控制器3完成测试矢量和测试响应矢量的转储，实现将测试数据转换成JTAG信号，且实现从FIFO单元中数据的读写。
分区加载控制器4产生分区加载时钟、边界扫描测试时钟和对应分区测试矢量，产生边界扫描测试。
智能测试平台管理单元1可以采用TI公司的AM3517ARM微处理器和Spartan3系列FPGAXC3S50TQ144进行设计，设计涵盖系统所通信所需要的串口，网口信号以及JTAG边界扫描信号，将该智能测试平台管理单元设计在最小50mm×30mm的印制电路板上。通过100M网口和串口实现同其他控制模块，上位机的通信，从而实现测试相应控制以及测试结果及时传送至上位机得到相应测试结果，同时控制FPGA实现JTAG协议的处理，在处理器内部可以利用处理器的内部存贮完成对测试结果的缓存，通过Spartan3FPGA实现边界扫描协议完成对测试模块测试，完成测试向量发送以及测试结果回送，从而完成整个系统测试。
参阅图2。边界扫描控制器3包括：连接在USB接口单元与TAB接口单元之间的控制及转换单元，以及控制及转换单元连接的，USB接口单元相连USB控制芯片，TAP接口单元相连被测系统请对照图2描述“USB接口单元、控制及转换单元、先入先出队列FIFO单元与TAB接口单元边界扫描原理”。在进行测试时，边界扫描控制器3通过USB接口和TAP接口将智能测试平台管理单元1和被测系统连接起来，其控制核心通过模块化的设计方法在一片CPLD上实现。
参阅图2。边界扫描控制器3包括：连接在USB端口与被测系统之间的主机通信接口单元，USB端口通过串行总线与主机通信接口单元内置USB核相互连通，进行双向通信，USB核通过两路对接起来主/从端点先入先出队列FIFO循环耦合到可编程接口GPIF接口，通过主机通信接口控制核心和接口单元无缝、高速地传输数据到被测系统，被测系统采集测试响应存放在先入先出队列FIFO单元中，智能测试平台管理单元1发送命令通过主机通信接口单元控制芯片读取数据，并等待USB控制芯片单元读取数据后从其FIFO端点缓冲区将数据读回。
智能测试平台管理单元1上生成的控制数据和测试矢量通过主机通信接口2传送到边界扫描控制器3内的控制及转换单元，将从USB接口接收到的数据进行分析、处理，将其分解为相应的测试向量、测试指令及加载指令，发送至TAP接口单元，TAP控制逻辑根据接收到的配置数据，产生相应的TCK、TMS和TDO信号，控制被测模块进行测试，并从TDI管脚接收串行测试响应。响应数据通过控制及转换单元、USB接口以相反方向被传回到智能测试平台管理单元1内，利用智能测试平台管理单元1进行故障检测诊断。
参阅图3。在可选的实施例中，边界扫描控制器3相连在USB控制芯片单元与被测系统之间，USB控制芯片通过USB接口单元相连FIFO单元的控制及转换单元连接TAB接口单元，TAB接口单元相连被测系统，智能测试平台管理单元1发送命令通知主机通信接口单元的USB控制芯片读取数据，并等待USB控制芯片单元读取数据后从其FIFO单元端点缓冲区将数据读回。
USB控制芯片通过GPIF接口将数据写到控制器；当被测系统8进行边界扫描测试时，边界扫描控制器3的控制核心根据测试指令和数据在接口单元6输出测试输出信号，当被测系统8进行分区加载时，分区加载控制器4将部分位流文件从指定的存储器取出通过接口单元6加载到运行的FPGA当中，当被测系统8进行故障注入时，故障注入器5将故障注入到被测系统中。
主机通信接口单元2通过USB总线进行数据传输，建立分别流出智能测试平台管理单元1的通路和流入智能测试平台管理单元1的通路，两条数据通路，流出智能测试平台管理单元1的通路首先智能测试平台管理单元1通过USB总线，将数据输出到USB端点缓冲区，USB控制芯片通过GPIF接口将数据写到控制器；当被测系统8进行边界扫描测试时，边界扫描控制器3的控制核心根据测试指令和数据在接口单元6输出测试输出信号，当被测系统8进行分区加载时，分区加载控制器4将部分位流文件从指定的存储器取出通过接口单元6加载到运行的FPGA当中，当被测系统8进行故障注入时，故障注入器5将故障注入到被测系统中。
参阅图4。边界扫描测试软件包括：与互独立的测试向量生成模块、测试施加模块和测试故障诊断模块进行有序通信的扫描链路选择模块、原始文件分析模块、控制器配置模块，测试类型选择模块和测试、配置选择模块，各个模块之间通过数据库来传递相应的数据，与用户界面和数据库配合完成边界扫描测试任务；扫描链路程选择模块按照测试流，通过网关地址及指令对寄存器进行配置、模块选择、链路选择和模块旁通，原始文件分析模块将网表文件、边界扫描描述语言BSDL格式的电子规范文件送入测试向量生成模块进行文件分析，测试生成器件信息，将测试向量输入数据库，控制器配置模块根据测试通道和时钟配置通过UBS数据通信模块与测试向量生成模块和测试施加模块进行通信，UBS数据通信模块同时与功能模块进行测试向量和测试响应双向通信；测试类型选择模块将测试类型输入测试施加模块，与数据库进行测试向量和测试响应双向通信；测试故障诊断模块将测试结果送入测试、配置选择模块，同时与数据库进行测试向量和测试响应双向通信，测试结果输入数据库。BSDL描述包含下列要件:实体描述、类属参数、逻辑端口描述、Use语句、管脚映射、扫描端口标识、指令寄存器描述、寄存器访问描述和边界寄存。
参阅图5。故障注入控制器6包括与控制软件进行通信的通信接口控制单元、信号接口控制单元、电源故障注入单元和故障采集单元，故障注入系统能对被测系统进行特定的故障注入，模拟功能模块及其接口可能发生的异常，包括物理连接失败、性能参数下降、功能失效、时序错误等，通过输入输出接口对待注入故障的测系统进行更全面的测试和验证，完成边界扫描测试技术的验证。
以上对本发明实施例进行了详细介绍，本文中应用了具体实施方式对本发明进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及设备；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种智能诊断高集成数字信号处理系统故障的测试系统，包括：通过测试总线(7)连接被测系统(8)的智能测试平台管理单元(1)，串联在智能测试平台管理单元()1与被测系统(8)之间的主机通信接口单元(2)、分区加载控制器(4)、故障注入控制器(5)和接口单元(6)，其特征在于：智能测试平台管理单元()1运行控制软件，采集多通道信号的数据，通过被测系统(8)背板上的测试总线(7)并行连接JTAG扫描链，各个模块通过背板总线互联，各个模块的边界扫描链路并联到背板的边界扫描测试总线上，基于系统可测性DFT技术和边界扫描JTAG技术，产生测试序列，选取地址并进行读写内容校验，控制数字芯片管脚状态对其硬件构成进行扫描，为各个模块分配物理地址，并在软件界面上罗列出连接在系统背板上的所有模块，对多通道数据进行处理并诊断故障、边界扫描测试单元提供BSDL文件和电路板网表文件，结合一定的电路板故障诊断算法产生测试向量，完成被测模块的测试、分析和诊断；故障注入单元模拟被测系统和接口可能发生的异常，完成被测系统的容错度测试和验证；控制软件根据选取的被测模块，调用边界扫描测试软件，对被测模块生成测试向量，将测试向量施加到某芯片的核心逻辑输入端PO，形成电路故障判据，并通过主机通信接口(2)，经分区加载控制器(4)传送给边界扫描控制器(3)；同时分区加载控制器(4)将不同区域测试向量通过接口单元()6串行加载到被测模块上，并读取测试响应；控制软件调用故障诊断测试软件，对被测模块生成故障注入向量，并通过主机通信接口(2)，经分区加载控制器()4传送给故障注入控制器(5)；分区加载控制器(4)将不同区域故障注入向量通过接口单元(6)串行加载到被测模块上，并读取测试响应，完成对多通道信号处理插箱平台模块级数字芯片故障诊断。
2.如权利要求1所述的智能诊断高集成数字信号处理系统故障的测试系统，其特征在于：智能测试平台管理单元(1)包括：连通全面覆盖测试数据库的测试生成模块、测试施加模块、故障诊断模块和辅助功能模块，测试向量生成模块完成测试的设置、测试矢量的生成；测试向量生成模块和测试故障诊断模块与测试卡硬件无关，而测试执行模块通过USB数据通信模块对功能模块进行测试；测试施加模块测分区加载管理、故障注入管理和模块选择；障诊断模块测试数据的发送接收、测试数据的分析，被测系统硬件模块检测，集中统一完成被测系统硬件模块检测与验证；辅助功能模块完成测试结果的存储、测试用例升级、故障模式升级和测试结果图形化显示界面。
3.如权利要求1所述的智能诊断高集成数字信号处理系统故障的测试系统，其特征在于：主机通信接口单元(2)串联分区加载控制器(4)，通过USB接口连接分区加载控制器(4)，完成智能测试平台管理单元(1)与边界扫描控制器(3)和故障注入控制器(5)的数据传输与通讯。
4.如权利要求1所述的智能诊断高集成数字信号处理系统故障的测试系统，其特征在于：分区加载控制器(4)两端分别相连边界扫描控制器(3)和故障注入控制器(5)，边界扫描控制器(3)完成测试矢量和测试响应矢量的转储，实现将测试数据转换成JTAG信号，且实现从FIFO单元中数据的读写；分区加载控制器(4)产生分区加载时钟、边界扫描测试时钟和对应分区测试矢量，产生边界扫描测试。
5.如权利要求1所述的智能诊断高集成数字信号处理系统故障的测试系统，其特征在于：.智能测试平台管理单元(1)通过100M网口和串口与同其它控制模块和上位机进行通信，将测试结果及时传送至上位机得到相应测试结果，同时控制FPGA实现JTAG协议的处理，在处理器内部完成对测试结果的缓存，通过相关查询Spartan的FPGA边界扫描协议完成对测试模块测试，完成测试向量发送以及测试结果回送，从而完成整个系统测试。
6.如权利要求1所述的智能诊断高集成数字信号处理系统故障的测试系统，其特征在于：边界扫描控制器(3)包括：连接在USB端口与被测系统之间的主机通信接口单元，USB端口通过串行总线与主机通信接口单元内置USB核相互连通，进行双向通信；USB核通过两路对接起来的主/从端点先入先出队列FIFO循环耦合到可编程接口GPIF接口，经主机通信接口模块化的控制核心和接口单元，在一片复杂可编程逻辑器件CPLD上和被测系统连接起来进行数据读/写控制和传输，无缝、高速地传输数据到被测系统，当前操作的FIFO写“满”时，自动将其转换到外部接口端，排除等候读取，并将USB接口队列中下一个为“空”的FIFO转移到USB接口上，供其继续写数据，同时，在外部接口端只要有1个FIFO为“半满”，就可以继续发送数据到被测系统，供其继续读取数据；将被测系统采集测试响应存放在先入先出队列FIFO单元中，智能测试平台管理单元1发送命令通过主机通信接口单元控制芯片读取数据，并等待USB控制芯片单元读取数据后从其FIFO端点缓冲区将数据读回。
7.如权利要求1所述的智能诊断高集成数字信号处理系统故障的测试系统，其特征在于：边界扫描控制器()3相连在USB控制芯片单元与被测系统之间，USB控制芯片通过USB接口单元相连FIFO单元的控制及转换单元连接TAB接口单元，TAB接口单元相连被测系统，智能测试平台管理单元1发送命令通知主机通信接口单元的USB控制芯片读取数据，并等待USB控制芯片单元读取数据后从其FIFO单元端点缓冲区将数据读回。
8.如权利要求1所述的智能诊断高集成数字信号处理系统故障的测试系统，其特征在于：USB控制芯片通过GPIF接口将数据写到控制器；当被测系统(8)进行边界扫描测试时，边界扫描控制器(3)的控制核心根据测试指令和数据在接口单元(6)输出测试输出信号，当被测系统(8)进行分区加载时，分区加载控制器(4)将部分位流文件从指定的存储器取出，通过接口单元(6)加载到运行的FPGA当中，当被测系统(8)进行故障注入时，故障注入器(5)将故障注入到被测系统中。
9.如权利要求1所述的智能诊断高集成数字信号处理系统故障的测试系统，其特征在于：主机通信接口单元(2)通过USB总线进行数据传输，建立分别流出智能测试平台管理单元(1)的通路和流入智能测试平台管理单元(1)的通路，两条数据通路，流出智能测试平台管理单元()1的通路首先智能测试平台管理单元(1)通过USB总线，将数据输出到USB端点缓冲区，USB控制芯片通过GPIF接口将数据写到控制器；当被测系统(8)进行边界扫描测试时，边界扫描控制器3的控制核心根据测试指令和数据在接口单元(6)输出测试输出信号，当被测系统(8)进行分区加载时，分区加载控制器(4)将部分位流文件从指定的存储器取出通过接口单元(6)加载到运行的FPGA当中，当被测系统(8)进行故障注入时，故障注入器(5)将故障注入到被测系统中。
10.如权利要求1所述的智能诊断高集成数字信号处理系统故障的测试系统，其特征在于：边界扫描测试软件包括：与互独立的测试向量生成模块、测试施加模块和测试故障诊断模块进行有序通信的扫描链路选择模块、原始文件分析模块、控制器配置模块，测试类型选择模块和测试、配置选择模块，各个模块之间通过数据库来传递相应的数据，与用户界面和数据库配合完成边界扫描测试任务；扫描链路程选择模块按照测试流，通过网关地址及指令对寄存器进行配置、模块选择、链路选择和模块旁通，原始文件分析模块将网表文件、边界扫描描述语言BSDL格式的电子规范文件送入测试向量生成模块进行文件分析，测试生成器件信息，将测试向量输入数据库，控制器配置模块根据测试通道和时钟配置通过UBS数据通信模块与测试向量生成模块和测试施加模块进行通信，UBS数据通信模块同时与功能模块进行测试向量和测试响应双向通信；测试类型选择模块将测试类型输入测试施加模块，与数据库进行测试向量和测试响应双向通信；测试故障诊断模块将测试结果送入测试、配置选择模块，同时与数据库进行测试向量和测试响应双向通信，测试结果输入数据库。
CN202010481126.0A 2020-05-31 2020-05-31 智能诊断高集成数字信号处理系统故障的测试系统 Pending CN111624477A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010481126.0A CN111624477A (zh) 2020-05-31 2020-05-31 智能诊断高集成数字信号处理系统故障的测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010481126.0A CN111624477A (zh) 2020-05-31 2020-05-31 智能诊断高集成数字信号处理系统故障的测试系统

Publications (1)

Publication Number Publication Date
CN111624477A true CN111624477A (zh) 2020-09-04

Family

ID=72271376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010481126.0A Pending CN111624477A (zh) 2020-05-31 2020-05-31 智能诊断高集成数字信号处理系统故障的测试系统

Country Status (1)

Country Link
CN (1) CN111624477A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113298395A (zh) * 2021-05-31 2021-08-24 惠州中京电子科技有限公司 一种应用于pcb产品的数字化品质管理系统
CN113295943A (zh) * 2021-04-30 2021-08-24 地平线征程(杭州)人工智能科技有限公司 待测试模块的测试电路、方法及装置
CN113407474A (zh) * 2021-08-19 2021-09-17 美核电气（济南）股份有限公司 一种多通道核电设备触点扫描装置及其工作方法
CN113986600A (zh) * 2021-11-04 2022-01-28 北京智芯微电子科技有限公司 一种用于芯片串行接口的测试方法、装置和芯片
CN114113990A (zh) * 2021-08-31 2022-03-01 西南电子技术研究所（中国电子科技集团公司第十研究所） 嵌入式边界扫描控制器
CN114487792A (zh) * 2022-04-13 2022-05-13 北京万维盈创科技发展有限公司 一种可编程板卡在线自动检测装置和方法
CN115237701A (zh) * 2022-09-22 2022-10-25 南通趋锐信息科技有限公司 一种信息系统集成服务用可视型接口测试器
WO2023020586A1 (zh) * 2021-08-20 2023-02-23 地平线(上海)人工智能技术有限公司 故障诊断电路、方法、装置及计算机可读存储介质
CN115859161A (zh) * 2023-02-20 2023-03-28 国家海洋技术中心 故障预测方法、装置、终端和存储介质
CN116774018A (zh) * 2023-08-22 2023-09-19 北京芯驰半导体科技有限公司 一种芯片测试方法、装置及电子设备
CN116938393A (zh) * 2023-09-15 2023-10-24 湖北芯擎科技有限公司 一种芯片侦测方法、系统及存储介质
WO2023221621A1 (zh) * 2022-05-18 2023-11-23 南京宏泰半导体科技股份有限公司 一种集成电路并发测试装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526351A (zh) * 2017-07-27 2017-12-29 中国航空综合技术研究所 一种基于jtag的通用型故障注入方法及其装置
CN107729276A (zh) * 2017-09-24 2018-02-23 中国航空工业集团公司洛阳电光设备研究所 一种利用边界扫描技术实现分级机内测试的方法
CN107843828A (zh) * 2017-10-26 2018-03-27 电子科技大学 一种基于fpga的数字电路边界扫描控制系统
US10476740B1 (en) * 2017-03-17 2019-11-12 Mentor Graphics Corporation Data generation for streaming networks in circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10476740B1 (en) * 2017-03-17 2019-11-12 Mentor Graphics Corporation Data generation for streaming networks in circuits
CN107526351A (zh) * 2017-07-27 2017-12-29 中国航空综合技术研究所 一种基于jtag的通用型故障注入方法及其装置
CN107729276A (zh) * 2017-09-24 2018-02-23 中国航空工业集团公司洛阳电光设备研究所 一种利用边界扫描技术实现分级机内测试的方法
CN107843828A (zh) * 2017-10-26 2018-03-27 电子科技大学 一种基于fpga的数字电路边界扫描控制系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张昊: "大规模数字电路系统可测性设计技术研究", 《微型机与应用》 *
苏波: "基于边界扫描的混合信号电路可测性结构设计", 《电子技术应用》 *

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022228014A1 (zh) * 2021-04-30 2022-11-03 地平线征程(杭州)人工智能科技有限公司 待测试模块的测试电路、方法及装置
CN113295943A (zh) * 2021-04-30 2021-08-24 地平线征程(杭州)人工智能科技有限公司 待测试模块的测试电路、方法及装置
CN113298395A (zh) * 2021-05-31 2021-08-24 惠州中京电子科技有限公司 一种应用于pcb产品的数字化品质管理系统
CN113407474A (zh) * 2021-08-19 2021-09-17 美核电气（济南）股份有限公司 一种多通道核电设备触点扫描装置及其工作方法
WO2023020586A1 (zh) * 2021-08-20 2023-02-23 地平线(上海)人工智能技术有限公司 故障诊断电路、方法、装置及计算机可读存储介质
CN114113990A (zh) * 2021-08-31 2022-03-01 西南电子技术研究所（中国电子科技集团公司第十研究所） 嵌入式边界扫描控制器
CN114113990B (zh) * 2021-08-31 2023-08-04 西南电子技术研究所（中国电子科技集团公司第十研究所） 嵌入式边界扫描控制器
CN113986600A (zh) * 2021-11-04 2022-01-28 北京智芯微电子科技有限公司 一种用于芯片串行接口的测试方法、装置和芯片
CN114487792A (zh) * 2022-04-13 2022-05-13 北京万维盈创科技发展有限公司 一种可编程板卡在线自动检测装置和方法
CN114487792B (zh) * 2022-04-13 2022-07-15 北京万维盈创科技发展有限公司 一种可编程板卡在线自动检测装置和方法
WO2023221621A1 (zh) * 2022-05-18 2023-11-23 南京宏泰半导体科技股份有限公司 一种集成电路并发测试装置及方法
CN115237701A (zh) * 2022-09-22 2022-10-25 南通趋锐信息科技有限公司 一种信息系统集成服务用可视型接口测试器
CN115237701B (zh) * 2022-09-22 2022-11-29 南通趋锐信息科技有限公司 一种信息系统集成服务用可视型接口测试器
CN115859161B (zh) * 2023-02-20 2023-07-28 国家海洋技术中心 故障预测方法、装置、终端和存储介质
CN115859161A (zh) * 2023-02-20 2023-03-28 国家海洋技术中心 故障预测方法、装置、终端和存储介质
CN116774018A (zh) * 2023-08-22 2023-09-19 北京芯驰半导体科技有限公司 一种芯片测试方法、装置及电子设备
CN116774018B (zh) * 2023-08-22 2023-11-28 北京芯驰半导体科技有限公司 一种芯片测试方法、装置及电子设备
CN116938393A (zh) * 2023-09-15 2023-10-24 湖北芯擎科技有限公司 一种芯片侦测方法、系统及存储介质
CN116938393B (zh) * 2023-09-15 2023-12-15 湖北芯擎科技有限公司 一种芯片侦测方法、系统及存储介质

Similar Documents

Publication Publication Date Title
CN111624477A (zh) 智能诊断高集成数字信号处理系统故障的测试系统
Bleeker et al. Boundary-scan test: a practical approach
US6988232B2 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
US7237161B2 (en) Remote integrated circuit testing method and apparatus
US6681359B1 (en) Semiconductor memory self-test controllable at board level using standard interface
US4963824A (en) Diagnostics of a board containing a plurality of hybrid electronic components
JP2004509425A (ja) テストコントローラアクセスデータを用いて回路をテスト及び／または診断する方法及びシステム
US6961885B2 (en) System and method for testing video devices using a test fixture
CN109459684A (zh) 基于数据重构的边界扫描故障注入方法
KR19980071767A (ko) 경계 스캔테스팅장치
US20060090113A1 (en) Design for test of analog module systems
WO2004106957A2 (en) Signal integrity self-test architecture
Sedmark Boundary-scan: beyond production test
Maierhofer Hierarchical self-test concept based on the JTAG standard
KR20100076445A (ko) 제이택을 지원하는 칩의 멀티사이트 테스트용 프로브 카드
CN115639463A (zh) 一种基于边界扫描jtag测试系统
CN110717307B (zh) 一种基于边界扫描电路的sip器件可测试性方法
Ungar et al. IEEE-1149. X standards: achievements vs. expectations
WO2012014303A1 (ja) 半導体集積回路装置、その制御方法及び情報処理装置
Landis A self-test methodology for restructurable WSI
Wondolowski et al. Boundary scan: the internet of test
CN112527710B (zh) 一种jtag数据捕获分析系统
Ehrenberg Reconfigurable tester hardware extends JTAG/boundary scan applications while simplifying ATE setup
Matos et al. Architecture of test support ICs for mixed-signal testing
Kornegay et al. Integrated test solutions and test economics for MCMs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200904