CN109459684A - 基于数据重构的边界扫描故障注入方法 - Google Patents
基于数据重构的边界扫描故障注入方法 Download PDFInfo
- Publication number
- CN109459684A CN109459684A CN201811567480.4A CN201811567480A CN109459684A CN 109459684 A CN109459684 A CN 109459684A CN 201811567480 A CN201811567480 A CN 201811567480A CN 109459684 A CN109459684 A CN 109459684A
- Authority
- CN
- China
- Prior art keywords
- fault location
- direct fault
- data
- state
- direct
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明提供了一种基于数据重构的边界扫描故障注入方法,包括:进行边界扫描链识别并建立与故障注入对象的连接;接收故障注入指令并解析故障指令数据以识别故障形式,对故障指令数据以及当前故障注入对象的TAP扫描链上的数据进行缓存和处理;从BSDL文件中读取故障注入对象信息选择故障注入点;生成故障注入序列数据并将将故障注入序列数据发送至故障注入对象,实现不同类型的故障注入以及将管脚状态反馈至故障注入PC控制端。本发明实现了故障注入测试数据的自定义构建,解决了基于硬件电路的故障注入方法会影响芯片传输信号的质量。
Description
技术领域
本发明涉及航电系统测试性故障注入技术领域,特别是一种基于数据重构的边界扫描故障注入方法。
背景技术
测试性是指装备能够及时准确地确定其工作状态,并有效的隔离其内部故障的一种设计特性。故障注入作为一种检验系统设备容错能力的测试方法,是保证装备验证阶段可靠性的重要手段。航空电子系统测试性验证工作,主要是通过对研制的装备注入不同类型的故障,以验证系统在复杂恶劣工作环境下自保护能力和恢复能力。
随着集成电路技术大规模应用,航空电子装备也出现通用化、集成化、模块化发展趋势,使系统的集成度越来越高。特别是DSP器件的大量使用,提高了系统的数据、信号、图形处理能力。然而这种高集成度,提高了资源的利用率,但也给系统的测试性试验带来极大的困难。受电装工艺技术水平和集成电路高度集成化特点约束,传统的插拔、探针等故障注入方式难以实施。同时,在航空电子系统中各芯片之间互联信号往往包含了很多高速高频信号,基于硬件电路的故障注入方法会影响传输信号的质量而无法应用,且无法进行故障注入测试数据的自定义构建。
发明内容
本发明针对上述现有技术中的缺陷,提出一种用于航空电子系统中芯片故障注入方法,通过基于故障注入指令和故障注入点信息形成向故障注入对象下发的故障注入序列数据并将故障注入序列数据发送至故障注入对象,实现不同类型的故障注入,并将注入不同类型的故障后的管脚状态反馈至故障注入PC控制端,实现了故障注入数据的自定义构建,解决了基于硬件电路的故障注入方法会影响芯片传输信号的质量。
本发明提出一种基于数据重构的边界扫描故障注入方法,使用故障注入设备向故障注入对象进行故障注入,故障注入PC控制端通过所述故障注入控制单元与故障注入对象连接,所述故障注入设备包括故障注入控制单元和故障注入PC控制端,故障注入PC控制端通过所述故障注入控制单元与故障注入对象连接,该方法包括:
连接步骤,进行边界扫描链识别并建立与故障注入对象的连接;
预处理步骤,故障注入PC控制端接收故障注入指令,并解析故障指令数据以识别故障形式,对故障指令数据以及当前故障注入对象的TAP扫描链上的数据进行缓存和处理;
选择步骤,从BSDL文件中读取故障注入对象信息,同时选择故障注入点;
测试向量生成步骤,根据解析后的故障注入指令数据和故障注入点信息,形成向故障注入对象下发的故障注入序列数据;
注入步骤,故障注入PC控制端通过所述故障注入控制单元将故障注入序列数据发送至故障注入对象,所故障注入序列数据驱动故障注入对象实现不同类型的故障注入;
反馈步骤,将故障注入控制单元采集到的故障注入对象在注入不同类型的故障后的管脚状态反馈至故障注入PC控制端。
更进一步地,所述故障注入PC控制端包括:串行通信模块、故障指令解析模块、测试数据管理模块、BSDL管理模块、测试点管理模块、测试向量生成模块和JTAG驱动模块;通过所述串行通信模块连接故障注入PC控制端与故障注入控制单元,所述串行通信模块以串行方式接收故障注入PC控制端发送过来的故障注入指令,同时将故障注入控制单元采集到的故障注入对象在注入不同类型的故障后的管脚状态反馈至故障注入PC控制端;所述故障指令解析模块用于解析故障指令数据并识别故障形式;所述测试数据管理模块用于对故障指令数据以及当前故障注入对象TAP扫描链上的数据进行缓存和处理;所述BSDL管理模块用于对故障注入对象的BSDL文件进行读取,识别故障注入对象基本信息;所述测试点管理模块用于从BSDL文件中读取故障注入对象信息并选择故障注入点;所述测试向量生成模块用于根据故障注入指令和故障注入点信息,形成向故障注入对象下发的故障注入序列数据,所述故障注入序列数据用于驱动故障注入对象实现不同类型的故障注入;所述JTAG驱动模块用于边界扫描链识别,建立与故障注入对象的连接。
更进一步地,所述故障形式包括芯片管脚的高电平故障状态、低电平故障状态或4位序列故障。
更进一步地,所述故障注入对象为带边界扫描链的处理器芯片。
更进一步地,所述处理器芯片包括DSP芯片、FPGA芯片及ARM芯片。
更进一步地,所述芯片为TI公司的32位定点DSP芯片。
更进一步地,对DSP芯片进行故障注入,实验前,控制该芯片生成两路PWM信号,分别是PWM1和PWM2,如图3-图10所示。运行后执行故障注入,包括:
管脚配置,在对DSP芯片进行边界扫描操作之前,根据BSDL文件将芯片的引脚TESTSEL置逻辑“0”,EMU1置逻辑“0”,EMU0置逻辑“1”,TRSTN由于是低电平有效的JTAG复位信号,在边界扫描操作之前,将TRSTN从逻辑“0”变到逻辑“1”;并对目标器件DSP芯片的JTAGTAP控制器进行复位操作,让JTAG TAP控制器的TAP状态机进入“测试逻辑复位”状态;
测试指令加载,JTAG TAP控制器复位之后需要向DSP芯片的边界扫描链加载测试指令,指令加载包括:第一个过阶段,首先,TAP状态机从复位后的“测试逻辑复位”状态通过状态迁移到“指令-转移”状态,在该状态下停留3个周期;第二个过程为退出指令加载状态,TAP状态机的状态需要从指令加载状态“指令-转移”迁移到“测试-运行/空闲”状态;
数据回读,在相应的指令加载完成后,需要对边界扫描链的数据进行操作,首先将DSP芯片引脚的数据采样到器件边界扫描链的数据寄存器中,然后将数据传送回故障注入PC控制端,TAP状态机的状态迁移过程为:先由“测试-运行/空闲”状态迁移到“数据寄存器-捕获”状态,在该状态下,DSP芯片各个管脚的数据被采样,同时并行加载到相应的边界扫描单元中,然后状态再迁移到“指令-转移”,在该状态下将DSP芯片边界扫描链中采样到的数据串行移位输出到故障注入PC控制端;
故障数据生成,当一次采样后的数据传回到故障注入PC控制端后,需要对数据进行处理,根据对引脚的控制要求,将该引脚对应的边界扫描单元中的数据进行相应的修改生成故障注入序列数据;
故障数据输出,当故障数据全部成后,再次将故障注入序列数据通过串行移位的方式传回到DSP芯片的边界扫描链中,此时TAP控制器状态机仍然处于“数据-转移”状态,在故障注入序列数据发送完成后,TAP状态机状态再次迁移到“测试-运行/空闲”状态。
更进一步地,对DSP芯片进行故障注入后退出故障注入,在完成引脚状态控制之后,退出整个故障注入控制程序,首先对TAP状态机复位操作,然后释放相应的故障注入硬件,释放占用的系统内存等,退出故障注入控制程序并复位TAP状态机的状态迁移图。
本发明的技术效果为:本发明通过基于故障注入指令和故障注入点信息形成向故障注入对象下发故障注入序列数据至故障注入对象,实现不同类型的故障注入,并将注入不同类型的故障后的管脚状态反馈至故障注入PC控制端,实现了故障注入测试数据的自定义构建,解决了基于硬件电路的故障注入方法会影响芯片传输信号的质量。本发明能够在运行过程中对DSP、FPGA等常见的集成芯片管脚进行高电平、低电平、4位序列等形式的故障注入,不受芯片封装和焊接条件的限制。
本发明的有益效果还包括:
1、能够实现对集成芯片的输出管脚实现高电平、低电平、4位序列形式的故障注入;
2、能够支持的芯片包括DSP、FPGA等类型;
3、能够在运行过程中实现故障注入;
4、不需要对芯片进行焊接等复杂操作。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显。
图1为本发明提供的一种基于数据重构的边界扫描故障注入方法流程图;
图2为本发明提供的故障注入设备的示意图;
图3控制PWM1为逻辑"0"在故障注入前后的示意图;
图4控制PWM1为逻辑"1"在故障注入前后的示意图;
图5控制PWM2为逻辑"0"在故障注入前后的示意图;
图6控制PWM2为逻辑"1"在故障注入前后的示意图;
图7控制PWM1和PWM2同时为逻辑"1"在故障注入前后的示意图;
图8控制PWM1和PWM2同时为逻辑"0"在故障注入前后的示意图;
图9控制PWM1为序列信号"0001"在故障注入前后的示意图;以及
图10控制PWM2为序列信号"1110"在故障注入前后的示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与有关发明相关的部分。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图1示出了本发明的一种基于数据重构的边界扫描故障注入方法,该方法包括:
连接步骤S101,进行边界扫描链识别并建立与故障注入对象的连接。
预处理步骤S102,故障注入PC控制端接收故障注入指令,并解析故障指令数据以识别故障形式,对故障指令数据以及当前故障注入对象的TAP扫描链上的数据进行缓存和处理。含有JTAG口的芯片种类较多,如CPU、DSP、CPLD等。
JTAG内部有一个状态机,称为TAP控制器、也称为TAP状态机或TAP控制器状态机。TAP控制器的状态机通过TCK和TMS进行状态的改变,实现数据和指令的输入。JTAG芯片的边界扫描寄存器,JTAG标准定义了一个串行的移位寄存器。寄存器的每一个单元分配给IC芯片的相应引脚,每一个独立的单元称为BSC(Boundary-Scan Cell)边界扫描单元。这个串联的BSC在IC内部构成JTAG回路,所有的BSR(Boundary-Scan Register)边界扫描寄存器通过JTAG测试激活,平时这些引脚保持正常的IC功能。
选择步骤S103,从BSDL文件中读取故障注入对象信息,同时选择故障注入点。BSDL(boundary scan des cription language)语言硬件描述语言(VHDL)的一个子集,是对边界扫描器件的边界扫描特性的描述,主要用来沟通边界扫描器件厂商、用户与测试工具之间的联系,其应用包括:厂商将BSDL描述作为边界扫描器件的一部分提供给用户;BSDL描述为自动测试图形生成(ATPG)工具测试特定的电路板提供相关信息;在BSDL的支持下生成由IEEE1149.1标准定义的测试逻辑。现在,BSDL语言已经正式成为IEEE1149.1标准文件的附件。BSDL本身不是一种通用的硬件描述语言,但它可与软件工具结合起来用于测试生成、结果分析和故障诊断。每一边界扫描器件都附有特定的BSDL描述文件。
测试向量生成步骤S104,根据解析后的故障注入指令数据和故障注入点信息,形成向故障注入对象下发的故障注入序列数据。本发明是基于故障注入指令数据和故障注入点信息生成向故障注入对象下发的故障注入序列数据(也称为故障注入数据),即实现了故障注入数据的自定义构建,实现了故障注入的灵活性,大大提高了芯片测试的效率,这是本发明的重要发明点之一。
故障注入序列的生成主要采用“相与”和“相或”两种逻辑运算实现,具体方法如下:
1、对于高电平故障,采用管脚状态与‘1’进行“相或”的方式实现,只要控制与待操作管脚数据进行逻辑运算时所对应的‘1’的位置即可实现高电平控制;
2、对于低电平故障,采用管脚状态与‘0’进行“相与”的方式实现,只要控制与待操作管脚数据进行逻辑运算时所对应的‘0’的位置即可实现低电平故障;
3、对于4位序列故障,采用上述1和2两种方式进行组合的方式实现。
注入步骤S105,故障注入PC控制端通过故障注入控制单元将故障注入序列数据发送至故障注入对象,故障注入序列数据驱动故障注入对象实现不同类型的故障注入。
反馈步骤S106,将故障注入控制单元采集到的故障注入对象在注入不同类型的故障后的管脚状态反馈至故障注入PC控制端。
本发明的基于数据重构的边界扫描故障注入方法是使用故障注入设备向故障注入对象进行故障注入。如图2所示,故障注入设备包括故障注入控制单元和故障注入PC控制端,故障注入PC控制端通过故障注入控制单元与故障注入对象连接。
在发明的一个实施例中,故障注入PC控制端包括:串行通信模块、故障指令解析模块、测试数据管理模块、BSDL管理模块、测试点管理模块、测试向量生成模块和JTAG驱动模块;通过串行通信模块连接故障注入PC控制端与故障注入控制单元,串行通信模块以串行方式接收故障注入PC控制端发送过来的故障注入指令,同时将故障注入控制单元采集到的故障注入对象在注入不同类型的故障后的管脚状态反馈至故障注入PC控制端;故障指令解析模块用于解析故障指令数据并识别故障形式;测试数据管理模块用于对故障指令数据以及当前故障注入对象TAP扫描链上的数据进行缓存和处理;BSDL管理模块用于对故障注入对象的BSDL文件进行读取,识别故障注入对象基本信息(包括生产厂商,管脚数量,管脚类型,边界扫描链结构等内容);测试点管理模块用于从BSDL文件中读取故障注入对象信息(如管脚数量,管脚分配,管脚输入输出类型等)并选择故障注入点,即故障注入点是根据用户选择形成的故障注入点;测试向量生成模块用于根据故障注入指令和故障注入点信息,形成向故障注入对象下发的故障注入序列数据,故障注入序列数据用于驱动故障注入对象实现不同类型的故障注入;JTAG驱动模块用于边界扫描链识别,建立与故障注入对象的连接。
本法明中采用的故障指令沿用IEEE 1149.1规定的常用指令形式,包括,BYPASS、SAMPLE/PRELOAD、INTEST、EXTEST、IDCODE等。本发明中涉及到的故障形式包括高电平故障状态、低电平故障状态,4位序列故障共三种形式。
本发明通过基于故障注入指令和故障注入点信息形成向故障注入对象下发的故障注入序列数据并将故障注入序列数据发送至故障注入对象,实现不同类型的故障注入,并将注入不同类型的故障后的管脚状态反馈至故障注入PC控制端,实现了故障注入测试数据的自定义构建,解决了基于硬件电路的故障注入方法会影响芯片传输信号的质量。
在本发明的一个实施例中,故障注入对象为带边界扫描链的处理器芯片,例如,处理器芯片包括DSP芯片、FPGA芯片及ARM芯片。
在本发明的实施例中,在执行故障注入时的工作流程如下。
步骤1:故障注入对象加电,运行故障注入程序,故障注入控制器运行到“JTAG状态复位”步骤,完成对故障注入对象中高速数字电路的TAP控制器复位,由于目标芯片在上电时TAP控制器状态不确定,因此需要进行复位操作。该步骤的实现通过目标器件的JTAG在5个连续TCK时钟周期后的TMS信号变为高电平实现。
步骤2:连接故障注入对象扫描链,加载“Sample”指令,该过程中,在每个TCK上升沿通过控制JTAG的TMS信号依次为“01100”,使TAP控制器状态机进入“指令-转移”状态,等待后续操作。
步骤3:PC端读取扫描链状态,在“Sample”指令完成后,控制TMS以此为“100”,当TAP控制器处于“数据寄存器-捕获”状态时,故障注入对象的边界扫描链被边界扫描单元读取,同时在“数据-转移”状态下将数据串行移出,在PC控制端接收。
步骤4:控制程序生成故障注入序列,在PC端根据接收到的指令数据,计算出需要控制的引脚信号位置,然后将收集的数据中对应于待控制的引脚的bit位修改为目标值。即基于故障注入指令数据和故障注入点信息生成向故障注入对象下发的故障注入序列数据,即实现了故障注入数据的自定义构建,实现了故障注入的灵活性,大大提高了芯片测试的效率。
步骤5:将故障注入序列发送到故障注入对象的TAP控制链,在3)中将TAP扫描链的状态数据传回后,TAP控制器保持在“数据-转移”状态,此时扫描链不需要进行状态转移,故障注入序列传递完成后,TAP控制器停留在“测试-运行/空闲”状态。
步骤6:加载“Extest”指令,过程与加载“Sample”相同,在“指令-转移”状态下,将“Extest”指令码发送到目标器件的指令寄存器,TAP控制器状态回到“测试-运行/空闲”后,指令生效,边界扫描链上的数据输出到目标芯片管脚。
步骤7:完成一次控制后,如果要继续控制,则回到步骤2),否则进行JTAG复位并退出控制程序。
下面以TI公司的32位定点DSP芯片为例详细介绍故障注入的操作如下。
管脚配置,在对DSP芯片进行边界扫描操作之前,根据BSDL文件将芯片的引脚TESTSEL置逻辑“0”,EMU1置逻辑“0”,EMU0置逻辑“1”,TRSTN由于是低电平有效的JTAG复位信号,在边界扫描操作之前,将TRSTN从逻辑“0”变到逻辑“1”;完成引脚配置之后进入控制程序的操作,包括软硬件系统的初始化,参数设置,确定界扫描频率、扫描器件数以及之前的引脚配置的数据的初始化等操作。最后进入控制程序的主循环,由于在正确连接上目标器件后,控制程序对芯片的边界扫描状态并不确定,所以首先需要对目标器件DSP芯片的JTAGTAP控制器进行复位操作,让TAP控制器进入“测试逻辑复位”状态,满足后续操作需要。
测试指令加载,JTAG TAP控制器复位之后需要向DSP芯片的边界扫描链加载测试指令,指令加载包括:第一个过阶段,首先,TAP状态机从复位后的“测试逻辑复位”状态通过状态迁移到“指令-转移”状态,在该状态下停留3个周期;第二个过程为退出指令加载状态,TAP状态机的状态需要从指令加载状态“指令-转移”迁移到“测试-运行/空闲”状态。
数据回读,在相应的指令加载完成后,需要对边界扫描链的数据进行操作,首先将DSP芯片引脚的数据采样到器件边界扫描链的数据寄存器中,然后将数据传送回故障注入PC控制端,TAP状态机的状态迁移过程为:先由“测试-运行/空闲”状态迁移到“数据寄存器-捕获”状态,在该状态下,DSP芯片各个管脚的数据被采样,同时并行加载到相应的边界扫描单元中,然后状态再迁移到“指令-转移”,在该状态下将DSP芯片边界扫描链中采样到的数据串行移位输出到故障注入PC控制端。
故障数据生成,当一次采样后的数据传回到故障注入PC控制端后,需要对数据进行处理,根据对引脚的控制要求,将该引脚对应的边界扫描单元中的数据进行相应的修改生成故障注入序列数据。
故障数据输出,当故障数据全部成后,再次将故障注入序列数据通过串行移位的方式传回到DSP芯片的边界扫描链中,此时TAP控制器状态机仍然处于“数据-转移”状态,在故障注入序列数据发送完成后,TAP状态机状态再次迁移到“测试-运行/空闲”状态。
在本发明的实施例中,对32位定点DSP芯片进行故障注入后进行退出故障注入,在完成引脚状态控制之后,退出整个故障注入控制程序,首先对TAP状态机复位操作,然后释放相应的故障注入硬件,释放占用的系统内存等,退出故障注入控制程序并复位TAP状态机的状态迁移图。
测试验证时,编程控制DSP芯片产生两路PWM信号,且两个信号反相,信号频率为10kHz。在DSP软件运行过程中,通过边界扫描接口注入不同的故障形式。故障注入后的效果如图3-10所示。图3和图4为运行过程中,对PWM1信号所对应的管脚分别注入“低电平故障”和“高电平故障”,通过示波器观察到的逻辑"0"和逻辑"1"的波形图。图5和图6为运行过程中,对PWM2信号所对应的管脚分别注入“低电平故障”和“高电平故障”,通过示波器观察到的逻辑"0"和逻辑"1"的波形图。图7和图8为运行过程中,对两路PWM信号所对应的管脚分别同时注入“高电平故障”和“低电平故障”,通过示波器观察到的两路信号均为逻辑"1"和逻辑"0"的波形图。图9为运行过程中,对PWM1信号所对应的管脚注入“4位序列故障”,通过示波器观察到的"0001"序列的波形图。图10为运行过程中,对PWM2信号所对应的管脚注入“4位序列故障”,通过示波器观察到的"1110"序列的波形图。
为了描述的方便,描述以上装置时以功能分为各种单元分别描述。当然,在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
通过以上的实施方式的描述可知,本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备可以是个人计算机,服务器,或者网络设备等执行本申请各个实施例或者实施例的某些部分的方法。
最后所应说明的是:以上实施例仅以说明而非限制本发明的技术方案,尽管参照上述实施例对本发明进行了详细说明,本领域的普通技术人员应当理解:依然可以对本发明进行修改或者等同替换,而不脱离本发明的精神和范围的任何修改或局部替换,其均应涵盖在本发明的权利要求范围当中。
Claims (8)
1.一种基于数据重构的边界扫描故障注入方法,使用故障注入设备向故障注入对象进行故障注入,其特征在于,所述故障注入设备包括故障注入控制单元和故障注入PC控制端,故障注入PC控制端通过所述故障注入控制单元与故障注入对象相连接,所述方法包括:
S101、连接步骤,进行边界扫描链识别并建立与故障注入对象的连接;
S102、预处理步骤,故障注入PC控制端接收故障注入指令,并解析故障指令数据以、识别故障形式,对故障指令数据以及当前故障注入对象的TAP扫描链上的数据进行缓存和处理;
S103、选择步骤,从BSDL文件中读取故障注入对象信息,同时选择故障注入点;
S104、测试向量生成步骤,根据解析后的故障注入指令数据和故障注入点信息,形成向故障注入对象下发的故障注入序列数据;
S105、注入步骤,故障注入PC控制端通过所述故障注入控制单元将故障注入序列数据发送至故障注入对象,所述故障注入序列数据驱动故障注入对象实现不同类型的故障注入;以及
S106、反馈步骤,将故障注入控制单元采集到的故障注入对象在注入不同类型的故障后的管脚状态反馈至故障注入PC控制端。
2.根据权利要求1所述的基于数据重构的边界扫描故障注入方法,其特征在于,所述故障注入PC控制端包括:串行通信模块、故障指令解析模块、测试数据管理模块、BSDL管理模块、测试点管理模块、测试向量生成模块和JTAG驱动模块;通过所述串行通信模块连接故障注入PC控制端与故障注入控制单元,所述串行通信模块以串行方式接收故障注入PC控制端发送过来的故障注入指令,同时将故障注入控制单元采集到的故障注入对象在注入不同类型的故障后的管脚状态反馈至故障注入PC控制端;所述故障指令解析模块用于解析故障指令数据并识别故障形式;所述测试数据管理模块用于对故障指令数据以及当前故障注入对象TAP扫描链上的数据进行缓存和处理;所述BSDL管理模块用于对故障注入对象的BSDL文件进行读取,识别故障注入对象基本信息;所述测试点管理模块用于从BSDL文件中读取故障注入对象信息并选择故障注入点;所述测试向量生成模块用于根据故障注入指令和故障注入点信息,形成向故障注入对象下发的故障注入序列数据,所述故障注入序列数据用于驱动故障注入对象实现不同类型的故障注入;所述JTAG驱动模块用于边界扫描链识别,建立与故障注入对象的连接。
3.根据权利要求2所述的基于数据重构的边界扫描故障注入方法,其特征在于,所述故障形式包括芯片管脚的高电平故障状态、低电平故障状态或4位序列故障。
4.根据权利要求3所述的基于数据重构的边界扫描故障注入方法,其特征在于,所述故障注入对象为带边界扫描链的处理器芯片。
5.根据权利要求4所述的基于数据重构的边界扫描故障注入方法,其特征在于,所述处理器芯片包括DSP芯片、FPGA芯片及ARM芯片。
6.根据权利要求5所述的基于数据重构的边界扫描故障注入方法,其特征在于,所述DSP芯片为32位定点DSP芯片,所述32位定点DSP芯片在150MHz主频下工作,并带有18K×16位0等待周期片上SRAM和128K×16位片上FLASH;所述32位定点DSP芯片有1个JTAG接口,支持边界扫描结构。
7.根据权利要求6所述的基于数据重构的边界扫描故障注入方法,其特征在于,对所述32位定点DSP芯片进行故障注入,包括:
管脚配置,在对DSP芯片进行边界扫描操作之前,根据BSDL文件将芯片的引脚TESTSEL置逻辑0,EMU1置逻辑0,EMU0置逻辑1,TRSTN由于是低电平有效的JTAG复位信号,在边界扫描操作之前,将TRSTN从逻辑0变到逻辑1;并对目标器件DSP芯片的JTAG TAP控制器进行复位操作,让JTAG TAP控制器的TAP状态机进入“测试逻辑复位”状态;
测试指令加载,JTAG TAP控制器复位之后需要向DSP芯片的边界扫描链加载测试指令,指令加载包括:第一个过阶段,首先,TAP状态机从复位后的“测试-逻辑-复位”状态通过状态迁移到“指令-转移”状态,在该状态下停留3个周期;第二个过程为退出指令加载状态,TAP状态机的状态需要从指令加载状态“指令-转移”迁移到“测试-运行/空闲”状态;
数据回读,在相应的指令加载完成后,需要对边界扫描链的数据进行操作,首先将DSP芯片引脚的数据采样到器件边界扫描链的数据寄存器中,然后将数据传送回故障注入PC控制端,TAP状态机的状态迁移过程为:先由“测试-运行/空闲”状态迁移到“数据寄存器-捕获”状态,在该状态下,DSP芯片各个管脚的数据被采样,同时并行加载到相应的边界扫描单元中,然后状态再迁移到“数据-转移”,在该状态下将DSP芯片边界扫描链中采样到的数据串行移位输出到故障注入PC控制端;
故障数据生成,当一次采样后的数据传回到故障注入PC控制端后,需要对数据进行处理,根据对引脚的控制要求,将该引脚对应的边界扫描单元中的数据进行相应的修改生成故障注入序列数据;
故障数据输出,当故障数据全部成后,再次将故障注入序列数据通过串行移位的方式传回到DSP芯片的边界扫描链中,此时TAP控制器状态机仍然处于“数据-转移”状态,在故障注入序列数据发送完成后,TAP状态机状态再次迁移到“测试-运行/空闲”状态。
8.根据权利要求7所述的基于数据重构的边界扫描故障注入方法,其特征在于,对所述32位定点DSP芯片进行故障注入后进行退出故障注入,在完成引脚状态控制之后,退出整个故障注入控制程序,首先对TAP状态机复位操作,然后释放相应的故障注入硬件,释放占用的系统内存,退出故障注入控制程序并复位TAP状态机的状态迁移图。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811567480.4A CN109459684A (zh) | 2018-12-20 | 2018-12-20 | 基于数据重构的边界扫描故障注入方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811567480.4A CN109459684A (zh) | 2018-12-20 | 2018-12-20 | 基于数据重构的边界扫描故障注入方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109459684A true CN109459684A (zh) | 2019-03-12 |
Family
ID=65614078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811567480.4A Withdrawn CN109459684A (zh) | 2018-12-20 | 2018-12-20 | 基于数据重构的边界扫描故障注入方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109459684A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111289886A (zh) * | 2020-03-16 | 2020-06-16 | 电子科技大学 | 一种基于边界扫描测试链路的故障注入方法 |
CN112526327A (zh) * | 2020-10-28 | 2021-03-19 | 深圳市紫光同创电子有限公司 | 边界扫描测试方法及存储介质 |
CN112714015A (zh) * | 2020-12-23 | 2021-04-27 | 上海科梁信息工程股份有限公司 | 通信数据故障注入方法及其系统、通信设备和存储介质 |
CN115827493A (zh) * | 2023-01-03 | 2023-03-21 | 新誉轨道交通科技有限公司 | 一种电子设备的测试方法、系统及相关装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104133171A (zh) * | 2014-07-31 | 2014-11-05 | 中国人民解放军空军预警学院 | 一种基于单片机的简易边界扫描测试系统及测试方法 |
CN107526351A (zh) * | 2017-07-27 | 2017-12-29 | 中国航空综合技术研究所 | 一种基于jtag的通用型故障注入方法及其装置 |
-
2018
- 2018-12-20 CN CN201811567480.4A patent/CN109459684A/zh not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104133171A (zh) * | 2014-07-31 | 2014-11-05 | 中国人民解放军空军预警学院 | 一种基于单片机的简易边界扫描测试系统及测试方法 |
CN107526351A (zh) * | 2017-07-27 | 2017-12-29 | 中国航空综合技术研究所 | 一种基于jtag的通用型故障注入方法及其装置 |
Non-Patent Citations (2)
Title |
---|
王科: "基于JTAG的DSP和ARM芯片引脚故障注入技术研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
钱浩: "基于JTAG接口电路测试系统的上位机软件设计与实现", 《中国优秀硕士学位论文全文数据库》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111289886A (zh) * | 2020-03-16 | 2020-06-16 | 电子科技大学 | 一种基于边界扫描测试链路的故障注入方法 |
CN112526327A (zh) * | 2020-10-28 | 2021-03-19 | 深圳市紫光同创电子有限公司 | 边界扫描测试方法及存储介质 |
WO2022088594A1 (zh) * | 2020-10-28 | 2022-05-05 | 深圳市紫光同创电子有限公司 | 边界扫描测试方法及存储介质 |
CN112526327B (zh) * | 2020-10-28 | 2022-07-08 | 深圳市紫光同创电子有限公司 | 边界扫描测试方法及存储介质 |
CN112714015A (zh) * | 2020-12-23 | 2021-04-27 | 上海科梁信息工程股份有限公司 | 通信数据故障注入方法及其系统、通信设备和存储介质 |
CN112714015B (zh) * | 2020-12-23 | 2023-08-22 | 上海科梁信息科技股份有限公司 | 通信数据故障注入方法及其系统、通信设备和存储介质 |
CN115827493A (zh) * | 2023-01-03 | 2023-03-21 | 新誉轨道交通科技有限公司 | 一种电子设备的测试方法、系统及相关装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109459684A (zh) | 基于数据重构的边界扫描故障注入方法 | |
Bleeker et al. | Boundary-scan test: a practical approach | |
Lin et al. | High-frequency, at-speed scan testing | |
US20230176123A1 (en) | Programmable test compression architecture input/output shift register coupled to sci/sco/pco | |
US7661048B2 (en) | Apparatus and method for embedded boundary scan testing | |
US9903913B2 (en) | Scan or JTAG controllable capture clock generation | |
US20070255988A1 (en) | Computer-aided design (CAD) multiple-capture DFT system for detecting or locating crossing clock-domain faults | |
US9091730B2 (en) | Multiple-capture DFT system for detecting or locating crossing clock-domain faults during scan-test | |
JP2004509425A (ja) | テストコントローラアクセスデータを用いて回路をテスト及び/または診断する方法及びシステム | |
US20040153926A1 (en) | Method and apparatus for testing asynchronous set/reset faults in a scan-based integrated circuit | |
US6721923B2 (en) | System and method for generating integrated circuit boundary register description data | |
CN102103535A (zh) | 多核处理器、多核处理器的调试系统和调试方法 | |
US11073552B2 (en) | Design-for-test for asynchronous circuit elements | |
Larsson | Introduction to advanced system-on-chip test design and optimization | |
KR100907254B1 (ko) | Ieee 1500 래퍼를 갖는 시스템 온 칩 및 그것의 내부지연 테스트 방법 | |
Maierhofer | Hierarchical self-test concept based on the JTAG standard | |
CN218825512U (zh) | 内嵌逻辑分析系统、逻辑器件和器件分析设备 | |
KR100694315B1 (ko) | 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기 | |
Ibrahim et al. | iJTAG integration of complex digital embedded instruments | |
Lubaszewski et al. | A pragmatic test and diagnosis methodology for partially testable MCMs | |
Crouch et al. | Fpga-based embedded tester with a p1687 command, control, and observe-system | |
Xiang | Test Compression for Launch-on-Capture Transition Fault Testing | |
Shah et al. | Design of an in-field Embedded Test Controller | |
Bennetts | IEEE 1149.1 JTAG and Boundary-Scan Tutorial | |
Posse et al. | Key impediments to DFT-focused test and how to overcome them |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190312 |
|
WW01 | Invention patent application withdrawn after publication |