CN112526327A - 边界扫描测试方法及存储介质 - Google Patents

边界扫描测试方法及存储介质 Download PDF

Info

Publication number
CN112526327A
CN112526327A CN202011171203.9A CN202011171203A CN112526327A CN 112526327 A CN112526327 A CN 112526327A CN 202011171203 A CN202011171203 A CN 202011171203A CN 112526327 A CN112526327 A CN 112526327A
Authority
CN
China
Prior art keywords
test
boundary scan
pad
tested
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011171203.9A
Other languages
English (en)
Other versions
CN112526327B (zh
Inventor
赵世赟
刘蒲霞
傅启攀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Ziguang Tongchuang Electronics Co ltd
Original Assignee
Shenzhen Ziguang Tongchuang Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Ziguang Tongchuang Electronics Co ltd filed Critical Shenzhen Ziguang Tongchuang Electronics Co ltd
Priority to CN202011171203.9A priority Critical patent/CN112526327B/zh
Publication of CN112526327A publication Critical patent/CN112526327A/zh
Priority to US17/906,980 priority patent/US11933845B2/en
Priority to PCT/CN2021/082534 priority patent/WO2022088594A1/zh
Application granted granted Critical
Publication of CN112526327B publication Critical patent/CN112526327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318597—JTAG or boundary scan test of memory devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318569—Error indication, logging circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供一种边界扫描测试方法，用于测试与用户逻辑有直连通路的PAD的连通性，包括以下步骤：配置FPGA进入测试模式；通过所述用户逻辑生成用于边界扫描测试的边界扫描链；载入边界扫描测试指令到所述FPGA，载入PRELOAD指令到待测PAD连通性的器件；通过TDI端口发送第一测试矢量到所述待测PAD；进行边界扫描测试，载入EXTEST指令到所述待测PAD连通的器件；从TDO端口移出第一响应数据，进行响应分析和故障诊断。通过在FPGA用户逻辑里面对待测PAD进行软件设置，即可根据设置对待测PAD进行测试，而不测试和经过不需要测试的PAD。本发明缩短了边界扫描链，以实现更加快速、灵活的边界扫描测试，提高测试效率。

Description

边界扫描测试方法及存储介质
技术领域
本发明涉及芯片测试领域，特别是涉及一种边界扫描测试方法及存储介质。
背景技术
JTAG(Joint Test Action Group，联合测试工作组)是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试。目前大多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。JTAG测试，指通过JTAG管脚，施加测试激励和分析测试响应，从而实现待测电路的故障诊断。边界扫描测试(BST)，指通过JTAG总线，利用芯片管脚(PAD)的边界扫描单元，实现对数字电路的测试。边界扫描测试具有简便快捷的优点，可实现研发、生产、维护整个产品周期的覆盖，可大大降低产品的测试成本。边界扫描单元放置于器件信号的输入端口、输出端口、双向端口、三态端口；将边界扫描单元连接在一起，构成边界扫描链。目前，边界扫描测试由硬件实现；但是，通过硬件实现边界扫描有比较大的缺点。首先，由于需要对所有PAD均进行边界扫描测试，导致测试时间长；其次，测试安排不灵活，无法配置需要测试的PAD。
鉴于此，亟需一种新的边界扫描测试方法来解决上述问题，以实现更加快速、灵活的边界扫描测试，提高测试效率。
发明内容
基于此，本发明提供一种边界扫描测试方法，以实现更加快速地完成边界扫描测试。
为达到上述目的，本发明提供了一种边界扫描测试方法，用于测试与用户逻辑有直连通路的PAD的连通性，包括以下步骤：
S10、配置所述FPGA进入测试模式；
S20、通过所述用户逻辑生成用于边界扫描测试的边界扫描链；
S30、载入边界扫描测试指令到所述FPGA，载入PRELOAD指令到待测PAD连通性的器件；
S40、通过TDI端口发送第一测试矢量到所述待测PAD；
S50、进行边界扫描测试，载入EXTEST指令到所述待测PAD连通的器件；
S60、从TDO端口移出第一响应数据，进行响应分析和故障诊断。
优选的，所述边界扫描链包括若干个扫描链单元，若干个所述扫描链单元串联组成扫描链。
优选的，所述边界扫描链包括m个所述扫描链单元，所述FPGA包括n个PAD，其中，m≤n。
优选的，所述“S10、配置所述FPGA进入测试模式”步骤还包括：
调用边界扫描链测试接口，打开所述FPGA与所述用户逻辑连接的通道。
优选的，所述“S20、通过所述用户逻辑生成用于边界扫描测试的边界扫描链”步骤包括：
根据所述待测PAD的位置和数量，通过所述用户逻辑生成一条与所述待测PAD一一对应的边界扫描链。
优选的，所述“S40、通过TDI端口发送第一测试矢量到所述待测PAD”步骤包括：
进入SHIFT-DR状态，通过TDI端口串行移入所述第一测试矢量；
进入UPDATE-DR状态，将所述第一测试矢量并行更新到所述边界扫描链的边界扫描寄存器中。
优选的，所述“S50、进行边界扫描测试，载入EXTEST指令到所述待测PAD连通性的器件”步骤还包括：
载入EXTEST指令到所述待测连通性的器件；
加载第一测试矢量，进行外测试。
优选的，所述“S60、从TDO端口移出第一响应数据，进行响应分析和故障诊断”还包括：
从所述TDO端口移出所述第一响应数据，同时发送下一测试矢量至下一待测PAD。
优选的，所述“从所述TDO端口移出所述第一响应数据，同时发送下一测试矢量至所述下一待测PAD”步骤还包括：
进入CAPTURE-DR状态，将所述第一响应数据并行捕获到所述边界扫描链的边界扫描寄存器中；
进入SHIFT-DR状态，将所述第一响应数据串行移出，同时将所述下一测试矢量串行移入所述下一待测PAD；
进入UPDATE-DR状态，将所述下一测试矢量并行更新到所述边界扫描链的边界扫描寄存器中。
本发明还提供了一种存储介质，所述存储介质存储有至少一个计算机程序，所述至少一个计算机程序被处理器执行时实现上述的边界扫描测试方法。
本发明的有益效果在于：提供了一种边界扫描测试方法和存储介质，该边界扫描测试方法通过用户逻辑生成用于边界扫描测试的边界扫描链。本发明的边界扫描测试方法不需要进行硬件升级，通过在FPGA用户逻辑里面对待测PAD进行软件设置，即可根据设置对待测PAD进行测试，而不测试和经过不需要测试的PAD。本发明缩短了边界扫描链，以实现更加快速、灵活的边界扫描测试，提高测试效率。
附图说明
图1为本发明实施例的边界扫描测试流程图；
图2为图1所示的边界扫描测试方法步骤S40的流程图；
图3为图1所示的边界扫描测试方法步骤S50的流程图；
图4为图1所示的边界扫描测试方法步骤S60的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
如图1至图4所示，为本发明实施例的边界扫描测试方法。
该边界扫描测试方法用于测试与用户逻辑有直接通路的PAD的连通性，如图1所示，该边界扫描测试方法包括以下步骤：
S10、调用SCAN CHAIN GTP接口，SCAN CHAIN GTP为FPGA与用户逻辑之间的接口，调用该接口，即可打开FPGA与用户逻辑相连接的通道，配置FPGA进入测试模式；
S20、通过用户逻辑生成用于边界扫描测试的边界扫描链；
S30、载入边界扫描测试指令到FPGA，载入PRELOAD(预装)指令到待测PAD连通性的器件；
S40、通过TDI(测试数据输入)端口发送第一测试矢量到待测PAD；
S50、进行边界扫描测试，载入EXTEST(外测试)指令到所述待测PAD连通性的器件，将第一测试矢量移入连通性测试的器件PAD上；
S60、从TDO(测试数据输出)端口移出第一响应数据，进行响应分析和故障诊断。
进一步地，步骤S20、通过所述用户逻辑生成用于边界扫描测试的边界扫描链，具体包括：根据所述待测PAD的位置和数量，通过用户逻辑生成一条与所述待测PAD一一对应的边界扫描链。边界扫描链由若干扫描链单元串联组成，每一个扫描链单元包括一个数据单元和一个控制单元。边界扫描链第一个扫描链单元的SI(移位输入)连接TDI，第一个扫描链单元的SO(移位输出)连接第二个扫描链单元的SI，第二个扫描链单元的SO连接第三个扫描链单元的SI，以此类推，第m个(最后一个)扫描链单元的SO连接TDO。
进一步地，所述边界扫描链包括m个扫描链单元，FPGA包括n个PAD，其中，m≤n。由于边界扫描链根据待测PAD一一对应生成，所以扫描链单元数量m小于等于n。在一可选实施例中，FPGA有500个PAD，其中待测的PAD数量为300个，则仅需要对应生成与待测PAD对应的边界扫描链。即，生成的扫描链单元数量为300个。进行边界扫描测试时，将测试矢量通过用户逻辑生成的边界扫描链直接移入待测PAD，从而大大缩短边界扫描链的长度，节约了测试时间，并且具有更高的灵活度。
进一步地，通过控制单元控制待测PAD为输入状态或输出状态。对于输入PAD，在CAPTURE-DR(数据采集)状态，将输入值捕获到数据单元，在UPDATE-DR(数据更新)状态，将控制单元中移位寄存器的值更新到第二级寄存器中；对于输出PAD，在UPDATE-DR状态，将数据单元和控制单元中移位寄存器的值更新到第二级寄存器中。
进一步地，步骤S30载入边界扫描测试指令到FPGA，载入PRELOAD指令到待测PAD连通性的器件；其中待测PAD连通性的器件为FPGA待测PAD连通性测试的PAD所在的器件，可以是FPGA，也可以是FPGA的上级器件、FPGA的下级器件等。
进一步地，请参照图2，步骤S40通过TDI端口发送第一测试矢量到待测PAD包括：
S41、进入SHIFT-DR(移位)状态，通过TDI端口串行移入第一测试矢量到待测PAD；
S42、进入UPDATE-DR状态，将第一测试矢量并行更新到边界扫描链的边界扫描寄存器中。
其中，在SHIFT-DR状态下，通过边界扫描链将测试矢量移入边界扫描寄存器。当TCK上升沿时，放置于TDI到TDO边界扫描链路上的测试数据寄存器向TDO方向移一位；测试数据寄存器由当前测试指令选定，但没有放置于TDI到TDO的边界扫描链路上时，将保持原状态不变。
在UPDATE-DR状态下，在TCK下降沿，来自于移位寄存器路径的数据，被锁存到测试数据寄存器的并行输出端。
进一步地，请参照图3，步骤S50进行边界扫描测试，载入EXTEST指令到所述待测PAD连通的器件还包括：
S51、载入EXTEST指令到所述待测连通性的器件；
S52、加载第一测试矢量，进行外测试。
其中，EXTEST指令用于实现边界扫描外测试，外测试用于PAD间的互连测试。在进行EXTEST指令之前，需要进行PRELOAD指令操作，预装测试矢量，一旦外测试指令生效，预装的测试矢量就会被移到输出PAD，从而确保输出PAD状态可控。
进一步地，本实施例的边界扫描测试方法步骤S60从TDO(测试数据输出)端口移出第一响应数据，进行响应分析和故障诊断；还包括从所述TDO端口移出所述第一响应数据，同时发送第二测试矢量至第二待测PAD。
请参照图4，步骤S60具体包括：
S61、进入CAPTURE-DR状态，将第一响应数据并行捕获到边界扫描链的边界扫描寄存器中；
S62、进入SHIFT-DR状态，将第一响应数据串行移出，同时第二测试矢量串行移入，对第一响应数据进行数据分析和故障诊断；
S63、进入UPDATE-DR状态，将第二测试矢量并行更新到所述边界扫描链的边界扫描寄存器中，重复步骤S10-S60。
从TDO端口移出第N次响应数据的同时，发送第N+1次测试矢量，进行响应分析和故障诊断，直至完成所有待测PAD的测试后结束测试模式。
本申请的边界扫描测试方法还可用于板级互连测试。在一可选实施例中，测试芯片有三块，包括FPGA、上级器件、下级器件；其中上级器件的TDO连接FPGA的TDI，FPGA的TDO连接下级器件的TDI；一共有6种板级互连测试组合，包括：FPGA到下级器件、FPAG到上级器件、下级器件到上级器件、下级器件到FPGA、上级器件到下级器件、上级器件到FPGA。在另一可选实施例中，测试芯片有五块，包括FPGA1、FPGA2、器件1、器件2、器件3；一共有20种板级互连测试组合。
下面使用三块测试芯片，测试FPGA的待测PAD到下级器件的PAD连通性的例子进一步阐述。
S10、调用SCAN CHAIN GTP接口，打开FPGA与用户逻辑的连接通道，配置FPGA进入测试模式。
S20、根据待测PAD的位置和数量，通过用户逻辑生成一条与所述待测PAD一一对应的边界扫描链。FPGA上共有500个PAD，待测的PAD数量为300个，则仅需要对应生成与待测PAD数量对应的边界扫描链。即，生成的扫描链单元数量为300个。进行测试时，将测试矢量通过用户逻辑生成的边界扫描链移入待测PAD。
S30、载入测试指令为FPGA待测输出PAD到下级器件待测输入PAD的连通性，载入PRELOAD指令到下级器件。
S40、通过TDI端口经过生成的边界扫描链发送第一次测试矢量到待测输出PAD；
S50、载入EXTEST指令到下级器件，将第一次测试矢量从待测输出PAD移入到待测输入PAD；
S60、从下级器件端口移出第一次响应数据，进行响应分析和故障分析；同时发送下一次测试矢量进行边界扫描测试，直至完成所有响应数据输出和分析。
本发明实施例的边界扫描测试方法，通过在FPGA用户逻辑里面对待测PAD进行软件设置，即可根据设置对待测PAD进行测试，而不测试和经过不需要测试的PAD。本发明缩短了边界扫描链，以实现更加快速、灵活的边界扫描测试，提高测试效率。
本申请在此基础上还提供了一种存储介质，存储介质存储有至少一个计算机程序。该计算机程序用于实现上述的边界扫描测试方法。
以上实施例仅表达了本发明的优选的实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种边界扫描测试方法，用于测试与用户逻辑有直连通路的PAD的连通性，其特征在于，包括以下步骤：
S10、配置FPGA进入测试模式；
S20、通过所述用户逻辑生成用于边界扫描测试的边界扫描链；
S30、载入边界扫描测试指令到所述FPGA，载入PRELOAD指令到待测PAD连通性的器件；
S40、通过TDI端口发送第一测试矢量到所述待测PAD；
S50、进行边界扫描测试，载入EXTEST指令到所述待测PAD连通性的器件；
S60、从TDO端口移出第一响应数据，进行响应分析和故障诊断。
2.根据权利要求1所述的边界扫描测试方法，其特征在于，所述边界扫描链包括若干个扫描链单元，若干个所述扫描链单元串联组成扫描链。
3.根据权利要求2所述的边界扫描测试方法，其特征在于，所述边界扫描链包括m个所述扫描链单元，所述FPGA包括n个PAD，其中，m≤n。
4.根据权利要求1所述的边界扫描测试方法，其特征在于，所述“S10、配置所述FPGA进入测试模式”步骤还包括：
调用所述边界扫描链测试接口，打开所述FPGA与所述用户逻辑连接的通道,进入测试模式。
5.根据权利要求1所述的边界扫描测试方法，其特征在于，所述“S20、通过所述用户逻辑生成用于边界扫描测试的边界扫描链”步骤包括：
根据所述待测PAD的位置和数量，通过所述用户逻辑生成一条与所述待测PAD一一对应的边界扫描链。
6.根据权利要求1所述边界扫描测试方法，其特征在于，所述“S40、通过TDI端口发送第一测试矢量到所述待测PAD”步骤包括：
进入SHIFT-DR状态，通过TDI端口串行移入所述第一测试矢量到所述待测PAD；
进入UPDATE-DR状态，将所述第一测试矢量并行更新到所述边界扫描链的边界扫描寄存器中。
7.根据权利要求1所述的边界扫描测试方法，其特征在于，所述“S50、进行边界扫描测试，载入EXTEST指令到所述待测PAD连通性的器件”步骤还包括：
载入EXTEST指令到所述待测PAD连通性的器件；
加载所述第一测试矢量，进行外测试。
8.根据权利要求1所述的边界扫描测试方法，其特征在于，所述“S60、从TDO端口移出第一响应数据，进行响应分析和故障诊断”还包括：
从所述TDO端口移出所述第一响应数据，同时发送下一测试矢量至下一待测PAD。
9.根据权利要求8所述的边界扫描测试方法，其特征在于，所述“从所述TDO端口移出所述第一响应数据，同时发送下一测试矢量至下一待测PAD”步骤还包括：
进入CAPTURE-DR状态，将所述第一响应数据并行捕获到所述边界扫描链的边界扫描寄存器中；
进入SHIFT-DR状态，将所述第一响应数据串行移出，同时将所述下一测试矢量串行移入所述下一待测PAD；
进入UPDATE-DR状态，将所述下一测试矢量并行更新到所述边界扫描链的边界扫描寄存器中。
10.一种存储介质，其特征在于，所述存储介质存储有至少一个计算机程序，所述至少一个计算机程序被处理器执行时实现如权利要求1至9中任一项所述的边界扫描测试方法。
CN202011171203.9A 2020-10-28 2020-10-28 边界扫描测试方法及存储介质 Active CN112526327B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011171203.9A CN112526327B (zh) 2020-10-28 2020-10-28 边界扫描测试方法及存储介质
US17/906,980 US11933845B2 (en) 2020-10-28 2021-03-24 Boundary scan test method and storage medium
PCT/CN2021/082534 WO2022088594A1 (zh) 2020-10-28 2021-03-24 边界扫描测试方法及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011171203.9A CN112526327B (zh) 2020-10-28 2020-10-28 边界扫描测试方法及存储介质

Publications (2)

Publication Number Publication Date
CN112526327A true CN112526327A (zh) 2021-03-19
CN112526327B CN112526327B (zh) 2022-07-08

Family

ID=74979660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011171203.9A Active CN112526327B (zh) 2020-10-28 2020-10-28 边界扫描测试方法及存储介质

Country Status (3)

Country Link
US (1) US11933845B2 (zh)
CN (1) CN112526327B (zh)
WO (1) WO2022088594A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113702816A (zh) * 2021-08-26 2021-11-26 中国电子科技集团公司第五十八研究所 一种基于边界扫描的寄存器单元设计方法
WO2022088594A1 (zh) * 2020-10-28 2022-05-05 深圳市紫光同创电子有限公司 边界扫描测试方法及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627842A (en) * 1993-01-21 1997-05-06 Digital Equipment Corporation Architecture for system-wide standardized intra-module and inter-module fault testing
US6012155A (en) * 1997-10-30 2000-01-04 Synopsys, Inc. Method and system for performing automatic extraction and compliance checking of an IEEE 1149.1 standard design within a netlist
US6163864A (en) * 1998-06-10 2000-12-19 Compaq Computer Corporation Method for cost-effective production testing of input voltage levels of the forwarded clock interface of high performance integrated circuits
US6539491B1 (en) * 1999-11-08 2003-03-25 International Business Machines Corporation Method and apparatus for implementing IEEE 1149.1 compliant boundary scan
CN106597250A (zh) * 2016-11-24 2017-04-26 深圳市紫光同创电子有限公司 一种可编程逻辑器件测试方法及设备
CN108693466A (zh) * 2017-04-12 2018-10-23 上海鹏武电子科技有限公司 一种边界扫描器件、装置及控制方法和扫描方法
CN109459684A (zh) * 2018-12-20 2019-03-12 中国航空综合技术研究所 基于数据重构的边界扫描故障注入方法
CN111579974A (zh) * 2020-06-09 2020-08-25 中国电子科技集团公司第十四研究所 实现边界扫描测试的被测模块、嵌入式系统及测试方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809036A (en) * 1993-11-29 1998-09-15 Motorola, Inc. Boundary-scan testable system and method
US5701308A (en) * 1996-10-29 1997-12-23 Lockheed Martin Corporation Fast bist architecture with flexible standard interface
US6408413B1 (en) * 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
JP2001194422A (ja) * 2000-01-05 2001-07-19 Matsushita Electric Ind Co Ltd 集積回路
US7191373B2 (en) * 2001-03-01 2007-03-13 Syntest Technologies, Inc. Method and apparatus for diagnosing failures in an integrated circuit using design-for-debug (DFD) techniques
US20030163773A1 (en) * 2002-02-26 2003-08-28 O'brien James J. Multi-core controller
US20030217306A1 (en) * 2002-05-17 2003-11-20 Harthcock Jerry D. Self-programmable microcomputer and method of remotely programming same
JP3484181B1 (ja) * 2002-09-02 2004-01-06 沖電気工業株式会社 半導体テスト回路
US7506210B1 (en) * 2003-06-26 2009-03-17 Xilinx, Inc. Method of debugging PLD configuration using boundary scan
US7480843B1 (en) * 2004-09-29 2009-01-20 Xilinx, Inc. Configuration access from a boundary-scannable device
US7308656B1 (en) * 2005-10-04 2007-12-11 Xilinx, Inc. Method and apparatus for generating a boundary scan description and model
US9110142B2 (en) * 2011-09-30 2015-08-18 Freescale Semiconductor, Inc. Methods and apparatus for testing multiple-IC devices
EP2749894A1 (en) * 2012-12-31 2014-07-02 Testonica Lab Oü System and method for optimized board test and configuration
US9728273B2 (en) * 2014-05-21 2017-08-08 Lattice Semiconductor Corporation Embedded memory testing using back-to-back write/read operations
US9791505B1 (en) * 2016-04-29 2017-10-17 Texas Instruments Incorporated Full pad coverage boundary scan
CN112526327B (zh) * 2020-10-28 2022-07-08 深圳市紫光同创电子有限公司 边界扫描测试方法及存储介质
CN112526328B (zh) * 2020-10-28 2022-11-01 深圳市紫光同创电子有限公司 边界扫描测试方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627842A (en) * 1993-01-21 1997-05-06 Digital Equipment Corporation Architecture for system-wide standardized intra-module and inter-module fault testing
US6012155A (en) * 1997-10-30 2000-01-04 Synopsys, Inc. Method and system for performing automatic extraction and compliance checking of an IEEE 1149.1 standard design within a netlist
US6163864A (en) * 1998-06-10 2000-12-19 Compaq Computer Corporation Method for cost-effective production testing of input voltage levels of the forwarded clock interface of high performance integrated circuits
US6539491B1 (en) * 1999-11-08 2003-03-25 International Business Machines Corporation Method and apparatus for implementing IEEE 1149.1 compliant boundary scan
CN106597250A (zh) * 2016-11-24 2017-04-26 深圳市紫光同创电子有限公司 一种可编程逻辑器件测试方法及设备
CN108693466A (zh) * 2017-04-12 2018-10-23 上海鹏武电子科技有限公司 一种边界扫描器件、装置及控制方法和扫描方法
CN109459684A (zh) * 2018-12-20 2019-03-12 中国航空综合技术研究所 基于数据重构的边界扫描故障注入方法
CN111579974A (zh) * 2020-06-09 2020-08-25 中国电子科技集团公司第十四研究所 实现边界扫描测试的被测模块、嵌入式系统及测试方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022088594A1 (zh) * 2020-10-28 2022-05-05 深圳市紫光同创电子有限公司 边界扫描测试方法及存储介质
CN113702816A (zh) * 2021-08-26 2021-11-26 中国电子科技集团公司第五十八研究所 一种基于边界扫描的寄存器单元设计方法
CN113702816B (zh) * 2021-08-26 2024-05-10 中国电子科技集团公司第五十八研究所 一种基于边界扫描的寄存器单元设计方法

Also Published As

Publication number Publication date
WO2022088594A1 (zh) 2022-05-05
US20230120955A1 (en) 2023-04-20
CN112526327B (zh) 2022-07-08
US11933845B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
US5570375A (en) IEEE Std. 1149.1 boundary scan circuit capable of built-in self-testing
US5281864A (en) Implementation of the IEEE 1149.1 boundary-scan architecture
EP0195164B1 (en) Integrated circuits
CN112526328B (zh) 边界扫描测试方法
CN112526327B (zh) 边界扫描测试方法及存储介质
US7181705B2 (en) Hierarchical test circuit structure for chips with multiple circuit blocks
US20140298125A1 (en) System and method for optimized board test and configuration
US6691269B2 (en) Method for scan controlled sequential sampling of analog signals and circuit for use therewith
CN102944831A (zh) 自动化测试中扩展输入输出通道的方法
US6862705B1 (en) System and method for testing high pin count electronic devices using a test board with test channels
US6990619B1 (en) System and method for automatically retargeting test vectors between different tester types
JP3207245B2 (ja) Ｊｔａｇアーキテクチャのための回路
CN113990382B (zh) 片上系统芯片、测试方法及测试系统
CN115639463A (zh) 一种基于边界扫描jtag测试系统
CN101957430B (zh) 一种可降低噪声的边界扫描测试方法和装置
EP2749894A1 (en) System and method for optimized board test and configuration
EP0657815A1 (en) Boundary scan test system and method for testing a circuit network having analog and digital devices
CN114781304A (zh) 一种芯片的引脚状态控制方法、系统、芯片以及上位机
Zhiwei et al. Realization of Integrity Test of Boundary-Scan Structure
CN113589154A (zh) 一种边界扫描电路
EP0358371B1 (en) Enhanced test circuit
US20220187370A1 (en) Circuits And Methods For Configurable Scan Chains
CN215867001U (zh) 一种边界扫描电路
US20240250668A1 (en) Area, cost, and time-effective scan coverage improvement
KR20030027989A (ko) 칩 테스트 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant