CN215867001U - 一种边界扫描电路 - Google Patents

Abstract

本实用新型公开了一种边界扫描电路，包括：测试访问端口控制器，为边界扫描链提供待测数据，并接收边界扫描链输出的测试结果；用户自定义寄存器，为多个复用器提供选择控制信号；其中边界扫描链具有串联而成的多个级，每个级包括扫描子链、扫描旁路寄存器以及复用器，复用器根据选择控制信号来确定输入数据的输出方式；上一级边界扫描链的复用器的输出端分别与下一级边界扫描链的扫描子链和扫描旁路寄存器的输入端相连接。本实用新型的边界扫描电路能够支持多种封装测试场景，提高测试覆盖率，降低测试成本。

Description

一种边界扫描电路

技术领域

本实用新型涉及半导体数字集成电路设计和测试领域，尤其涉及一种适用于多种封装测试场景的边界扫描电路。

背景技术

随着数字集成电路的规模越来越大，芯片管脚的数目急剧增加，印制电路板在制作规模上朝着小、微、薄的方向发展，传统使用万用表和示波器下探针的集成电路测试方法(简称ICT)已不能满足高密度的芯片引脚测试。随后，一种新的引脚测试技术发展起来，联合测试行为组织(Joint Test Action Group，JTAG)将其定义为边界扫描测试(boundaryscan test)，并命名为IEEE 1149.1规范，JTAG标准。边界扫描测试主要是通过在芯片的每个输入输出管脚和内部逻辑之间插入一个边界扫描单元(boundary scan cell)以及一些附加的测试控制逻辑来实现。边界扫描测试具有两大优点：一个优点是方便芯片的故障定位，迅速准确地测试两个芯片管脚的连接是否可靠，提高测试检验效率；另一个优点是具有JTAG接口的芯片，内置预先定义的功能模式，通过边界扫描通道使芯片处于某个特定的功能模式，以提高系统控制的灵活性和方便系统设计。

为了适应多种芯片产品的应用，使同一个芯片设计方案满足不同的封装需求，在芯片多种封装设计中，需要考虑板级测试上对边界扫描测试的不同需求，使同一个边界扫描电路能够支持多种封装应用场景，因此亟需提供一种灵活的、可调整的边界扫描链(boundary scan chain)。然而，在多种封装的应用背景下，现有技术在提高测试覆盖率与减少测试成本两方面始终难以权衡，因此尚不存在一种同时保证高测试覆盖率与降低测试成本的边界扫描测试方案。

实用新型内容

有鉴于此，本实用新型提供了适用于多种封装的边界扫描电路，在不增加额外的管脚的前提下，提高测试覆盖率并降低测试成本，满足多种使用场景的要求。

本实用新型一方面提供了一种边界扫描电路，包括：

测试访问端口控制器，与边界扫描链相连接，用于为所述边界扫描链提供待测试的串行输入数据，并接收所述边界扫描链输出的串行测试结果数据；

用户自定义寄存器，用于为多个复用器的选择端提供选择控制信号；

边界扫描链，具有串联而成的多个级，其中每个级进一步包括：

扫描子链，包括串联而成的多个边界扫描单元，每个边界扫描单元对应于一个或多个焊盘；

扫描旁路寄存器，分别与所述扫描子链并联连接；

复用器，其输入端分别与所述扫描子链和扫描旁路寄存器的输出端相连接，用于根据所述选择控制信号来确定所述串行输入数据的输出方式；

其中，第一级边界扫描链的扫描子链和扫描旁路寄存器的输入端接收所述待测试的串行输入数据，每一级边界扫描链的复用器的输出端分别与下一级边界扫描链的扫描子链和扫描旁路寄存器的输入端相连接，将最后一级边界扫描链的复用器的输出作为所述串行测试结果数据。

优选地，所述测试访问端口控制器具有测试信号输入端和测试信号输出端，所述测试信号输入端为所述边界扫描链提供待测试的串行输入数据，所述测试信号输出端接收所述边界扫描链所输出的串行测试结果数据。

优选地，所述扫描子链在同一级的复用器的选择控制信号为第一预设信号时，接收所述测试信号输入端的输入数据，并将自身的数据输出到测试信号输出端。

优选地，所述扫描旁路寄存器用于在同一级的复用器的选择控制信号为第二预设信号时，接收所述测试信号输入端的输入数据，并将自身的数据输出到测试信号输出端。

优选地，所述用户自定义寄存器与用户输入信号相关联，以根据封装需求来设置每一级的复用器的选择控制信号。

优选地，当所述封装需求指定需要对第一焊盘进行扫描测试时，确定所述第一焊盘所在的第一扫描子链，将所述第一扫描子链连接于所述边界扫描链中。

优选地，当所述封装需求指定不需要对第二焊盘进行扫描测试时，确定所述第二焊盘所在的第二扫描子链，将所述第二扫描子链从所述边界扫描链中旁路。

优选地，所述扫描旁路寄存器包括旁路使能信号端，其中旁路使能信号与同一级复用器的选择控制信号具有相同的输入端。

优选地，所述边界扫描单元的类型根据对应焊盘的方向或属性来选择。

优选地，同一级扫描子链中所包括的边界扫描单元对应于具有相同封装需求的焊盘。

可以看出，与传统边界扫描电路相比，本实用新型的边界扫描测试电路可控性更强，仅采用固定数量的串行测试数据端口(TDI/TDO)即可得到满足多种封装场景的边界扫描电路，实现了不同封装下所有封装出的PAD全覆盖，同时，不封装出的PAD也不会出现在该场景下的边界扫描链上，有效缩短了测试时间，降低测试成本。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本实用新型所述的多条边界扫描测试链的结构示意图。

图2为本实用新型所述的单条边界扫描测试链的结构示意图。

图3为本实用新型所述的适用多种封装的边界扫描测试电路的结构示意图。

图4为本实用新型所述的扫描子链bscan chain内部结构示意图。

图5为本实用新型所述的扫描旁路寄存器bscan bypass segment的内部结构示意图。

图6为本实用新型所述的边界扫描测试电路的实现方法和测试过程流程图。

具体实施方式

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案做详细的说明。

应当明确，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例，为了更加清楚说明本实用新型，在以下的具体实施例中描述了众多技术细节，本领域技术人员应当理解，没有其中的某些细节，本实用新型同样可以实施。另外，为了凸显本实用新型的主旨，涉及的一些本领域技术人员所熟知的方法、手段、零部件及其应用等未作详细描述，但是，这并不影响本实用新型的实施。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

本实用新型旨在根据芯片所有封装测试场景，分析各个PAD的类型和封装信息，采用分段旁路部分边界扫描链，实现整个芯片边界扫描链电路，进而在各种封装测试场景下，支持灵活选择边界扫描链的内容和长度，以满足各种测试需求。

实施例一

为了适应多种封装和多种测试需求，本实用新型在一方面设计了两种边界扫描测试链的构建结构。第一种结构是在设计上设置多条边界扫描测试链(multi-boundary scanchain)，每条边界扫描链涵盖不同的测试管脚，在自动化测试设备(Automatic TestEquipment，ATE)测试时，根据封装信息，提供需要测试的boundary scan chain的测试向量(test pattern)，具体结构如图1所示。

其中，TAP为测试访问端口控制器(Test Access Port)：测试访问端口包括测试数据输入端口(TDI)，测试数据输出端口(TDO)，测试模式选择端口(TMS)，测试时钟端口(TCK)和测试复位信号端口(TRSTN，这个信号是可选的)，TAP控制器通过控制这些端口实现多个状态，从而控制对所有指令寄存器和数据寄存器的操作。采用上述建链方式，可以避免增加扫描链的长度，减少数据串行移入和串行移出的时间，降低测试成本。

可选地，边界扫描测试链的第二种构建结构是，将可插接boundary scan cell的PAD(焊盘)都插入边界扫描链(boundary scan chain)，组成一条较长的单链(single-boundary scan chain test)，后续提供测试向量(test pattern)时，根据封装信息，提供多条test pattern，对于在某种封装场景下，不封装出的PAD就不进行boundary scantest，具体结构如图2所示。采用上述建链结构，可以使得所需I/O数量较少，减少对测试管脚的需求。

实施例二

本实用新型在另一个实施例中提供了一种适用多种封装的边界扫描测试电路(Enhanced boundary scan test adaptable to multi-packaging)，下文称为AdaptiveBST，其主要结构如图3所示。

根据本实用新型的Adaptive BST主要包括以下部分：

(1)测试访问端口控制器即TAP控制器，与边界扫描链相连接，用于为边界扫描链提供待测试的串行输入数据，并接收边界扫描链输出的串行测试结果数据。如图3所示，TAP控制器通过测试信号输入端Bsr_Tdi和测试信号输出端Bsr_Tdo与边界扫描链boundaryscan chain相连接，其中所述测试信号输入端Bsr_Tdi为boundary scan chain提供串行输入数据，所述测试信号输出端Bsr_Tdo接收boundary scan chain所输出的串行测试结果数据。由于所有的boundary scan cell都是串联在一条boundary scan chain上，整个电路的设计只需要一条串行测试输入数据线路和一条串行测试输出数据线路，因此能够降低测试电路在输入输出管脚上的开销。

可选地，所述TAP控制器还可进一步设置有信号Bsr_Tck、Bsr_capture、Bsr_shift、Bsr_update(未示出)，其中Bsr_Tck为bscan chain(扫描子链)和bscan bypasssegment(扫描旁路寄存器)提供与JTAG测试时钟信号JTAG_TCK同源的时钟信号，由Bsr_mode信号嵌位；Bsr_capture作为boundary scan cell的控制信号，用于实现bscan cell的数据采样，Bsr_shift作为boundary scan cell的控制信号用于实现bscan cell的数据移位，Bsr_update作为boundary scan cell的控制信号，用于实现bscan cell的数据更新。本领域技术人员应当理解，如果需要支持AC JTAG，还可设置有Bsr_Hystclk、Bsr_Actest和Bsr_Acmode等信号。

(2)用户自定义寄存器TDR，用于为边界扫描链的多个复用器的选择端提供选择控制信号；所述用户自定义寄存器与用户输入信号相关联，以根据封装需求来设置每一级的复用器的选择控制信号。具体而言，所述寄存器TDR与控制信号tdr ctrl相连接，该寄存器为复用器MUX的选择端提供选择控制信号，每一个bscan chain对应一个复用器MUX。在本实用新型中，当MUX_X的选择控制信号为第一预设信号时(X代表MUX的序号)，对应同一级的bscan chainX连接于总的boundary scan chain中，将输入端Bsr_Tdi串行数据移入bscanchainX中，并将bscan chainX中的数据移出到输出端Bsr_Tdo上，所述第一预设信号可以是0或低电平；当MUX_X的选择控制信号为第二预设信号时，对应同一级的bscan chainX不被接入总的boundary scan chain中，将输入端Bsr_Tdi串行数据移入bscan bypasssegmentX中，并将bscan bypass segmentX的数据移出到输出端Bsr_Tdo，所述第二预设信号可以是1或高电平。

此外，尽管上述示例性的实施例利用用户自定义寄存器TDR来实现所述MUX和bscan bypass segment的控制信号，但不限于此。其它类型的能够提供静态配置信号的电路也可以为所述MUX和bscan bypass segment提供控制信号。同时，MUX在整个方案中起选择作用，因此还可以通过其他任何具有选择功能的元件来实现，例如包括组合逻辑或者其它电路。

(3)边界扫描链boundary scan chain。边界扫描链具有串联而成的多个级，其中每个级进一步包括：扫描子链bscan chain，扫描子链又包括串联而成的多个边界扫描单元BSC(Boundary scan cell)，每个边界扫描单元对应于一个或多个焊盘PAD；扫描旁路寄存器bscan bypass segment，分别与扫描子链并联连接；复用器MUX，其输入端分别与扫描子链和扫描旁路寄存器的输出端相连接，用于根据选择控制信号来确定串行输入数据的输出方式；

复用器MUX、扫描子链bscan chain和扫描旁路寄存器bscan bypass segment组成边界扫描链的一级。即MUX_X、bscan chainX和bscan bypass segmentX组成boundary scanchain的第X级(X代表MUX的序号)。每条扫描子链bscan chain由一个或多个PAD对应的边界扫描单元boundary scan cell串联而成。其中，第一级边界扫描链的扫描子链bscan chain1和扫描旁路寄存器bscan bypass segment 1的输入端接收待测试的串行输入数据，然后每一级边界扫描链的复用器的输出端分别与下一级边界扫描链的扫描子链bscan chain n和扫描旁路寄存器bscan bypass segment n的输入端相连接，将最后一级边界扫描链的复用器MUX_X的输出作为串行测试结果数据；

在一个优选的实施例中，将具有相同封装需求的PAD对应的边界扫描单元boundary scan cell放置在同一条bscan chain上。PAD的封装需求是用户指定的。在所有PAD的集合中，如果希望在一种封装中包含某个PAD组合，或不包含某个PAD组合，则该PAD组合中的多个PAD可视为具有相同的封装需求。例如，design PAD共有10个PAD，PAD1-PAD10，其中用户指定有两种封装不出PAD3和PAD7，有一种封装不出PAD4、PAD5和PAD6，因而需要将PAD1-PAD10对应的BSC(Boundary scan cell)划分成3条扫描子链bscan chain，其中PAD3和PAD7对应的BSC为bscan chain1，PAD4、PAD5和PAD6对应的BSC为bscan chain2，其余PAD对应的BSC为bscan chain3。

如图3所示，每一条bscan chain对应一组bscan bypass segment和一个MUX。当MUX的选择端为0时，bscan chain串联到总的boundary scan chain上。

每条扫描子链bscan chain内部连接如图4所示，boundary scan cell_n的类型(n表示扫描单元的序号)根据对应PAD的方向或属性来选择。例如，当PAD的属性为时钟、复位或者模式选择的输入信号时，对应的boundary scan cell一般选择bc_4类型；当PAD的方向为输入、输出或双向时，boundary scan cell可以分别选择bc_1、bc_2和bc_7类型。其中：

链首单元boundary scan cell_1的串行输入端serial input作为串行输入测试数据，连接Bsr_Tdi或者上一级bscan chain链尾boundary scan cell的输出；

链尾单元boundary scan cell_n的串行输出端serial output作为串行输出测试数据，连接Bsr_Tdo或者下一级bscan chain链首boundary scan cell的输入；

CSU包括三个控制信号Bsr_capture、Bsr_shift和Bsr_update，连接TAP控制器的相应信号的输出；如上述，CSU分别用于实现bscan cell的数据采样、数据移位、数据更新。

Clock为boundary scan cell中的寄存器提供工作时钟，与JTAG_TCK同源；

Mode作为模式控制信号，由IEEE 1149.1或者1149.6的指令联合控制；

Parallel_input为功能数据输入，连接PAD输入方向的数据输出端和/或芯片的功能输出端，该输出数据经boundary scan cell之后，连接于PAD输出方向的数据输入端；

Parallel_output为功能数据输出，连接PAD的输出方向的数据输入端和/或芯片的功能输入端，该输入数据来自PAD输入方向的输出端，经过boundary scan cell后连接到芯片的功能输入端；

图4所示的PAD_1、PAD_2、…PAD_n的每一个可以表示一个PAD，也可以表示多个PAD。

对于bscan bypass segment即bscan chain的扫描旁路寄存器，本实用新型提供如图5所示的示例性基本结构，其中旁路使能信号segment_bypass_en来源可以与当前同一级复用器的选择控制信号来源相同，即来自用户自定义寄存器TDR；串行输入端serialinput可连接Bsr_Tdi或者上一级MUX的输出端；串行输出端serial output可连接Bsr_Tdo或者当前MUX的输入端；Bsr_tck与JTAG_TCK同源，由IEEE 1149.1或者1149.6指令嵌位。在图5所示的结构中，所述bscan bypass segment包括两个寄存器reg1和reg2，但不限于此。整个扫描旁路寄存器也可以由一个或多个寄存器单元实现，或通过其它方式实现。

通过上述复用器MUX、扫描子链bscan chain和扫描旁路寄存器bscan bypasssegment的组合结构，使边界扫描测试链路长度可以根据实际的封装要求而灵活调整。例如，当用户的封装需求指定需要对PAD_1进行扫描测试时，确定PAD_1所在的扫描子链bscanchain 1，将bscan chain 1连接于边界扫描链中。当用户的封装需求指定不需要对PAD_2进行扫描测试时，确定PAD_2所在的扫描子链bscan chain2，将扫描子链bscan chain 2从边界扫描链中旁路。也就是说，当测试中需要定位某些PAD时，test pattern可以只选择该PAD所在的扫描子链bscan chainX，其余的扫描子链bscan chain由于扫描旁路寄存器bscanbypass segment的作用而处于bypass旁路模式，实现了针对封装需求的精准扫描测试，缩短测试时间。

实施例三

参见图6，在上述电路结构的基础上，本实用新型的Adaptive BST电路的实现方法和测试过程如下所述，包括：

步骤S1：根据预定义的封装需求，将一个或多个焊盘相对应的多个边界扫描单元Boundary scan cell划分到不同的扫描子链bscan chain中。

由于PAD与边界扫描单元Boundary scan cell存在着固有的关联关系，用户首先根据design PAD的封装情况，确定bscan chainX的划分方式。例如，design共有10个PAD，PAD1-PAD10，其中用户指定有两种封装不出PAD3和PAD7，有一种封装不出PAD4、PAD5和PAD6，因而需要将所有的PAD1-PAD10对应的BSC(Boundary scan cell)划分成3条扫描子链bscan chain，其中PAD3和PAD7对应的BSC为bscan chain1，PAD4、PAD5和PAD6对应的BSC为bscan chain2，其余PAD对应的BSC为bscan chain3。

需要注意的是，设计中如果存在电源域或者partition good等特性，需要综合考虑PAD BSC的扫描子链bscan chain划分。

步骤S2：确定多个扫描子链bscan chain在边界扫描链中的排列顺序。

具体地，根据步骤S1中已经划分好bscan chainX的内容，可由DFT工程师与物理实现工程师协商确认所有PAD形成的整个boundary scan chain在版图(floorplan)上的顺序(pad order)，按照pad order的顺序完成bscan chain的串联。

步骤S3：根据所确定的扫描子链bscan chain的划分方式和所述排列顺序，构建边界扫描链。

在电路实现阶段，按照步骤S2中既定的bscan chain内容和顺序，并参照上述Adaptive BST的电路结构提供时钟、控制信号和模式信号等，将各级扫描子链bscan chain顺序连接，并将各级复用器MUX和扫描旁路寄存器bscan bypass segment按上述实施例的结构与各级扫描子链bscan chain相连接并实现相应的配置，从而得到满足设计封装要求的boundary scan test电路。

步骤S4：将待测试的串行输入数据提供给所述边界扫描链，对一个或多个扫描子链bscan chain进行边界扫描测试，并接收所述边界扫描链输出的测试结果。

由于芯片设计可存在多种封装，对应产品的使用场景也存在多个，DFT工程师可根据封装需求信息，提供不同的边界扫描描述语言(boundary scan description language，BSDL)文件，精确涵盖不同场景下所有PAD的测试覆盖面。具体地，可通过提供自动化测试设备(Automatic Test Equipment，ATE)所需的边界扫描测试向量对各个场景下的所有PAD进行测试。参见上述示例，当需要对PAD3和PAD7进行测试时，只需要指定对相应的bscanchain1进行测试。因为bscan chain1仅包括与PAD3和PAD7对应的边界扫描单元BSC，而不包括其他PAD的BSC。

可以看出，本实用新型的上述技术方案具有良好的可控性。首先，边界扫描测试链路boundary scan chain的长度可灵活调整。根据实际的封装情况，来选择需要测试的管脚，缩短扫描子链实际长度，降低测试时间。同时，本实用新型的技术方案也有利于调试边界扫描测试，当测试中需要定位某些输入输出管脚时，test pattern可以只选择该PAD所在的扫描子链bscan chainX，其余的扫描子链bscan chain处于bypass模式，可以大幅减少boundary scan chain的总长度，加速调试进度。并且本实用新型通过采用固定数量的串行测试数据端口(TDI/TDO)，即可实现满足多种封装场景的边界扫描电路，能够保证不同封装下所有封装出的PAD全覆盖，同时，不封装出的PAD也不会出现在该场景下的boundary scanchain上，能够有效减少测试时间，降低测试成本。

上文描述了本实用新型实施例提供的多个实施例方案，各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用，从而延伸出多种可能的实施例方案，这些均可认为是本实用新型实施例披露、公开的实施例方案。

虽然本实用新型实施例披露如上，但本实用新型并非限定于此。任何本领域技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与修改，因此本实用新型的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种边界扫描电路，其特征在于，包括：

测试访问端口控制器，与边界扫描链相连接，用于为所述边界扫描链提供待测试的串行输入数据，并接收所述边界扫描链输出的串行测试结果数据；

用户自定义寄存器，用于为多个复用器的选择端提供选择控制信号；

边界扫描链，具有串联而成的多个级，其中每个级进一步包括：

扫描子链，包括串联而成的多个边界扫描单元，每个边界扫描单元对应于一个或多个焊盘；

扫描旁路寄存器，分别与所述扫描子链并联连接；

复用器，其输入端分别与所述扫描子链和扫描旁路寄存器的输出端相连接，用于根据所述选择控制信号来确定所述串行输入数据的输出方式；

其中，第一级边界扫描链的扫描子链和扫描旁路寄存器的输入端接收所述待测试的串行输入数据，每一级边界扫描链的复用器的输出端分别与下一级边界扫描链的扫描子链和扫描旁路寄存器的输入端相连接，将最后一级边界扫描链的复用器的输出作为所述串行测试结果数据。

2.根据权利要求1所述的边界扫描电路，其特征在于，所述测试访问端口控制器具有测试信号输入端和测试信号输出端，所述测试信号输入端为所述边界扫描链提供待测试的串行输入数据，所述测试信号输出端接收所述边界扫描链所输出的串行测试结果数据。

3.根据权利要求2所述的边界扫描电路，其特征在于，所述扫描子链在同一级的复用器的选择控制信号为第一预设信号时，接收所述测试信号输入端的输入数据，并将自身的数据输出到测试信号输出端。

4.根据权利要求2所述的边界扫描电路，其特征在于，所述扫描旁路寄存器用于在同一级的复用器的选择控制信号为第二预设信号时，接收所述测试信号输入端的输入数据，并将自身的数据输出到测试信号输出端。

5.根据权利要求3或4所述的边界扫描电路，其特征在于，所述用户自定义寄存器与用户输入信号相关联，以根据封装需求来设置每一级的复用器的选择控制信号。

6.根据权利要求5所述的边界扫描电路，其特征在于，当所述封装需求指定需要对第一焊盘进行扫描测试时，确定所述第一焊盘所在的第一扫描子链，将所述第一扫描子链连接于所述边界扫描链中。

7.根据权利要求5所述的边界扫描电路，其特征在于，当所述封装需求指定不需要对第二焊盘进行扫描测试时，确定所述第二焊盘所在的第二扫描子链，将所述第二扫描子链从所述边界扫描链中旁路。

8.根据权利要求5所述的边界扫描电路，其特征在于，所述扫描旁路寄存器包括旁路使能信号端，其中旁路使能信号与同一级复用器的选择控制信号具有相同的输入端。

9.根据权利要求1所述的边界扫描电路，其特征在于，所述边界扫描单元的类型根据对应焊盘的方向或属性来选择。

10.根据权利要求9所述的边界扫描电路，其特征在于，同一级扫描子链中所包括的边界扫描单元对应于具有相同封装需求的焊盘。

Images