CN113986600A - 一种用于芯片串行接口的测试方法、装置和芯片 - Google Patents

一种用于芯片串行接口的测试方法、装置和芯片 Download PDF

Info

Publication number
CN113986600A
CN113986600A CN202111298088.6A CN202111298088A CN113986600A CN 113986600 A CN113986600 A CN 113986600A CN 202111298088 A CN202111298088 A CN 202111298088A CN 113986600 A CN113986600 A CN 113986600A
Authority
CN
China
Prior art keywords
chip
tested
serial interface
data
time sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111298088.6A
Other languages
English (en)
Other versions
CN113986600B (zh
Inventor
宁振海
李德建
谭浪
贺龙龙
张彦欣
黎金旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Information and Telecommunication Branch of State Grid Jiangsu Electric Power Co Ltd
Original Assignee
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Information and Telecommunication Branch of State Grid Jiangsu Electric Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Information and Telecommunication Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd, Information and Telecommunication Branch of State Grid Jiangsu Electric Power Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN202111298088.6A priority Critical patent/CN113986600B/zh
Publication of CN113986600A publication Critical patent/CN113986600A/zh
Application granted granted Critical
Publication of CN113986600B publication Critical patent/CN113986600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明实施例提供一种用于芯片串行接口的测试方法、装置和芯片，该方法包括设置错误时序，通过该错误时序发送数据至待测芯片上；根据该待测芯片的回复数据确定该待测芯片串行接口的稳定性。本发明通过模拟各种错误的时序场景，增加芯片的容错测试，能够更广范围地验证芯片串行接口的稳定性。

Description

一种用于芯片串行接口的测试方法、装置和芯片
技术领域
本发明涉及芯片领域，具体地涉及一种用于芯片串行接口的测试方法、装置和芯片。
背景技术
芯片串行接口验证一般采用单一芯片串行接口对接测试，每个芯片串行接口需要对应特定的辅助测试装置，且多数情况下物理串行接口不能统一，只能采用飞线方式完成被测和辅测设备之间的连接，干扰较大，无法完成芯片串行接口的性能测试。另外，现有芯片串行接口验证时仅能对正确功能做正确的验证测试，无法测试芯片串行接口的稳定性。
CN104699576B公开了一种串行通信测试装置、包括该装置的系统及其方法，为一种允许主控芯片（例如，驱动半导体）和从控芯片确定串行外围串行接口（SPI）通信中的错误的有无，从而提高数据通信的准确性和可靠性的技术，其为对通信数据的验证，并不能验证关于通信过程中外界干扰导致的时序错误下的芯片串行接口的稳定性。
CN106357462B公开了一种故障注入方法、芯片和设备，在开始通信系统的性能测试之前，将故障注入设备接入待测试的通信系统，即故障注入设备可以接入待测试通信系统的任意两个在通信过程中相邻的通信节点之间，如故障注入设备可以与待测试通信系统的网络控制器相连，也可以与待测试通信系统的交换机、网络终端、协议桥设备、甚至是ODN(OpticalDistribution Network，光分配网)设备等相连，故障配置信息的设置需囊括基于FC-AE通信总线的通信系统在工作过程中的各个阶段，以实现对通信系统更全面的性能测试。该方法需要设定故障注入设备，故障配置信息包括原语故障信息和/或，报文故障信息，二者均为通信数据，该申请用于验证整个通信系统的稳定性，并没有验证芯片接口在时序错误下的稳定性。
发明内容
本发明实施例的目的是提供一种用于芯片串行接口的测试方法、装置和芯片，该方法模拟各种错误（或边缘值）的串行时序场景，能够更广范围地验证芯片串行接口的稳定性。
现有芯片测试方法仅能对正确功能做正确的验证测试，无法完成芯片串行接口的容错测试，即无法测试芯片串行接口的稳定性。
为了解决上述问题，本发明实施例的芯片测试方法包括设置错误时序，通过该错误时序发送数据至待测芯片；根据该待测芯片的回复数据确定该待测芯片串行接口的稳定性。
可选的，根据待测芯片的容错阈值范围设置所述错误时序。
可选的，所述错误时序为位宽调节、采样点数据调节、位翻转中的至少一种。
可选的，所述位宽调节包括增加和/或减少时序中至少一位的位宽。
可选的，所述采样点数据调节包括更改采样沿附近的数据线。
可选的，所述位翻转包括时序中至少一位从0置1或从1置0。
可选的，所述错误时序通过芯片串行接口发送数据至待测芯片，所述芯片串行接口为I2C、UART、SPI、CAN、USB中的一种。
可选的，所述根据该待测芯片的回复数据验证该待测芯片串行接口的稳定性，包括所述待测芯片的回复数据与发送的数据相同，则该待测芯片稳定；所述待测芯片的回复数据与发送的数据不同，则该待测芯片不稳定；所述待测芯片的回复数据包括回复的数据值、回复的数据量。
相应的，本发明实施例还提供一种用于芯片串行接口的测试装置，包括根据上述所述的用于芯片串行接口的测试方法进行测试的测试模块，及主控机；
所述主控机用于发送指示给所述测试模块；
所述测试模块用于根据所述指示测试待测芯片串行接口的稳定性。
可选的，所述测试模块包括核心板卡和不少于一种子板卡及验证板；待测芯片置于所述验证板上，所述核心板卡通过子板卡与所述验证板的待测芯片进行通信。
可选的，所述核心板卡用于根据所述主控机的指示生成错误时序；所述核心板卡还用于控制子板卡的通信方式。
相应的，本发明实施例还提供一种芯片，包括：根据本发明的芯片测试方法得到的稳定芯片。
通过上述技术方案，本发明实施例提供的芯片测试方法通过模拟各种错误（或边缘值）的串行时序场景，增加了验证测试容错测试，能够更广范围地验证芯片串行接口的稳定性。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1是本发明的一种用于芯片串行接口的测试方法的流程示意图；
图2是本发明的一种用于芯片串行接口的测试装置的具体实施示意图；
图3、4、5是本发明的一种用于芯片串行接口的测试方法错误注入方式的示意图；
图6是本发明的一种用于芯片串行接口的测试装置的流程图。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图1是本发明的一种用于芯片串行接口的测试方法的流程示意图，如图1所示，步骤S101为设置错误时序，根据待测芯片的容错阈值范围设置所述错误时序，该错误时序为所述阈值范围内的错误时序，包括位宽调节、采样点数据调节、位翻转中的至少一种。所述位宽调节包括增加和/或减少时序中至少一位的位宽。所述采样点数据调节包括更改采样沿附近的数据线。所述位翻转包括时序中至少一位可从0置1，或从1置0。不同芯片的容错阈值范围是不同，所述芯片的容错阈值范围与该芯片自身的工艺和性能指标等有关，对于确定的稳定性良好的芯片，接收阈值范围内的错误时序对应的数据后是能正常响应的。本发明可以通过工作人员在PC端设置错误时序，具体的可以通过相关界面软件实现。
步骤S102为通过该错误时序发送数据至待测芯片上。测试端接收到PC端发来的设置错误时序的指令后，其测试端芯片生成该错误时序，通过该错误时序发送数据至待测芯片上。所述错误时序通过芯片串行接口发送数据至待测芯片上，所述芯片串行接口为I2C、UART、SPI、CAN、USB中的一种。不同的芯片串行接口其通信方式是不同的，例如UART为两线（TX，RX），可以全双工通信，数据是异步传输的，对双方的时序要求比较严格；SPI相比UART多了一条同步时钟线，属于同步串行口；USB2.0属于半双工异步通信方式，USB3.0属于全双工。
对不同芯片串行接口注入的错误时序是有差异的，例如包括：
如图3所示，对于异步串行传输，每一位均可调整bit的位宽，图3左半部分为增加nbit的位宽，右半部分为减小n bit的位宽，增加和减小的位宽范围需要满足待测芯片的容错阈值范围。
如图4所示，对于同步串行传输，每一位均可在采样沿附近更改数据线的变化，改变了n-1时序和n时序的采样沿，作为获取数据时有一定偏差，其调整的跳变点也需满足待测芯片的容错阈值范围。
如图5所示，对于芯片串行接口中的每一位均可对数据线上的bit做翻转操作。所述错误时序是模拟芯片在正常工作过程中由于各种干扰导致的错误时序，为接近芯片正常工作的错误注入，所述错误时序满足待测芯片的容错阈值范围，该容错阈值范围根据待测芯片的规定稳定性确定。
步骤S103为根据该待测芯片的回复数据确定该待测芯片串行接口的稳定性，包括所述待测芯片的回复数据与发送的数据相同，则该待测芯片稳定；所述待测芯片的回复数据与发送的数据不同，则该待测芯片不稳定；所述待测芯片的回复数据包括回复的数据值、回复的数据量。所述待测芯片的回复数据的具体内容与该芯片串行接口的通信协议有关。如果对于确定的芯片串行接口稳定性良好的芯片，在容错阈值范围内的错误时序下，接收发送数据后是能正常回复的。
本发明的芯片通用串行串行接口的测试方法还用于确定芯片的容错阈值范围。通过构造出超出容错阈值范围外的错误时序，测试芯片在标定的范围外还能承受的程度。具体的，由于不同芯片上测试出的结果都是不一样的。所以对芯片验证时候需要对芯片做摸底容错范围测试。例如：待测芯片的容错阈值范围为一个时序可改变最多两个采样沿，设置错误时序为改变三个采样沿（超出该芯片的容错阈值范围），通过该错误时序发送数据至待测芯片，如果该芯片的回复数据正确，则该待测芯片稳定，该芯片的容错阈值范围为一个时序可改变最多三个采样沿。该测试方法需要多样品芯片、多实验测定。
图2是本发明的一种用于芯片串行接口的测试装置的具体实施示意图，如图2所示，所述芯片测试装置包括根据上述所述的用于芯片串行接口的测试方法进行测试的测试模块，及主控机；所述主控机用于发送指示给所述测试模块；所述测试模块用于根据所述指示测试待测芯片串行接口的稳定性。所述测试模块包括核心板卡和不少于一种子板卡及验证板；待测芯片置于所述验证板上，所述核心板卡通过子板卡与所述验证板的待测芯片进行通信。其中所述主控机优选为PC机，该PC机与测试模块通过USB口通信连接，用于下发指令。所述测试模块包括核心板卡和不少于一种子板卡，所述待测芯片置于芯片验证板上，子板卡置于核心板卡和芯片验证板之间，作为他们通信的桥梁。核心板卡主要负责与PC通信、逻辑控制、芯片串行接口的软件实现，子板卡通过不同的物理串行接口形态连接在核心板卡和被测芯片验证板之间，与核心板卡一起完成芯片芯片串行接口的辅助测试，每个子板卡对应不同的芯片串行接口。核心板卡通过电源控制模块控制被测芯片验证板的供电，通过识别模块判断接入的子板卡对应的芯片串行接口测试类型，通过控制芯片串行接口完成与被测芯片验证板的指令通信，通过被测芯片串行接口完成芯片串行接口的辅助验证测试。本发明的芯片测试装置可提高芯片串行接口的验证测试效率，并可有效的减少测试中由于各种干扰带来的其他问题。
图6是本发明的一种用于芯片串行接口的测试装置的流程图，如图6所示，芯片串行接口验证过程具体为：核心板和子板卡连接，子板卡连接芯片验证板，核心板卡通过子板卡的连接识别判断当前需要验证的芯片串行接口类型，反馈信息到PC，提示当前测试串口类型，进行芯片串行接口的自检，确保连接无误，并等待操作指令。待准备就绪，通过PC下发指令控制电源模块，提供电源给芯片验证板；同时通过控制芯片串行接口下发相应的测试固件到芯片验证板中，并复位芯片验证板，准备进行测试CASE的执行。根据不同芯片串行接口不同模式CASE执行相应的验证测试。
具体包括：所述PC用于发送指示给所述核心板，所述核心板用于根据所述指示生成错误时序，通过该错误时序发送数据至芯片验证板上的待测芯片上，并根据该待测芯片的回复数据确定该待测芯片串行接口的稳定性。所述错误时序满足待测芯片的容错阈值范围，该容错阈值范围根据待测芯片的规定稳定性确定。所述错误时序为位宽调节、采样点数据调节、位翻转中的至少一种。所述位宽调节包括增加和/或减少时序中至少一位的位宽。所述采样点数据调节包括更改采样沿附近的数据线。所述位翻转包括时序中至少一位置1或置0。所述错误时序通过芯片串行接口发送数据至待测芯片上，所述芯片串行接口为I2C、UART、SPI、CAN、USB中的一种。所述根据该待测芯片的回复数据验证该待测芯片串行接口的稳定性，包括所述待测芯片的回复数据与所述发送的数据相同，则该待测芯片稳定；所述待测芯片的回复数据与所述发送的数据不同，则该待测芯片不稳定；所述待测芯片的回复数据包括回复的数据值、回复的数据量。
本发明实施例还提供一种芯片，包括：根据上述芯片测试方法得到的稳定芯片。
通过上述技术方案，本发明实施例提供的一种用于芯片通用芯片串行接口的测试方法包括设置错误时序，通过该错误时序发送数据至待测芯片上；根据该待测芯片的回复数据确定该待测芯片串行接口的稳定性。通过模拟各种错误（或边缘值）的串行时序场景，增加了验证测试容错测试，更广范围的验证了芯片串行接口的稳定性。
以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。
此外，本发明实施例的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施例的思想，其同样应当视为本发明实施例所公开的内容。

Claims (12)

1.一种用于芯片串行接口的测试方法，其特征在于，包括
设置错误时序，通过该错误时序发送数据至待测芯片；
根据该待测芯片的回复数据确定该待测芯片串行接口的稳定性。
2.根据权利要求1所述的测试方法，其特征在于，
根据待测芯片的容错阈值范围设置所述错误时序。
3.根据权利要求1所述的测试方法，其特征在于，
所述错误时序为位宽调节、采样点数据调节、位翻转中的至少一种。
4.根据权利要求3所述的测试方法，其特征在于，
所述位宽调节包括增加和/或减少时序中至少一位的位宽。
5.根据权利要求3所述的测试方法，其特征在于，
所述采样点数据调节包括更改采样沿附近的数据线。
6.根据权利要求3所述的测试方法，其特征在于，
所述位翻转包括时序中至少一位从0置1或从1置0。
7.根据权利要求1所述的测试方法，其特征在于，
所述错误时序通过芯片串行接口发送数据至待测芯片，所述芯片串行接口为I2C、UART、SPI、CAN、USB中的一种。
8.根据权利要求1所述的测试方法，其特征在于，所述根据该待测芯片的回复数据验证该待测芯片串行接口的稳定性，包括
所述待测芯片的回复数据与发送的数据相同，则该待测芯片稳定；
所述待测芯片的回复数据与发送的数据不同，则该待测芯片不稳定；
所述待测芯片的回复数据包括回复的数据值、回复的数据量。
9.一种用于芯片串行接口的测试装置，其特征在于，包括根据权利要求1-8中任一项权利要求所述的用于芯片串行接口的测试方法进行测试的测试模块，及主控机；
所述主控机用于发送指示给所述测试模块；
所述测试模块用于根据所述指示测试待测芯片串行接口的稳定性。
10.根据权利要求9所述的测试装置，其特征在于，
所述测试模块包括核心板卡和不少于一种子板卡及验证板；
待测芯片置于所述验证板上，所述核心板卡通过子板卡与所述验证板的待测芯片进行通信。
11.根据权利要求10所述的测试装置，其特征在于，
所述核心板卡用于根据所述主控机的指示生成错误时序；
所述核心板卡还用于控制子板卡的通信方式。
12.一种芯片，其特征在于，包括：根据权利要求1-8中任一项权利要求所述的用于芯片串行接口的测试方法得到的稳定芯片。
CN202111298088.6A 2021-11-04 2021-11-04 一种用于芯片串行接口的测试方法、装置和芯片 Active CN113986600B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111298088.6A CN113986600B (zh) 2021-11-04 2021-11-04 一种用于芯片串行接口的测试方法、装置和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111298088.6A CN113986600B (zh) 2021-11-04 2021-11-04 一种用于芯片串行接口的测试方法、装置和芯片

Publications (2)

Publication Number Publication Date
CN113986600A true CN113986600A (zh) 2022-01-28
CN113986600B CN113986600B (zh) 2023-02-03

Family

ID=79746350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111298088.6A Active CN113986600B (zh) 2021-11-04 2021-11-04 一种用于芯片串行接口的测试方法、装置和芯片

Country Status (1)

Country Link
CN (1) CN113986600B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114578217A (zh) * 2022-05-06 2022-06-03 南京邮电大学 一种可控的Chiplet串行测试电路

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373205A (zh) * 2007-08-21 2009-02-25 上海摩波彼克半导体有限公司 集成电路芯片接口模块的回环测试结构
CN202422106U (zh) * 2011-10-28 2012-09-05 中国航天科工集团第三研究院第八三五七研究所 一种高速总线时序错误产生装置
CN202929165U (zh) * 2012-08-17 2013-05-08 中国电子科技集团公司第五十八研究所 集成电路的抗辐照检测系统
CN104657610A (zh) * 2015-02-13 2015-05-27 南京邮电大学 一种信息物理融合系统时序逻辑鲁棒性评估方法
CN105185413A (zh) * 2015-09-24 2015-12-23 中国航天科技集团公司第九研究院第七七一研究所 用于片上存储管理单元容错结构的自动验证平台与方法
US20160164802A1 (en) * 2014-04-30 2016-06-09 Zte Microelectronics Technology Co., Ltd. Chip-based data transmission method, device and system, and computer storage medium
US20160377677A1 (en) * 2015-06-24 2016-12-29 Infineon Technologies Ag Chip and method for testing a processing component of a chip
CN106971756A (zh) * 2017-03-10 2017-07-21 上海华力微电子有限公司 一种提高芯片同测数的方法
CN107977312A (zh) * 2017-11-21 2018-05-01 北京临近空间飞行器系统工程研究所 一种基于复杂接口时序的软件系统测试验证方法
CN108897647A (zh) * 2018-03-19 2018-11-27 硅谷数模半导体（北京）有限公司 测试系统、测试方法及装置
CN110299975A (zh) * 2019-06-28 2019-10-01 苏州浪潮智能科技有限公司 一种fpga芯片互连并行接口的验证系统及设备
CN110501632A (zh) * 2019-08-27 2019-11-26 北京智芯微电子科技有限公司 芯片的可靠性测试系统
CN111624477A (zh) * 2020-05-31 2020-09-04 西南电子技术研究所（中国电子科技集团公司第十研究所） 智能诊断高集成数字信号处理系统故障的测试系统
CN111679935A (zh) * 2020-04-27 2020-09-18 武汉天富海科技发展有限公司 一种基于dma与中断融合的组态监控容错通信方法
CN112269123A (zh) * 2020-10-16 2021-01-26 天津津航计算技术研究所 通用可配置的芯片测试电路

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373205A (zh) * 2007-08-21 2009-02-25 上海摩波彼克半导体有限公司 集成电路芯片接口模块的回环测试结构
CN202422106U (zh) * 2011-10-28 2012-09-05 中国航天科工集团第三研究院第八三五七研究所 一种高速总线时序错误产生装置
CN202929165U (zh) * 2012-08-17 2013-05-08 中国电子科技集团公司第五十八研究所 集成电路的抗辐照检测系统
US20160164802A1 (en) * 2014-04-30 2016-06-09 Zte Microelectronics Technology Co., Ltd. Chip-based data transmission method, device and system, and computer storage medium
CN104657610A (zh) * 2015-02-13 2015-05-27 南京邮电大学 一种信息物理融合系统时序逻辑鲁棒性评估方法
US20160377677A1 (en) * 2015-06-24 2016-12-29 Infineon Technologies Ag Chip and method for testing a processing component of a chip
CN105185413A (zh) * 2015-09-24 2015-12-23 中国航天科技集团公司第九研究院第七七一研究所 用于片上存储管理单元容错结构的自动验证平台与方法
CN106971756A (zh) * 2017-03-10 2017-07-21 上海华力微电子有限公司 一种提高芯片同测数的方法
CN107977312A (zh) * 2017-11-21 2018-05-01 北京临近空间飞行器系统工程研究所 一种基于复杂接口时序的软件系统测试验证方法
CN108897647A (zh) * 2018-03-19 2018-11-27 硅谷数模半导体（北京）有限公司 测试系统、测试方法及装置
CN110299975A (zh) * 2019-06-28 2019-10-01 苏州浪潮智能科技有限公司 一种fpga芯片互连并行接口的验证系统及设备
CN110501632A (zh) * 2019-08-27 2019-11-26 北京智芯微电子科技有限公司 芯片的可靠性测试系统
CN111679935A (zh) * 2020-04-27 2020-09-18 武汉天富海科技发展有限公司 一种基于dma与中断融合的组态监控容错通信方法
CN111624477A (zh) * 2020-05-31 2020-09-04 西南电子技术研究所（中国电子科技集团公司第十研究所） 智能诊断高集成数字信号处理系统故障的测试系统
CN112269123A (zh) * 2020-10-16 2021-01-26 天津津航计算技术研究所 通用可配置的芯片测试电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
李耀辉等: "基于S3C2440和嵌入式Linux的扩展串口设计", 《电子设计工程》 *
虞健飞: "故障注入在航电系统测试过程中的应用", 《航空制造技术》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114578217A (zh) * 2022-05-06 2022-06-03 南京邮电大学 一种可控的Chiplet串行测试电路
CN114578217B (zh) * 2022-05-06 2022-08-09 南京邮电大学 一种可控的Chiplet串行测试电路

Also Published As

Publication number Publication date
CN113986600B (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
CN107907814B (zh) 一种提高芯片量产测试效率的方法
CN114417768B (zh) 一种以太网芯片的数模混合仿真方法及系统
CN113986600B (zh) 一种用于芯片串行接口的测试方法、装置和芯片
CN107293330B (zh) 对随机存取存储器ram进行仿真验证的方法和仿真验证系统
CN110784259B (zh) 一种基于pam4的一体化光模块误码测试仪
CN113259205B (zh) 一种多板卡系统内部互联接口测试方法及系统
US5612961A (en) Method and system for verification of the baud rate for an asynchronous serial device residing within a data processing system
CN116340073B (zh) 测试方法、装置及系统
CN111008102B (zh) Fpga加速卡高速接口si测试控制装置、系统及方法
CN115904849B (zh) Pcie链路信号测试方法、系统、计算机设备及介质
CN115599191B (zh) 智能网卡的上电方法及上电装置
CN104102561A (zh) 通用序列总线测试装置
CN208110030U (zh) 一种电表通信模块的通信测试板
CN113949654A (zh) 一种用于m.2接口的测试治具及其使用方法
CN114299534A (zh) 电路原理图的检测方法、装置、终端设备以及存储介质
CN115168253A (zh) 一种usb工作模式的切换方法与电子设备
CN113778796A (zh) 一种通过usb监控串口通信的方法
CN114706718A (zh) 一种PCIe信号完整性验证方法、装置、设备及介质
TWI709851B (zh) Ｕｓｂ連接埠測試系統及動態測試ｕｓｂ連接埠之方法
CN109870640A (zh) 一种基于ate的usb接口类芯片测试方法
CN112987690B (zh) 一种espi控制器验证系统及方法
CN113630294B (zh) 一种交换机模块化检测方法和装置
CN116775390B (zh) 接口协议转换验证系统及方法、电子设备及存储介质
CN114726482B (zh) 一种spi数据传输方法
CN117933153B (zh) I3c总线验证系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant