CN104102561A - 通用序列总线测试装置 - Google Patents

通用序列总线测试装置 Download PDF

Info

Publication number
CN104102561A
CN104102561A CN201310159543.3A CN201310159543A CN104102561A CN 104102561 A CN104102561 A CN 104102561A CN 201310159543 A CN201310159543 A CN 201310159543A CN 104102561 A CN104102561 A CN 104102561A
Authority
CN
China
Prior art keywords
mentioned
usb
control module
usb control
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310159543.3A
Other languages
English (en)
Other versions
CN104102561B (zh
Inventor
刘建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Computer Inc
Original Assignee
Quanta Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Computer Inc filed Critical Quanta Computer Inc
Publication of CN104102561A publication Critical patent/CN104102561A/zh
Application granted granted Critical
Publication of CN104102561B publication Critical patent/CN104102561B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context

Abstract

本发明提供一种通用序列总线(USB)测试装置，适用于具有USB端口的电子装置。USB测试装置包括第一及第二USB控制单元以及微处理器。第一USB控制单元接收到电源时，藉由USB端口的第一数据端口与电子装置进行连接测试，而第二USB控制单元接收到电源时，藉由USB端口的第二数据端口与电子装置进行连接测试。当USB测试装置连接至USB端口后，微处理器将电源提供至第一USB控制单元。当第一USB控制单元接收到电源时，第一USB控制单元延迟一既定时间后将电源提供至第二USB控制单元。其中，电子装置根据连接测试的结果判断USB装置的第一及第二数据端口是否正常。

Description

通用序列总线测试装置
技术领域
本发明涉及一种通用序列总线测试装置，特别是涉及一种测试不同USB规格的通用序列总线测试装置。
背景技术
通用序列总线(Universal Serial Bus或USB)提供一种用来连接周边装置至计算机装置的序列总线标准，已渐渐取代计算机装置上的其它序列或并行连接端口。随着USB技术的发展，目前的USB3.0接口的USB端口同时支持USB2.0与USB1.1/1.0，USB3.0接口设计为具有9根针脚，其中USB2.0与USB1.1/1.0接口是通过D+、D-数据传输针脚来传输数据，而USB3.0接口是通过Tx+、Tx-、Rx+、Rx-数据传输针脚来传输数据。在此架构下，USB2.0接口的数据传输与USB3.0接口的数据传输是相互独立传输至USB控制器，亦即USB2.0与USB3.0为各自独立的架构系统，在数据传输上彼此并不会产生影响。然而，在测试单一USB3.0接口的USB端口时，若是通过例如USB HUB而同时进行USB3.0接口以及USB2.0接口的连接测试（即于USB HUB接上具备USB3.0接口的装置模块以及具备USB2.0接口的装置模块），计算机装置容易发生死机或是误判的状况，使得进行测试时必须分次将多个不同USB接口的USB测试装置连接至待测计算机或笔记型计算机的同一USB端口以进行测试。
发明内容
根据本发明一实施例所述的通用序列总线测试装置，适用于具有USB端口的一电子装置，包括：一微处理器，当连接至上述USB端口的一电源端口后，接收一电源；一第一USB控制单元，从上述微处理器接收上述电源，藉由一第一数据端口与上述电子装置进行一第一连接测试；一第二USB控制单元，从上述第一USB控制单元接收上述电源，藉由一第二数据端口与上述电子装置进行一第二连接测试；其中，当上述第一USB控制单元接收到上述电源时，上述第一USB控制单元延迟一第一既定时间后将上述电源提供至上述第二USB控制单元，以及，上述电子装置根据上述第一连接测试的结果判断上述第一数据端口是否正常，以及根据上述第二连接测试的结果判断上述第二数据端口是否正常。
附图说明
由阅读以下详细说明及结合附图的举例，可更完整地了解本发明所揭示的内容：
图1是显示根据本发明一实施例所述的通用序列总线测试装置。
图2是显示根据本发明另一实施例所述的通用序列总线测试装置。
图3是显示根据本发明图1所示的通用序列总线测试装置的方法实施例的操作流程图。
附图符号说明
100、200～通用序列总线测试装置；
102、202～微处理器；
104-1、104-2、204-1、204-2～开关单元；
106-1、106-2、206-1、206-2、206-3～USB控制单元；
180-1、180-2、280-1、280-2、208-3～USB模块；
210～模式切换单元；
D1、D2～数据端口；
PW～电源端口；
S302-S314～步骤。
具体实施方式
为了使本发明的目的、特征、及优点能更明显易懂，下文特举较佳实施例做详细说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置是为说明之用，并非用以限制本发明。任何本发明实施例的替换以及修改，以及本发明原则的任何进一步应用，对于本领域技术人员能参考本发明说明书内容而完成。
图1是显示根据本发明一实施例所述的通用序列总线测试装置。通用序列总线（以下简称为USB）测试装置100主要用以测试具有USB3.0接口的USB端口的电子装置，例如，计算机装置，笔记型计算机，平板计算机等。在一实施例中，USB测试装置100包括微处理器102、开关单元104-1、104-2、USB控制单元（USB Controller）106-1、106-2以及USB模块108-1、108-2。微处理器102以及开关单元104-1、104-2的输入端皆连接至欲测试的电子装置的USB端口中的电源端口PW，例如，VBUS电源针脚以及GND接地针脚。开关单元104-1以及104-2的输出端则分别连接至USB控制单元106-1、106-2。微处理器102的输出端则连接至开关单元104-1的控制端。USB控制单元106-1除连接开关单元104-1外，亦分别连接USB模块108-1、开关单元104-2的控制端以及数据端口D1，于本实施例中，数据端口D1可为USB3.0接口下的Tx+、Tx-、Rx+、Rx-数据传输针脚。USB控制单元106-2则除连接至开关单元104-2外，亦分别连接USB模块108-2、以及数据端口D2，于本实施例中，数据端口D2可为USB1.0/1.1或USB2.0接口下的D+、D-数据传输针脚。
需特别说明的是，为方便说明与理解，图1的数据端口D1、数据端口D2以及电源端口PW是分开绘制，然而数据端口D1、数据端口D2以及电源端口PW皆为设置单一USB3.0接口的USB端口中，即单一实体的USB连接器。详细而言，可将数据端口D1、数据端口D2以及电源端口PW视为设置于USB测试装置的单一USB连接器，或可将数据端口D1、数据端口D2以及电源端口PW视为设置于电子装置的单一USB端口中。其中，数据端口D1包含USB3.0接口下的Tx+、Tx-、Rx+、Rx-数据传输针脚以测试USB3.0；数据端口D2包含USB3.接口下的D+、D-数据传输针脚以测试USB1.0/1.1或USB2.0；电源端口PW包含USB3.0接口下电源传输针脚。
在本实施例中，USB模块108-1可为USB3.0接口的读卡机装置或储存装置，例如存储卡（MEMORY CARD）或随身盘(FLASH DRIVE)，USB控制单元106-1则为具有符合USB3.0接口协定的控制单元；USB模块108-2可为USB1.0/1.1接口的鼠标或储存装置或是USB2.0接口的储存装置，而USB控制单元106-2则为具有符合USB1.0/1.1接口或USB2.0接口协定的控制单元。
当USB测试装置100连接至电子装置的USB端口时（即将包含数据端口D1、数据端口D2以及电源端口PW的USB连接器连接至电子装置对应的USB端口，或可直接将数据端口D1、数据端口D2以及电源端口PW视为电子装置的USB端口所对应的传输针脚），微处理器102首先将会接收到来自电子装置的USB端口的电源端口的电源。当微处理器102接收到电源时，微处理器102将延迟一段时间（例如，延迟1秒）后再发出控制讯号以将开关单元104-1导通（ENABLE）。应了解到，此延迟时间用以避免在电源端口尚未正确连接完成前，USB端口进行数据的存取而造成错误。当开关单元104-1导通时，电源将被提供至USB控制单元106-1，接着USB控制单元106-1则可通过USB连接器或USB端口的数据端口D1（Tx+、Tx-、Rx+、Rx-数据传输针脚）而与电子装置进行USB3.0的测试。举例来说，电子装置此时可判断是否已连接一个USB装置，藉以判断USB连接器的数据端口D1是否正常。其中电子装置判断是否已连接一个USB装置的方法为现有技术，在此不多加赘述。
接着，若USB连接器的数据端口D1正常，USB控制单元106-1与电子装置进行交握程序(handshacking procedure)，使电子装置得以接收或传送USB模块108-1内部数据，此时，电子装置可进行读写测试而判断USB连接器或USB端口的数据端口D1数据存取是否正常运作。
需说明的是，当判断USB连接器或USB端口的数据端口D1正常时，USB控制单元106-1同时间发出控制讯号至开关单元104-2，以将开关单元104-2导通（ENABLE），而后电源将被提供至USB控制单元106-2，接着USB控制单元106-2则可经由数据端口D2（D+、D-数据传输针脚）而与电子装置进行USB1.0/1.1或USB2.0的测试。相同地，若USB连接器或USB端口的数据端口D2正常，USB控制单元106-2与电子装置进行交握程序(handshackingprocedure)，使电子装置得以接收或传送USB模块108-2内部数据，此时，电子装置可进行读写测试而判断USB连接器或USB端口的数据端口D2数据存取是否正常运作。于一具体实施例中，USB控制单元106-1是于USB控制单元106-1与电子装置进行交握程序(handshacking procedure)后始发出控制讯号至开关单元104-2。
应了解到，由于USB控制单元106-1藉由判断USB连接器或USB端口的数据端口D1是否正常或进行交握程序(handshacking procedure)时以延迟一段时间，再将电源提供至USB控制单元106-2（通过开关单元104-2），因此避免USB控制单元106-1以及USB控制单元106-2同时与电子装置进行连接测试造成错误的情形。此外，由于在USB控制单元106-1进行连接测试期间或之后，USB控制单元106-2仍可进行连接测试，加速了对电子装置USB端口测试的速度。
图2是显示根据本发明另一实施例所述的通用序列总线测试装置。由于USB2.0以及USB1.1/1.0共用D+、D-数据传输针脚（数据端口D2）进行传输，因此图1的实施例无法同时测试USB2.0以及USB1.1/1.0的数据传输是否正常。为方便测试USB2.0以及USB1.1/1.0，在本实施例中，USB测试装置200还加入了模式切换单元210、USB控制单元206-3以及USB模块208-3。
于图2的实施例中，开关单元204-2的输出端连接至模式切换单元210。USB控制单元206-2则分别连接至模式切换单元210、USB模块208-2、以及数据端口D2。相同地，USB控制单元206-3则连接至模式切换单元210、USB模块208-3、以及数据端口D2。
同样地，图2的数据端口D1、数据端口D2以及电源端口PW虽是分开绘制，然而数据端口D1、数据端口D2以及电源端口PW皆是设置于测试装置200的单一USB3.0接口的USB端口，或是设置于电子装置的USB端口中所对应的传输针脚。
在本实施例中，USB控制单元206-1为USB3.0存取控制单元，USB控制单元206-2为USB2.0存取控制单元，而USB控制单元206-3为USB1.0或USB1.1存取控制单元。在此实施例中，USB模块208-1可为USB3.0接口的读卡机装置或储存装置，例如存储卡（MEMORY CARD）或随身盘(FLASH DRIVE)，USB模块208-2可为USB2.0接口的储存装置，而USB模块208-3可为USB1.0/1.1接口的鼠标或储存装置。
图2所新增的模式切换单元210可将开关单元204-2的输出端电性连接至USB控制单元206-2或USB控制单元206-3以选择测试USB2.0或USB1.1/1.0的传输。
当使用者将模式切换单元210电性连接至USB控制单元206-2，讯号流程大致皆与图1的实施例相同，差别仅在于图2实施例的数据端口D2此时是用以测试USB2.0。详细而言，当判断USB连接器或USB端口的数据端口D1正常时，USB控制单元206-1发出控制讯号至开关单元204-2，以将开关单元104-2导通（ENABLE），由于此时模式切换单元210电性连接至USB控制单元206-2，因此电源仅将被提供至USB控制单元206-2，而后进行USB2.0的测试。
当使用者将模式切换单元210电性连接至USB控制单元206-3，此时数据端口D2用以测试USB1.0/1.1。详细而言，当判断USB连接器或USB端口的数据端口D1正常时，USB控制单元206-1发出控制讯号至开关单元204-2，以将开关单元104-2导通（ENABLE），由于此时模式切换单元210电性连接至USB控制单元206-3，因此电源仅将被提供至USB控制单元206-3，而后进行USB1.0/1.1的测试。
图3是显示根据本发明图1所示的通用序列总线测试装置的方法实施例的操作流程图。在步骤S302中，当微处理器102接收到来自电子装置的USB端口的电源时，微处理器102将延迟一段时间（例如，延迟1秒）。接着于步骤S304，微处理器102将第一开关单元（开关单元104-1）导通，以将电源提供至第一USB控制单元（USB控制单元106-1）。
于步骤S306中，第一USB控制单元接收到电源后，第一USB控制单元经由第一数据端口（数据端口D1）与电子装置进行连接测试。若第一数据端口连结测试结果为正常，于步骤S308中，第一USB控制单元提供控制讯号至第二开关单元（开关单元104-2）的控制端以导通第二开关单元并将电源提供至第二USB控制单元（USB控制单元106-2）。于一具体实施例中，第一USB接口为USB3.0接口。
于步骤S310中，电子装置通过第一USB控制单元与第一USB模块（USB模块108-1）进行读写测试。接着于步骤S312，第二USB控制单元经由第二数据端口（数据端口D2）与电子装置进行连接测试。若第二数据端口连接正常，于步骤S314，电子装置通过第二USB控制单元与第二USB模块（USB模块108-2）进行读写测试。于一具体实施例中，第二USB接口为USB2.0或USB1.1/1.0接口。
需注意到，虽仅在步骤S310中提到电子装置时通过第一USB控制单元与第一USB模块进行读写测试，然而在步骤S312时，电子装置可能仍在进行与第一USB模块的读写测试。意即，即使进入步骤S312至S316中，电子装置仍可同时与第一USB模块进行读写测试，直到测试结束后再停止，如此得以缩短测试时间。
另一方面，本发明图2所示的通用序列总线测试装置200的操作流程亦类似于图3所示的流程，差别在于，在步骤S308时，若模式切换单元210将开关单元204-2的输出端电性连接至第二USB控制单元，电源将被提供至第二USB控制单元。若模式切换单元210将开关单元204-2的输出端电性连接至第三USB控制单元，电源将被提供至第三USB控制单元。接着于步骤S310至S314由获得电源的第二USB控制单元或第三USB控制单元与电子装置进行连接测试，而后再通过对应第二USB控制单元的第二USB模块或对应第三USB控制单元的第三USB模块进行读写测试。
上述方法显示的步骤用以举例，然而其并非必须依照该指示执行。该步骤皆可于根据本发明实施例的精神以及范畴下适当地加入，替代，改变顺序，以及/或是删去。
本发明说明书的各请求项由各别的实施例组成，且合并不同请求项以及/或是不同实施例仍为本发明的范围并对于本领域的技术人员在参酌本说明书后为明显。

Claims (10)

1.一种通用序列总线测试装置，适用于具有一USB端口的一电子装置，包括：
一微处理器，当连接至上述USB端口的一电源端口后，接收一电源；
一第一USB控制单元，从上述微处理器接收上述电源，藉由上述USB端口的一第一数据端口与上述电子装置进行一第一连接测试；
一第二USB控制单元，从上述第一USB控制单元接收上述电源，藉由上述USB端口的一第二数据端口与上述电子装置进行一第二连接测试；以及
其中，当上述第一USB控制单元接收到上述电源时，上述第一USB控制单元延迟一第一既定时间后将上述电源提供至上述第二USB控制单元，以及
其中，上述电子装置根据上述第一连接测试的结果判断上述USB端口的上述第一数据端口是否正常，以及根据上述第二连接测试的结果判断上述USB端口的上述第二数据端口是否正常。
2.如权利要求1所述的通用序列总线测试装置，其中，当上述微处理器连接至上述USB端口的上述电源端口时，上述微处理器还延迟一第二既定时间后提供上述电源至上述第一USB控制单元。
3.如权利要求1所述的通用序列总线测试装置，还包括：
一第一USB模块，耦接至上述第一USB控制单元；
其中，当上述第一USB控制单元完成上述第一连接测试后，上述第一USB控制单元通过上述第一USB控制单元与上述第一USB模块进行一第一读写测试。
4.如权利要求1所述的通用序列总线测试装置，还包括：
一第二USB模块，耦接至上述第二USB控制单元；
其中，当上述第二USB控制单元完成上述第二连接测试后，上述第二USB控制单元通过上述第二USB控制单元与上述第二USB模块进行一第二读写测试。
5.如权利要求1所述的通用序列总线测试装置，还包括：
一第一开关单元，耦接于上述USB端口的上述电源端口与上述第一USB控制单元之间，其中，上述微处理器藉由导通上述第一开关单元以将上述电源提供至上述第一USB控制单元。
6.如权利要求5所述的通用序列总线测试装置，还包括：
一第二开关单元，耦接于上述USB端口的上述电源端口与上述第二USB控制单元之间，其中，上述第一USB控制单元藉由导通上述第二开关单元以将上述电源提供至上述第二USB控制单元。
7.如权利要求5所述的通用序列总线测试装置，还包括：
一第二开关单元，具有一输入端以及一输出端，上述输入端耦接至上述USB端口的上述电源端口；
一第三USB控制单元，当接收到上述电源时，藉由上述USB端口的上述第二数据端口与上述电子装置进行一第三连接测试；以及
一模式切换单元，分别耦接上述第二USB控制单元、上述第三USB控制单元以及上述第二开关单元，上述模式切换单元选择性地将上述第二开关单元的上述输出端电性连接至上述第二USB控制单元或上述第三USB控制单元。
8.如权利要求7所述的通用序列总线测试装置，其中，当上述模式切换单元将上述第二开关单元的上述输出端电性连接至上述第二USB控制单元时，上述第一USB控制单元藉由导通上述第二开关单元以将上述电源提供至上述第二USB控制单元，以及当上述模式切换单元将上述第二开关单元的上述输出端电性连接至上述第三USB控制单元时，上述第一USB控制单元藉由导通上述第二开关单元以将上述电源提供至上述第三USB控制单元。
9.如权利要求8所述的通用序列总线测试装置，其中上述第一USB控制单元为USB3.0存取控制单元，上述第二USB控制单元属于USB2.0存取控制单元，以及上述第三USB控制单元属于USB1.0存取控制单元或USB1.1存取控制单元。
10.如权利要求1所述的通用序列总线测试装置，其中上述第一USB控制单元为USB3.0存取控制单元，上述第二USB控制单元属于USB2.0或USB1.1/1.0存取控制单元。
CN201310159543.3A 2013-04-09 2013-05-03 通用序列总线测试装置 Expired - Fee Related CN104102561B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102112455A TWI488038B (zh) 2013-04-09 2013-04-09 通用序列匯流排測試裝置
TW102112455 2013-04-09

Publications (2)

Publication Number Publication Date
CN104102561A true CN104102561A (zh) 2014-10-15
CN104102561B CN104102561B (zh) 2017-07-14

Family

ID=51655366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310159543.3A Expired - Fee Related CN104102561B (zh) 2013-04-09 2013-05-03 通用序列总线测试装置

Country Status (3)

Country Link
US (1) US9158609B2 (zh)
CN (1) CN104102561B (zh)
TW (1) TWI488038B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033400A (zh) * 2015-03-18 2016-10-19 瑞昱半导体股份有限公司 通用串行总线(usb)缆线种类检测装置及方法
CN107783865A (zh) * 2016-08-26 2018-03-09 神讯电脑(昆山)有限公司 Usb测试器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104615524B (zh) * 2015-02-15 2017-06-16 易测智能科技（天津）有限公司 移动终端用的usb插拔测试方法
US20170138998A1 (en) * 2015-11-16 2017-05-18 Mediatek Inc. Testing Device for Connection Interface and Related Testing Methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030056036A1 (en) * 2001-09-14 2003-03-20 Carlton Gary Don Apparatus and method for testing universal serial bus communication
CN2595094Y (zh) * 2003-01-07 2003-12-24 德颐科技股份有限公司 可扩充式通用串接总线测试器
US20040078716A1 (en) * 2002-08-29 2004-04-22 Stefan Schulze Extended host controller test mode support
CN201654767U (zh) * 2009-11-25 2010-11-24 英业达股份有限公司 笔记型电脑连接端口的测试装置
CN101923506A (zh) * 2009-06-11 2010-12-22 英业达股份有限公司 测试装置
CN102176702A (zh) * 2011-02-18 2011-09-07 威盛电子股份有限公司 测试系统及测试方法
CN102426559A (zh) * 2010-08-10 2012-04-25 巴比禄股份有限公司 外围设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414212A (en) * 2003-01-29 2004-08-01 Elan Microelectronics Corp Method to test a memory device having USB interface and the memory device
US20080021693A1 (en) * 2006-07-21 2008-01-24 Microsoft Corporation Storage Device Simulator
CN101546285B (zh) * 2008-03-25 2012-01-25 鸿富锦精密工业（深圳）有限公司 Usb接口i/o板测试装置
CN101957419A (zh) * 2009-07-16 2011-01-26 鸿富锦精密工业（深圳）有限公司 贴装内存卡连接器测试装置
CN103163390A (zh) * 2011-12-08 2013-06-19 鸿富锦精密工业（深圳）有限公司 Usb接口测试装置
US9047257B2 (en) * 2012-10-11 2015-06-02 Synopsys, Inc. Concurrent host operation and device debug operation with single port extensible host interface (xHCI) host controller

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030056036A1 (en) * 2001-09-14 2003-03-20 Carlton Gary Don Apparatus and method for testing universal serial bus communication
US20040078716A1 (en) * 2002-08-29 2004-04-22 Stefan Schulze Extended host controller test mode support
CN2595094Y (zh) * 2003-01-07 2003-12-24 德颐科技股份有限公司 可扩充式通用串接总线测试器
CN101923506A (zh) * 2009-06-11 2010-12-22 英业达股份有限公司 测试装置
CN201654767U (zh) * 2009-11-25 2010-11-24 英业达股份有限公司 笔记型电脑连接端口的测试装置
CN102426559A (zh) * 2010-08-10 2012-04-25 巴比禄股份有限公司 外围设备
CN102176702A (zh) * 2011-02-18 2011-09-07 威盛电子股份有限公司 测试系统及测试方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033400A (zh) * 2015-03-18 2016-10-19 瑞昱半导体股份有限公司 通用串行总线(usb)缆线种类检测装置及方法
CN106033400B (zh) * 2015-03-18 2019-04-05 瑞昱半导体股份有限公司 通用串行总线缆线种类检测装置及方法
CN107783865A (zh) * 2016-08-26 2018-03-09 神讯电脑(昆山)有限公司 Usb测试器
CN107783865B (zh) * 2016-08-26 2021-02-12 神讯电脑(昆山)有限公司 Usb测试器

Also Published As

Publication number Publication date
TWI488038B (zh) 2015-06-11
TW201439750A (zh) 2014-10-16
US9158609B2 (en) 2015-10-13
US20140304555A1 (en) 2014-10-09
CN104102561B (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
CN107111588B (zh) 经由USB端口使用PCIe协议的数据传输
US9535117B2 (en) System debug using an all-in-one connector
CN108519938B (zh) 存储芯片兼容性测试方法、系统和测试主机
US8762746B1 (en) Power management in electronic devices
CN108475227B (zh) 测试功能组件及数据调试方法
TWI436204B (zh) 測試系統及測試方法
EP3274836B1 (en) System and method to enable closed chassis debug control interface using a usb type-c connector
CN104102561A (zh) 通用序列总线测试装置
CN112041827B (zh) 自动usb主机检测和端口配置方法及装置
CN108346404B (zh) 一种时序控制器及屏驱动电路的参数调试方法
CN209560436U (zh) 一种NVMe硬盘背板
CN104699576A (zh) 串行通信测试装置、包括该装置的系统及其方法
CN112799985B (zh) Usb接口控制方法、usb控制电路及智能网联设备主板
US20140149815A1 (en) System and method for programming chips on circuit board through boundary scan technology
CN109298266A (zh) 测试系统、测试方法、测试装置及存储介质
CN112269120A (zh) 接口信号回环测试方法、装置、计算机设备和存储介质
CN219225016U (zh) 一种Retimer芯片的FPGA原型测试板
CN104572375A (zh) 一种通过显示器接口实现计算机诊断的方法及装置
CN105094886A (zh) 一种从pc机烧录序列号至含rs485总线的下位机的装置和方法
CN113986600B (zh) 一种用于芯片串行接口的测试方法、装置和芯片
CN104615558A (zh) 一种数据传送方法及电子装置
CN113901754B (zh) 基于fpga的以太网macip的板级验证结构和方法
TW201341812A (zh) 傳輸介面及判斷傳輸訊號之方法
US10346265B2 (en) Protocol aware testing engine for high speed link integrity testing
CN116340220A (zh) Usb通信接口适配器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170714