CN100549711C - 远程集成电路测试方法和装置 - Google Patents

远程集成电路测试方法和装置 Download PDF

Info

Publication number
CN100549711C
CN100549711C CNB200510124294XA CN200510124294A CN100549711C CN 100549711 C CN100549711 C CN 100549711C CN B200510124294X A CNB200510124294X A CN B200510124294XA CN 200510124294 A CN200510124294 A CN 200510124294A CN 100549711 C CN100549711 C CN 100549711C
Authority
CN
China
Prior art keywords
test
group
access mechanism
test access
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510124294XA
Other languages
English (en)
Other versions
CN1841076A (zh
Inventor
阿龙·M·沃兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of CN1841076A publication Critical patent/CN1841076A/zh
Application granted granted Critical
Publication of CN100549711C publication Critical patent/CN100549711C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface

Abstract

本发明提供了用于远程测试安装在集成电路系统中的集成电路的方法和系统。该集成电路配备有用于测试集成电路内的功能块的测试结构和被配置用于接收控制测试结构的测试向量的测试访问机制。测试向量经由远程计算机的并行端口和并行电缆被施加到集成电路系统的并行端口的引脚，所述引脚被连接到在感兴趣的集成电路中实现的测试访问机制的信号端口，从而允许在集成电路被安装在其本地系统中的同时对该集成电路执行远程测试。

Description

远程集成电路测试方法和装置
技术领域
本发明涉及远程集成电路测试方法和装置。
背景技术
集成电路测试在用于确认给定设计的适当操作的设计层面上和在用于在出货前确保给定的集成电路(IC)满足所有制造规格的制造层面上都是非常重要的。响应于IC复杂性的逐渐提高以及客户对高质量和低故障率的越来越大的需求，集成电路制造工业已经开发出用于集成电路、集成电路装置和印制电路板装置的大型、复杂且昂贵的测试器，以用于执行这些测试。这些精密的测试器需要知识丰富的工程师开发出完备的测试套件以用于测试IC的很多方面，包括连续性测试、功能性测试、电流测试等等。因此，集成电路制造商通常雇用专门的测试工程师来开发这些测试套件。还因此，通过了测试的集成电路的可靠性等级很高。
但是，一旦IC被装配到更大型系统中和被安装到客户所在地，针对该大型系统的故障的IC诊断测试可能难以执行。对于初学者，如果不在物理上从系统移除IC并将其发送到远程测试地点(例如制造商)以待诊断，则无法获得对精密测试器的访问，所述精密测试器可以判断IC是否有缺陷，和/或是否可执行修理和执行哪些修理来克服识别出的问题。但是，即使在使用精密测试器和使用IC制造测试的测试工程师所设计的测试对IC进行测试时，某些缺陷也可能无法被意识到，这是因为导致系统缺陷操作的环境可能无法被制造测试所再生，换句话说，IC的缺陷操作可能只能被IC所安装在的系统内的操作所再生。此外，即使在IC易于被移除时，从系统移除IC的情况也会使被从中移除的系统数日内都能力较弱，这在某些情况下对客户来说代价可能是很大的。依赖于各种与商业相关的因素，负责系统内IC的适当操作性能的公司会将负责诊断的现场工程师派往客户所在地，和/或可能替换客户系统内的IC。这两种解决方案对负责的公司和客户之一或其两者来说，在旅行成本、工程时间、替换IC的成本和系统停机时间等方面代价都是非常高的。此外，如果问题的原因是由于超出IC规格的系统状态，则对IC的简单替换可能无法解决该问题。
在制造测试工业内，当前在提高集成电路的制造可测试性方面的趋势包括测试设计(DFT)和并发测试(CCT)技术。DFT技术是使电路可测试性适合于并关联于制造环境开发的一般设计程序、惯例和规则。DFT需要在集成电路本身上添加独立于实现该集成电路的预期功能的电路的专用测试硬件。传统的DFT技术包括扫描技术(例如使用IEEE 1149.1边界扫描和联合测试访问标准(JTAG)协议)、内置自测试(BIST)和IDDQ测试。
在测试期间，集成电路被置于测试模式中，该测试模式不同于其正常操作模式。当处于测试模式时，测试数据在DFT专用测试硬件的控制下被发送到功能块，而不是来自外部集成电路焊盘(即，DFT硬件取代用于数据/地址/控制I/O信号的I/O引脚)。DFT硬件将测试数据施加到被测块，并接收返回的结果。对结果数据的分析可以由DFT硬件执行，或者可以被输出到外部测试器设备以待离线分析。
DFT硬件通常被设计为减少测试访问所需的全部功能测试通道的数量(以及因此减少物理测试探针的数量)。这是使用各种技术来实现的。在扫描测试中，对于被测功能电路块的每个感兴趣的输入和输出实现一个扫描存储单元。所述扫描存储单元连接成串行链，该串行链的输入端连接到集成电路的扫描输入(scan-in)端口，而其输出端被连接到集成电路的扫描输出(scan-out)端口。
DFT设计的特征通常在于数据所通过的集中型或分散型测试访问机制(TAM)。在传统的DFT测试中，这些TAM从被直接连接到测试器资源的集成电路引脚或焊盘接收测试数据。测试数据经由串行扫描加载操作被加载到扫描链中，例如使用IEEE 1149.1边界扫描和JTAG协议，这里通过引用将其教导的所有内容结合于此。这些扫描存储单元被与来自另一功能电路块或来自在集成电路的正常操作期间使用的集成电路I/O焊盘的数据路径一起复用。鉴于此，当集成电路被置于测试模式时，数据被从各个扫描存储单元施加到被测功能电路块的感兴趣的输入端和输出端，而当集成电路被置于正常操作模式时，数据经由正常数据路径(通常来自集成电路上的另一功能块的I/O引脚或I/O信号)被施加到被测功能电路块的输入端和输出端。在标准JTAG协议中，数据经由测试数据输入(TDI)串行输入端口被加载到扫描链中，并且数据经由测试数据输出(TDO)串行输出端口从扫描链输出。因此，仅仅经由集成电路的5个焊盘就可获得对集成电路内的任意数目的I/O端口的访问。这些焊盘包括为以下5方面指定的焊盘：用于设置JTAG电路的控制操作的测试模式选择(TMS)；用于将数据输入到扫描链的测试数据输入(TDI)；用于接收从扫描链输出的数据的测试数据输出(TDO)；用于为JTAG状态机计时并传输扫描链内数据的测试时钟(TCK)；以及用于将JTAG状态机和扫描链数据初始化到初始已知状态的测试复位(TRST)。
在IEEE 1149.1边界扫描和JTAG协议中，数据被串行施加到集成电路，因此需要更多时间来执行测试。因此，可以实现并发测试(CCT)和压缩技术来帮助减少测试时间。CCT技术允许对集成电路上的独立功能块执行独立而并发的测试(即并行测试)。CCT技术依赖于：在设计阶段，将整个想要测试的集成电路功能中的功能划分到可独立测试的功能块中。
因此，将希望通过提供能够减少所需的集成电路测试引脚/焊盘数，减少测试时间并且更经济的集成电路测试技术来克服上述现有技术的问题。
发明内容
根据本发明的一个方面，提供了一种用于远程控制安装在远程系统中的集成电路的方法，所述集成电路包括一个或多个功能块、被配置用于测试所述一个或多个功能块的一个或多个测试结构以及测试访问机制，该测试访问机制处理在其各个相应信号端口上接收到的测试访问机制输入向量，以控制所述一个或多个测试结构，所述方法包括以下步骤：经由计算机获得第一组测试访问机制信号向量，其中每个包含一组其各自的数据和/或控制值，这组数据和/或控制值将被施加到安装在所述远程系统中的集成电路的测试访问机制的各个相应信号端口；经由所述计算机中的第一通信接口，将所述第一组测试访问机制信号向量发送到所述远程系统中的第二通信接口，该第二通信接口执行操作，以影响所述第一组测试访问机制信号向量对所述集成电路的测试访问机制的各个相应信号端口的施加；以及经由所述计算机中的所述第一通信接口，接收第二组测试访问机制信号向量，该第二组测试访问机制信号向量包含被输出到所述集成电路的测试访问机制的各个相应信号端口上，并通过所述远程系统的第二通信接口被发送到所述计算机的第一通信接口的测试结果数据，其中所述发送步骤包括：经由所述计算机，将所述第一组测试访问机制信号向量分别写入所述计算机的第一并行端口的第一组的各个引脚，所述第一并行端口的第一组的各个引脚经由并行电缆被分别连接到第二并行端口的第二组的各个相应引脚，所述第二并行端口的第二组的各个引脚被分别连接到所述集成电路的测试访问机制的各个相应信号端口；并且所述接收步骤包括：从所述计算机的第一并行端口的第一组的各个引脚读取所述第二组测试访问机制信号向量，所述第二组测试访问机制信号向量包括被输出到所述集成电路的测试访问机制的各个相应信号端口上的测试结果数据。
在一个实施例中，所述第一组测试访问机制信号向量包括功能测试套件，该功能测试套件用于测试所述集成电路的一个或多个功能块的功能。
在另一个实施例中，所述获得步骤包括：将图形用户界面呈现给用户，所述图形用户界面提供了用于输入所述第一组测试访问机制信号向量的装置；以及接收由用户输入的所述第一组测试访问机制信号向量。
在另一个实施例中，所述第一组测试访问机制信号向量包括功能测试套件，该功能测试套件用于测试所述集成电路的一个或多个功能块的功能。
根据本发明的另一方面，提供了一种用于远程控制安装在远程系统中的集成电路的装置，所述集成电路包括一个或多个功能块、被配置用于测试所述一个或多个功能块的一个或多个测试结构以及测试访问机制，该测试访问机制处理在其各个相应信号端口上接收到的测试访问机制输入向量，以控制所述一个或多个测试结构，所述装置包括：用于经由计算机获得第一组测试访问机制信号向量的装置，所述第一组测试访问机制信号向量中的每个包含一组其各自的数据和/或控制值，这组数据和/或控制值将被施加到安装在所述远程系统中的集成电路的测试访问机制的各个相应信号端口；用于经由所述计算机中的第一通信接口将所述第一组测试访问机制信号向量发送到所述远程系统中的第二通信接口的装置，该第二通信接口执行操作，以影响所述第一组测试访问机制信号向量对所述集成电路的测试访问机制的各个相应信号端口的施加；以及用于经由所述计算机中的所述第一通信接口接收第二组测试访问机制信号向量的装置，该第二组测试访问机制信号向量包含被输出到所述集成电路的测试访问机制的各个相应信号端口上，并通过所述远程系统的第二通信接口被发送到所述计算机的第一通信接口的测试结果数据，其中用于发送的装置包括：用于经由所述计算机将所述第一组测试访问机制信号向量分别写入所述计算机的第一并行端口的第一组的各个引脚的装置，所述第一并行端口的第一组的各个引脚经由并行电缆被分别连接到第二并行端口的第二组的各个相应引脚，所述第二并行端口的第二组的各个引脚被分别连接到所述集成电路的测试访问机制的各个相应信号端口；并且用于接收的装置包括：用于从所述计算机的第一并行端口的第一组的各个引脚读取所述第二组测试访问机制信号向量的装置，所述第二组测试访问机制信号向量包括被输出到所述集成电路的测试访问机制的各个相应信号端口上的测试结果数据。
在一个实施例中，所述第一组测试访问机制信号向量包括功能测试套件，该功能测试套件用于测试所述集成电路的一个或多个功能块的功能。
在另一个实施例中，用于获得的装置包括：用于将图形用户界面呈现给用户的装置，所述图形用户界面提供了用于输入所述第一组测试访问机制信号向量的装置；以及用于接收由用户输入的所述第一组测试访问机制信号向量的装置。
在另一个实施例中，所述第一组测试访问机制信号向量包括功能测试套件，该功能测试套件用于测试所述集成电路的一个或多个功能块的功能。
根据本发明的另一方面，提供了一种用于远程控制安装在远程系统中的集成电路的方法，所述集成电路包括一个或多个功能块、被配置用于测试所述一个或多个功能块的一个或多个测试结构以及测试访问机制，该测试访问机制处理在其各个相应信号端口上接收到的测试访问机制输入向量，以控制所述一个或多个测试结构，所述方法包括以下步骤：经由计算机获得第一组测试访问机制信号向量，其中每个包含一组其各自的数据和/或控制值，这组数据和/或控制值将被施加到安装在所述远程系统中的集成电路的测试访问机制的各个相应信号端口；经由所述计算机将所述第一组测试访问机制信号向量写入到所述计算机的第一并行端口的第一组的各个引脚，所述第一并行端口的第一组的各个引脚经由并行电缆被连接到第二并行端口的第二组的各个相应引脚，所述第二并行端口的第二组的各个引脚被连接到所述集成电路的测试访问机制的各个相应信号端口；以及从所述计算机的第一并行端口的第一组的各个引脚中读取第二组测试访问机制信号向量，所述第二组测试访问机制信号向量包括被输出到所述集成电路的测试访问机制的各个相应信号端口上的测试结果数据。
在一个实施例中，所述第一组测试访问机制信号向量包括功能测试套件，该功能测试套件用于测试所述集成电路的一个或多个功能块的功能。
根据本发明的另一方面，提供了一种用于远程控制安装在远程系统中的集成电路的装置，所述集成电路包括一个或多个功能块、被配置用于测试所述一个或多个功能块的一个或多个测试结构以及测试访问机制，该测试访问机制处理在其各个相应信号端口上接收到的测试访问机制输入向量，以控制所述一个或多个测试结构，所述装置包括：用于经由计算机获得第一组测试访问机制信号向量的装置，该第一组测试访问机制信号向量中的每个包含一组其各自的数据和/或控制值，这组数据和/或控制值将被施加到安装在所述远程系统中的集成电路的测试访问机制的各个相应信号端口；用于经由所述计算机将所述第一组测试访问机制信号向量写入到所述计算机的第一并行端口的第一组的各个引脚的装置，所述第一并行端口的第一组的各个引脚经由并行电缆被连接到第二并行端口的第二组的各个相应引脚，所述第二并行端口的第二组的各个引脚被连接到所述集成电路的测试访问机制的各个相应信号端口；以及用于从所述计算机的第一并行端口的第一组的各个引脚中读取第二组测试访问机制信号向量的装置，所述第二组测试访问机制信号向量包括被输出到所述集成电路的测试访问机制的各个相应信号端口上的测试结果数据。
在一个实施例中，所述第一组测试访问机制信号向量包括功能测试套件，该功能测试套件用于测试所述集成电路的一个或多个功能块的功能。
本发明是用于允许从远程计算机测试和/或控制配备有测试访问机制的集成电路的方法和装置。本发明允许在无需从感兴趣的集成电路的本地系统中移除该集成电路的情况下，对该集成电路进行测试和/或控制。在优选实施例中，控制信号通过并行电缆从远程计算机传递到包含感兴趣的集成电路的系统(即本地系统)。优选地，远程计算机执行图形用户界面，该图形用户界面允许用户配置在其上输出控制信号的并行端口的引脚。GUI允许用户输入将被施加到感兴趣的集成电路的测试向量。以接口连接GUI软件的I/O部分的控制软件向已配置的并行端口的引脚写入测试向量。包含感兴趣的集成电路的系统还包括并行端口。由远程计算机施加的控制信号在本地系统并行端口的引脚上被接收，所述引脚被电连接到感兴趣的集成电路的相应焊盘。在优选实施例中，感兴趣的集成电路的测试访问机制被实现为执行IEEE 1149.1协议的测试访问端口(TAP)，以及对应于代表如下信号的信号的控制信号：测试模式选择(TMS)信号、测试数据输入(TDI)信号、测试数据输出(TDO)信号、测试时钟(TCK)信号和测试复位(TRST)信号。
因为本发明能够在不从感兴趣的集成电路的本地系统中移除该集成电路的情况下远程控制和/或测试该集成电路，因此利用最小限度的探针接触而无需使用大型工业ICT测试器(即无需使用专用集成电路测试器)就可以测试感兴趣的集成电路，并且还可以在集成电路的生命周期中的多个阶段执行测试。另外，本发明可以适合于允许并行测试多个具有相同设计的集成电路。
本发明所具有的优点很多。通过安装了感兴趣的集成电路的系统的并行端口，测试站计算机可以经由感兴趣的集成电路的测试访问机制(例如根据IEEE 1149.1协议实现的TAP)被连接到芯片的DFT结构。然后，数据可以从远程计算机被施加到集成电路的DFT结构，而无需将任何数字测试器资源连接到被测设备(DUT)，并且无需从感兴趣的集成电路的本地系统中移除该集成电路。由感兴趣的集成电路生成的结果数据可以通过相同的并行电缆通信通道返回到远程计算机。为此，由IC制造商或测试工程师生成的制造和诊断测试可以被应用到IC，以判断该IC是否在系统内正常工作，从而判断本地系统中观察到的故障是否由该IC所导致。此外，如果测试确定IC没有在正常工作，则可以对测试结果进行分析，以识别IC中的故障，从而帮助判断是否可在不从其本地系统移除IC的情况下执行任何修复。
本发明大大减少了与ASIC的现场测试和调试相关的成本。鉴于此，感兴趣的集成电路无需从其系统中移除，并被返回制造商以在工业ICT测试器中进行测试。另外，由于本发明在本地系统和远程计算机中仅需要软件应用程序和可兼容的通信接口(例如在当今计算机系统中普遍存在的按标准实现的并行端口)，并且本地系统的通信接口连接到感兴趣的集成电路的测试访问机制信号焊盘，因此可以由现场操作者(利用经由与ASIC的故障排除工程师之间的电话通话而得到的适当的指令、网站的故障排除指令、写成的手册等)执行测试和控制脚本。这减少了制造商或其他责任方向经受故障的地点派出现场代表的需求。
附图说明
通过结合附图参考以下详细描述，将更完整地了解并且更好地理解本发明及其很多附带的优点，在附图中，相似的标号指示相同或相似的组件，其中：
图1是根据本发明实现的集成电路测试系统的高层系统框图；
图2是根据本发明实现的系统的优选实施例的示意性框图；
图3是将由本发明的系统测试的示例集成电路的示意性框图；
图4是可以被本发明的系统测试的示例集成电路测试的更详细示意图；
图5A是根据本发明优选实施例实现的GUI显示的示例；
图5B是示出可以生成图5A的GUI显示的GUI I/O模块的软件布局图；
图5C是以接口连接图5B的GUI I/O模块的DUT控制模块的软件布局图；
图6是用于获得TAP脚本文件的GUI对话框显示的示例。
具体实施方式
现在转到附图。图1是示出本发明的一般概念的系统1的高层系统图。如图所示，根据本发明，配备有外部通信接口3(例如并行输出端口、有线网络接口、无线互联网协议接口)的计算机2被配置为通过通信通道4a、4b、...、4n分别与一个或多个系统9a、9b、...、9n通信，其中每个系统都配备有与计算机2的通信接口3兼容的通信接口5a、5b、...、5n。一个或多个系统9a、9b、...、9n中的每一个还包括被测设备(DUT)6a、6b、...、6n(例如ASIC)，该被测设备配备有测试访问机制(TAM)7a、7b、...、7n，例如根据IEEE 1149.1实现的测试访问端口(TAP)。每个TAM 7a、7b、...、7n被连接到或可连接到一个或多个测试设计(DFT)结构8a、8b、...、8n，这些DFT结构被配置为向各个DUT 6a、6b、...、6n内的各种功能块的节点(未示出)施加数据和/或从各个DUT 6a、6b、...、6n内的各种功能块的节点接收数据。在优选实施例中，DUT 6a、6b、...、6n优选地是诸如专用集成电路(ASIC)之类的集成电路，但是DUT也可以是集成电路晶片、经封装的集成芯片、印制电路板等，只要它们包括经由测试访问机制7a、7b、...、7n接收数字测试数据和输出数字输出数据的某种形式的DFT功能即可。
在操作中，测试站2通过通信通道4a、4b、...、4n向系统9a、9b、...、9n发送控制信号和/或测试向量，这些控制信号和/或测试向量将被施加到这些系统9a、9b、...、9n的DUT 6a、6b、...、6n的测试访问机制7a、7b、...、7n。接收到的控制信号和/或测试向量被施加到测试访问机制7a、7b、...、7n，这些测试访问机制7a、7b、...、7n控制DFT8a、8b、...、8n将数据施加到DUT 6a、6b、...、6n的预定节点。由DFT8a、8b、...、8n接收到的输出数据在由测试站2生成的信号的控制下，经由测试访问机制7a、7b、...、7n被发送出去，并通过通信通道4a、4b、...、4n而到达测试站2。
如果用于实现通信接口3和通信通道4a、4b、...、4n的通信接口/协议支持到多个设备的数据的同时传输(例如支持到多个IP地址的数据传输的无线IP协议)，则可以并行测试/控制多个DUT 6a、6b、...、6n。
图2是根据本发明实现的系统100的优选实施例的示意性框图。如图所示，系统100被配置为具有远程计算机110，该远程计算机110经由并行电缆115与系统120(在下文中称为“被测系统”120)通信。远程计算机110被配置为具有处理器111、存储器112、并行端口114和以接口连接监视器102和键盘104的输入/输出(I/O)控制113。处理器111执行驻留在存储器112中的程序指令，在该优选实施例中，存储器112采取图形用户界面(GUI)I/O模块150和被测设备(DUT)模块160的形式。
被测系统120包括可以如下文所述被远程计算机110测试和/或控制的被测集成电路设备(DUT)130。除了DUT 130之外，被测系统120还至少包括并行端口124，并且还可以包括其他系统组件，例如系统处理器122。
图3是根据本发明实现的示例DUT 130的示意性框图。如图所示，DUT 130包括一个或多个数字块134a、134b，其中每个数字块都具有相关的DFT硬件136a、136b(例如扫描包装器(scan wrapper)，其示例如图4所示，在下文中将论述)，该DFT硬件用于辅助数字块134a、134b的测试。在优选实施例中，DFT硬件136a、136b包括一组扫描包装器，该组扫描包装器包括多个连接到各个数字块的节点的数据单元。在测试模式中，包含在扫描包装器单元中的数据被施加到数字块的节点，而不是经由正常数据路径输入。
芯片130还包括用于将测试数据发送到DFT结构的测试访问机制(TAM)140。TAM 140经由一组输入和/或输出信号端口141a、141b、141c、141d、141e与外部世界通信。TAM信号端口141a、141b、141c、141d、141e经由线路132a、132b、132c、132d、132e被连接到相应的DUT输入/输出焊盘131a、131b、131c、131d、131e以接收测试向量121，从而允许外部世界(即DUT 130外部)访问TAM 140。如下文将更详细描述的，TAM 140实现符合IEEE 1149.1协议的TAP，并且DUT焊盘131a、131b、131c、131d、131e，TAM信号端口141a、141b、141c、141d、141e和连接线路132a、132b、132c、132d、132e分别传送测试向量121中分别对应于测试模式选择(TMS)信号、测试数据输入(TDI)信号、测试数据输出(TDO)信号、测试时钟(TCK)信号和测试复位(TRST)信号的位。
在DUT 130外部，DUT焊盘131a、131b、131c、131d、131e例如经由印制电路板(PCB)导电线125a、125b、125c、125d、125e连接到被测系统120的并行端口124的预定引脚124a、124b、124c、124d、124e。因此，在并行端口124的引脚124a、124b、124c、124d、124e上接收到的测试向量121被施加到DUT 130的DUT焊盘131a、131b、131c、131d、131e，并且因此被施加到TAM 140的TAM信号端口141a、141b、141c、141d、141e。相反，来自TAM 140的输出向量被从输出TAM信号端口分别传输到并行端口124的各个相应引脚。
远程计算机110执行如下的GUI I/O模块150，该GUI I/O模块150获得用户输入，并基于用户输入激活DUT控制模块160中的控制功能。远程计算机110执行如下的DUT控制模块160，该DUT控制模块160在经由并行电缆115连接到被测系统120的并行端口124的相应预定引脚124a、124b、124c、124d、124e的并行端口114的预定引脚114a、114b、114c、114d、114e上写入测试向量121。远程计算机110还执行如下的DUT控制模块160，该DUT控制模块160在经由并行电缆115连接到被测系统120的并行端口124的相应预定输出引脚124a、124b、124c、124d、124e的并行端口114的预定输入引脚114a、114b、114c、114d、114e上接收测试向量121。
现在参考图4，该图示出了可以实现图3的DUT 130的DUT 250的更详细实现方式图。如图所示，DUT 250包括根据标准的IEEE 1149.1JTAG标准实现的TAP 210，其具有一个TDI端口201和一个TDO端口202。
测试指令和测试数据经由TDI端口201被串行输入到DUT 200。测试结果和状态信息经由TDO端口202从DUT 200返回。TAP 210包括测试访问端口(TAP)控制器228，其接收测试时钟(TCK)203信号(由TAM TCK信号端口处的测试向量施加)和测试模式选择(TMS)204信号(由TAM TMS信号端口处的测试向量施加)。TAP控制器228控制在TDI端口201上接收到的数据的翻译。TAP控制器228是由TCK信号203计时的同步有限状态机，并且处理TMS信号204以确定通过指令寄存器224、旁路寄存器226、混杂寄存器222和扫描包装器232、234、236中的一个或多个的数据流的操作。TMS信号204确定TAP 210的操作。某些0和1的序列将TAP 210置于各种模式中，例如正常模式(即芯片的正常操作模式，在该模式中，DFT电路对集成电路的应用逻辑来说是透明的)、扫描模式(在该模式中，一个或多个扫描链的输入端被连接到TDI端口201，并且一个或多个扫描链232、234、236的输出端被连接到TDO端口202)、捕获模式(在该模式中，数据被串行加载到指令寄存器224、旁路寄存器226、混杂寄存器222或者一个或多个扫描链232、234、236中的一个或多个中)和更新模式(在该模式中，存储在扫描链232、234、236的扫描存储单元中的数据被从各个扫描存储单元输出端输出)。
DUT 200包括并行端口216，该端口216通过并行电缆270接收测试向量。并行端口216的接收来自测试站的TAP信号的引脚被连接到TAP信号端口。TCK信号203和TMS信号204被输入到TAP控制器228。TCK信号203使在控制器228中实现的TAP状态机步进，并且TMS信号204(与当前状态相结合)确定状态机的下一状态。测试数据分析器214还提取出被并行传递到复用器240的测试数据字节、字或块，所述复用器240的输出端被连接到扫描输入寄存器212、指令寄存器224、混杂寄存器222和旁路寄存器226中的每一个。TAP控制器228控制复用器240的输出。寄存器212的输出端被连接到1到N解复用器的输入端，该1到N解复用器在TAP控制器228的控制下，将寄存器的内容传递到扫描包装器232、234、236的扫描输入端口中的一个选中的扫描输入端口上。指令、旁路数据或混杂数据被发送到TAM混杂寄存器222、指令寄存器224、旁路寄存器226之一。在此实施例中，根据标准边界扫描规范，测试数据被串行移位到所选中的寄存器或扫描包装器中。但是，如果扫描包装器232、234、236支持并行加载，则可以从寄存器212并行加载所选中的寄存器或扫描包装器。
TAP控制器228控制从各个扫描包装器232、234、236的扫描存储单元到各个功能块(图4中未示出)的数据施加。
测试数据结果与测试时钟信号TCK 203同步地从扫描包装器232、234、236串行移出到TAP 210的TDO信号端口上，并因此被移出到被测系统200的并行端口216的指定引脚上。
在测试站处，DUT控制模块160从DUT 250接收测试结果，提取出测试结果数据，并优选地将其传递到测试结果分析仪以用于分析。在替换实施例中，测试结果数据被存储以用于随后的分析，或被传输到另一设备以用于分析。
图5A是根据本发明的优选实施例实现的GUI显示300的示例。如图所示，GUI 300显示出多个按钮，包括Run_TAP_Script 302、Get_ID_Code 304、Get_Values 306、TAP_Reset 308和TAP_Reset_High310按钮。为了用户的便利和为了适应具有不同引脚定义的并行端口，GUI显示300还可以显示被测系统的并行端口的引脚输出映射326，并且提供各个下拉式可选引脚列表314、316、318、320、322，以允许用户配置并行端口中分别在其上写入相应信号TMS、TDI、TCK、TDO和TRST中的每一个信号的引脚。GUI 300还可以提供框体324，其用于指定应该在其上写入测试向量的并行端口地址。
图5B的软件布局图示出了可以生成GUI显示300的GUI I/O模块350。如图所示，GUI I/O模块350包括多个生成显示的子例程，包括用于生成窗口300的Display_Window例程351、用于生成Run_TAP_Script按钮钮302的display_Run_Tap_Script_button352、用于生成Get_ID_Code按钮304的display_Get_ID_Code_button 353、用于生成Get_Values按钮306的display_Get_Values_button 354、用于生成TAP_Reset按钮308的display_TAP_Reset_button 355和用于生成TAP_Reset_High按钮310的display_TAP_Reset_High_button 356。GUI I/O模块350还包括get_Run_Tap_Script_button_click例程357、get_Tap_Script_content例程358、get_Get_ID_Code_button_click例程359、get_Get_Values_button_click例程360、get_TAP_Reset_button_click例程361和get_TAP_Reset_High_button_click例程362。这些例程357、358、359、360、361和362监控用户对按钮的激活，并且将控制传输到DUT控制模块370(图5C)中的相应子例程。GUI显示和输入例程是使用GUI设计领域的技术人员公知的标准GUI技术实现的。附加例程(未示出)实现引脚和端口的配置功能。
图5C示出了以接口连接GUI I/O模块350的DUT控制模块370。DUT控制模块370包括多个子例程，这些子例程一般由GUI I/O控制模块350中的相应get_”x”_button_click例程(其中“x”是由用户点击的按钮的名称)激活。这些子例程包括由GUI I/O软件模块350的get_Run_Tap_Script_button_click例程357激活(或者根据实现方式，由get_Tap_Script_content例程358激活)的Run_Tap_Script_Click例程371、由get_Get_ID_Code_button_click例程359激活的Get_ID Code_Click例程372、由get_Get_Values_button_click例程360激活的Get_Values_Click例程373、由get_TAP_Reset_button_click例程361激活的TAP_Reset_Click例程374以及由get_TAP_Reset_High_button_click例程362激活的TAP_Reset_High_Click例程375。
示例性代码在附录A中列出，该附录A示出了DUT控制模块的一个示例性实现方式的Visual Basic源代码。
在操作中，当例如经由鼠标点击而激活按钮时，相应的GUI I/O功能被执行。具体而言，当用户激活GUI显示300上的Run_Tap_Script按钮302时，如图6所示的对话框330(在GUI I/O模块350的get_Tap_Script_content例程358的控制下)弹出，以请求用户选择要执行的测试/控制向量文件。对话框33包括TAP脚本名称框331、目录名称框332、浏览按钮333和运行脚本按钮334。用户可以在TAP脚本名称框331和目录名称框332中分别输入TAP脚本文件的文件名以及TAP脚本文件所在目录。可替换地，用户可以例如经由鼠标点击来激活浏览按钮333以查看另外的对话框，该对话框用于在计算机文件系统中定位所需TAP脚本文件。当所需脚本文件和目录被分别输入到TAP脚本名称框331和目录名称框332中时，用户随后例如经由鼠标点击来激活运行脚本按钮334，以激活下层GUI I/O和DUT控制软件。
运行脚本按钮334的激活将进程控制转移到DUT控制模块370的Run_Tap_Script_Click例程371。用于该例程的代码在附录A中示出，如子例程“sub Run_TAP_Script_Port1_Click()”所示。如该处所示，测试向量以多行文本的形式从所选测试向量文件中被读出。这些行具有4或5位的形式，其中每一位对应于TAP的TCK、TMS、TDI、TDO和TRST(如果存在的话)位。测试向量如GUI 300的所选引脚和端口配置框314、316、318、320、322和324所配置的那样被逐个处理并被写入到引脚上的并行端口。时钟信号TCK在向并行端口的每次写入之间翻转。
该脚本的结果(如果存在)将被存储在GUI显示300的结果窗口312中。这些向量文件优选地由集成电路制造商生成，并且可以包括被用于在制造测试期间检验集成电路的适当操作的同样的功能性测试。鉴于此，IC测试器可以被配置为：除了测试器测试向量之外，还生成TAM测试向量，所述测试器测试向量通常包含在被测集成电路被安放到测试器中时被施加到该集成电路的节点的大量测试器接口引脚(也被称为“针床(bed-of-nails)”)中的每一个的值。例如由Palo Alto，CA的Agilent技术公司制造的Agilent F330或98000系列测试器提供了用于以文件格式生成将在PTAP程序中运行的测试向量的功能。这允许测试向量生成组发送客户测试，该客户测试也可以由Agilent测试器的制造商执行。
当GUI显示300上的Get_ID_Code按钮304被用户激活时，GUI I/O模块350的get_Get_ID_Code_button_click例程359检测到该点击，并将进程控制转移到DUT控制模块370的Get_ID_Code_Click例程372。用于该例程的代码在附录A中示出，如子例程“sub ID_Code_Port1_Click()”所示。在该例程中，TAP控制信号被生成，以指示TAP获得被硬编码在集成电路中的标识代码，并向用户显示该标识代码。鉴于此，常见做法是在集成电路中实现硬编码的标识代码(例如，根据工业标准JEDEC 32位标识代码)。在GUI显示300的窗口312中显示感兴趣的特定集成电路的ID代码使用户能够检验以下各项：(1)所考虑的IC被适当地加电；(2)被测系统的并行端口正常工作；以及(3)将计算机连接到被测系统的电缆正常工作。
当GUI显示300上的Get_Values按钮306被用户激活时，GUI I/O模块350的get_Get_Values_button_click例程360检测到该点击，并将进程控制转移到DUT控制模块370的Get_Values_Click例程373。用于该例程的代码在附录A中示出，如子例程“sub get_Values_click()”所示。在该例程中，DUT控制模块370返回表示并行端口的引脚的当前状态的整数，这可能有助于调试目的。该结果被显示在GUI显示300的结果窗口312中。
当GUI显示300上的TAP_Reset按钮308被用户激活时，GUI I/O模块350的get_TAP_Reset_button_click例程361检测到该点击，并将进程控制转移到DUT控制模块370的TAP_Reset_Click例程374。用于该例程的代码在附录A中示出，如子例程“sub Tap_reset_click()”所示。在该例程中，DUT控制模块370写入向量以将TAM复位到预定的初始状态。
当GUI显示300上的TAP_Reset_High按钮310被用户激活时，GUII/O模块350的get_TAP_Reset_High_button_click例程362检测到该点击，并将进程控制转移到DUT控制模块370的TAP_Reset_High_Click例程375。用于该例程的代码在附录A中示出，如子例程“subTap_reset_high_click()”所示。在该例程中，DUT控制模块370写入向量以使先前设置的TSRT端口的低值翻转，从而使TAM脱离复位模式。
从以上详细描述中显而易见的是，本发明提供了很多优于现有技术的优点。通过在集成电路内实现TAM和DFT结构，并将TAM端口连接到安装了此集成电路的系统的并行端口，本发明允许在不从系统中移除该集成电路的情况下，将测试/控制数据下载到该集成电路，并从该集成电路返回测试结果。然后，由制造商开发的功能测试可以被应用到感兴趣的IC，并且无需昂贵的测试器就可以获得测试结果，从而将测试站的要求降低到配备有并行端口或其他通信(例如无线)接口的简单计算机(例如常用的个人计算机或笔记本电脑)。
虽然已经出于举例说明的目的而公开了本发明的优选实施例，但是本领域技术人员将意识到，在不脱离所附权利要求书中公开的本发明的范围和精神的情况下，可以执行各种修改、添加和替换。例如，应该理解，在说明书和权利要求书中使用的术语“通信接口”包括在测试站计算机和被测系统之间传递测试向量以使TAM测试向量被施加到TAM的信号端口和/或从TAM的信号端口接收TAM测试向量的任何接口。当前公开的发明的其他益处或用途也可能随着时间的流逝而变得显而易见。
附录A
Option Explicit
Dim starttime As Variant
Dim endtime As Variant
Dim elapsedtime As Variant
Dim Result As Boolean
Private Declare Sub Sleep Lib″kernel32″(ByVal dwMilliseconds As
Long)
Private Sub ExitClick()
Unload Me
End Sub
Private Sub Id_code_port1_Click()
Dim filename As String
Dim lineoftext As String
Dim Result As Boolean
Dim PortVal1 As Long
Dim bit_count As Long
Dim idcode_all1 As String
Dim I As Integer
Dim len_line As Long
Open″read_idcode.ascii_data″For Input As#1
 tck＝″0″
 tms＝″0″
tdi＝″0″
 trst＝″1″′trst＝1
 write_val tck，tdi，trst，tins
 tck＝″1″
 write_val tck，tdi，trst，tms
 tck＝″0″
 write_val tck，tdi，trst，tms
 bit count＝1
Do Until EOF(1)
 Line Input#1，lineoftext
 len_line＝Len(lineoftext)
 If Len(lineoftext)＞3 And Len(lineoftext)＜6 Then
  tck＝Mid(lineoftext，1，1)
  tms＝Mid(lineoftext，2，1)
  tdi＝Mid(lineoftext，3，1)
  tdo＝Mid(lineoftext，4，1)
  If Len(lineoftext)＝5Then
   trst＝Mid(lineoftext，5，1)
  End If
  Iftck＝″1″Then′toggle tck
 tck＝″0″
 write_val tck，tdi，trst，tins
   tck＝″1″
  End If  ′toggle tck
  write_val tck，tdi，trst，tms
  Iftdo＝″L″Or tdo＝″r′Or tdo＝″H″Or tdo＝″h″Then′H，h，L，I signals
tdo data
   idcode1(bit_count)＝read_val()
   bit_count＝bit_count+1
  End If
 End If
Loop
idcode all1＝″″
For I＝1 To 32
 idcode_all1＝idcode_all1+idcode1(I)
Next I
′List1.Addltem idcode all1
′List1.Listlndex＝List1.ListCount-1
Text1＝Text1+″IDCODE:″+idcode all1+vbNewLine
Text1.SelStart＝Len(Text1.Text)
Close#1
Open″c:\ptap.txt″For Append As 2
Print#2，idcode_all1
Close#2
End Sub
Private Sub Delay(DelaySeconds As Single)
 Do While DelaySeconds＞1
  Sleep(1000)
  DelaySeconds＝DelaySeconds-1
 Loop
End Sub
Private Sub run_tap_script_port1_Click()
Dim filename As String
Dim lineoftext As String
Dim Result As Boolean
Dim PortVal1，PortVal As Long
Dim len_line As Long
Dim bit_count As Long
Dim idcode_all1，idcode As String
Dim I As Integer
bit_count＝1
CommonDialog1.Filter＝″ASCII Files(*.ascii_data)|*.ascii_data″
CommonDialog1.ShowOpen
If CommonDialog1.filename<>″″Then
 ′Open filename$For Input As#1
 Open CommonDialog1.filename For Input As#1
′format of ascii data
′tck，tms，tdi，tdo，trst_1 or
′tck，tms，tdi，tdo
len line＝0
tck＝″0″
tms＝″0″
tdi＝″0″
trst＝″1″′trst＝1
write_val tck，tdi，trst，tms
tck＝″1″
write_val tck，tdi，trst，tms
tck＝″0″
write_val tck，tdi，trst，tms
Do Until EOF(1)
  Screen.MousePointer＝vbHourglass
 lineoftext＝″″
 Line Input#1，lineoftext
 len_line＝Len(lineoftext)
If Len(lineoftext)＞3And Len(lineoftext)＜6Then
 tck＝Mid(lineoftext，1，1)
 tms＝Mid(lineoftext，2，1)
 tdi＝Mid(lineoftext，3，1)
 tdo＝Mid(lineoftext，4，1)
 If Len(lineoftext)＝5Then
  trst＝Mid(lineoftext，5，1)
 ′Text1＝Text1+″TRST:″+trst+vbNewLine
 ′Text1.SelStart＝Len(Text1.Text)
End If
If tck＝″1″Then′toggle tck
   tck＝″0″
   write_val tck，tdi，trst，tins
   tck＝″1″
  End If  ′toggle tck
  write_val tck，tdi，trst，tms
  If tdo＝″L″Or tdo＝′T′Or tdo＝″H″Or tdo＝″h″Then ′H，h，L，I
signals tdo data
   idcode＝idcode+read_val()
  End If
 End If
Loop
Close#1
′List1.Addltem idcode
′List1.Listlndex＝List1.ListCount-1
Text1＝Text1+CommonDialog1.FileTitle+″:″+idcode+vbNewLine
Text1.SelStart＝Len(Text1.Text)
Screen.MousePointer＝vbDefault
Debug.Print″finished reading″
Open″c:\ptap.txt″For Append As 2
 Print#2，idcode
 Close#2
End If
End Sub
Private Sub Form_Load()
Dim s1 As String
tms_address.Listlndex＝0
trst_address.Listlndex＝1
tdi_address.Listlndex＝2
tck_address.Listlndex＝3
tdo_address.Listlndex＝0
paraile1_address.Listlndex＝0
If InitializeWinlo＝False Then
 MsgBox  ″There is a problem with InitializeWinlo.″，vbOKOnly+
vbCritical，″ptap_tdo″
 Unload Main
Else
 ′Call BtnGet_Click
End If
End Sub
Private Sub Form_Unload(Cancel As Integer)
 Call ShutdownWinlo
End Sub
Private Sub BtnQuit_Click()
 Unload Main
End Sub
Private Sub BtnSet_Click()
 Dim Result As Boolean
 Result＝SetPortVal(Val(″&H378″)，Val(″&H″+TxtPortByte)，1)
 If(Result＝False)Then
  MsgBox′Whoops！There is a problem with SetPortByte.″，vbOKOnly+
vbCritical，′VBDumpPort32″
  Unload Main
 End If
End Sub
Private Sub Tap_reset_Click()
Dim Result As Boolean
 tms＝″0″
 trst＝″0″
 tdi＝″0″
 tck＝″0″
 tdo＝″0″
 ′Debug.Print Val((tck*8)+(tdi*4)+(trst*2)+(tms))
 write_val tck，tdi，trst，tms
 Text1＝Text1+″The TAP is now held in reset(TRST_L＝0).TRST_L
will go high when another test is run.″+vbNewLine
 Text1.SelStart＝Len(Text1.Text)
End Sub
Private Sub tap_reset_high_Click()
 tms＝″0″
 trst＝″1″
 tdi＝″0″
 tck＝″0″
 tdo＝″0″
 ′Debug.Print Val((tck*8)+(tdi*4)+(trst*2)+(tms))
 write_val tck，tdi，trst，tins
 Dim idcode As Long
 Text1＝Text1+″The TAP is out of reset(TSRT_L＝I).″+vbNewLine
 Text1.SelStart＝Len(Text1.Text)
End Sub
Private Sub write_val(tck，tdi，trst，tms)
 Dim tck_a As Integer
 Dim tdi_a As Integer
 Dim trst_a As Integer
 Dim tms_a As Integer
 Dim address As String
 tck_a＝2^tck_address.Listlndex
 tdi_a＝2^tdLaddress.Listlndex
 trst_a＝2^trst_address.Listlndex
 tms_a＝2^tms_address.Listlndex
 address＝″&H″+paralle1_address
 Result＝SetPortVal(Val(address)，Val((tck*tck_a)+(tdi*tdi_a)+(trst
*trst_a)+(tins*tins_a))，1)
End Sub
Private Function read_val()As String
 Dim PortVal1 As Long
 Dim address As String
 address＝″&H″+Str(Int(paralle1_address)+1)
 Result＝GetPortVal(Val(address)，PortVal1，1)
 ″RxPortByte1＝Hex$(PortVal1 And &H20)′bit 5 Paper out status bit
 If tdo_address.Listlndex＝0 Then RxPortByte1＝Hex$(PortVal1 And
&H20)′bit 5
 If tdo_address.Listlndex＝1 Then RxPortByte 1＝Hex$(PortVal1 And
&H40)′bit 6
 If RxPortByte1＞0 Then
  read val＝1
 Else
  read val＝0
 End If
End Function
Private Sub get_values_Click()
 Dim Result As String
 Dim PortVal1 As Long
 Dim address As String
 Dim address_int As Integer
 address＝″&H″+Str(Int(paralle1_address)+1)
 Result＝GetPortVal(Val(address)，PortVal1，1)
 ′List1.Addltem PortVal1
 ′List1.Listlndex＝List1.ListCount-1
 Text1＝Text1+″Paralle1 Port Value:″+Str(PortVal1)+vbNewLine
 Text1.SelStart＝Len(Text1.Text)
End Sub

Claims (12)

1.一种用于远程控制安装在远程系统中的集成电路的方法，所述集成电路包括一个或多个功能块、被配置用于测试所述一个或多个功能块的一个或多个测试结构以及测试访问机制，该测试访问机制处理在其各个相应信号端口上接收到的测试访问机制输入向量，以控制所述一个或多个测试结构，所述方法包括以下步骤：
经由计算机获得第一组测试访问机制信号向量，其中每个包含一组其各自的数据和/或控制值，这组数据和/或控制值将被施加到安装在所述远程系统中的集成电路的测试访问机制的各个相应信号端口；
经由所述计算机中的第一通信接口，将所述第一组测试访问机制信号向量发送到所述远程系统中的第二通信接口，该第二通信接口执行操作，以影响所述第一组测试访问机制信号向量对所述集成电路的测试访问机制的各个相应信号端口的施加；以及
经由所述计算机中的所述第一通信接口，接收第二组测试访问机制信号向量，该第二组测试访问机制信号向量包含被输出到所述集成电路的测试访问机制的各个相应信号端口上，并通过所述远程系统的第二通信接口被发送到所述计算机的第一通信接口的测试结果数据，其中
所述发送步骤包括：
经由所述计算机，将所述第一组测试访问机制信号向量分别写入所述计算机的第一并行端口的第一组的各个引脚，所述第一并行端口的第一组的各个引脚经由并行电缆被分别连接到第二并行端口的第二组的各个相应引脚，所述第二并行端口的第二组的各个引脚被分别连接到所述集成电路的测试访问机制的各个相应信号端口；并且
所述接收步骤包括：
从所述计算机的第一并行端口的第一组的各个引脚读取所述第二组测试访问机制信号向量，所述第二组测试访问机制信号向量包括被输出到所述集成电路的测试访问机制的各个相应信号端口上的测试结果数据。
2.如权利要求1所述的方法，其中：
所述第一组测试访问机制信号向量包括功能测试套件，该功能测试套件用于测试所述集成电路的一个或多个功能块的功能。
3.如权利要求1所述的方法，其中所述获得步骤包括：
将图形用户界面呈现给用户，所述图形用户界面提供了用于输入所述第一组测试访问机制信号向量的装置；以及
接收由用户输入的所述第一组测试访问机制信号向量。
4.如权利要求3所述的方法，其中：
所述第一组测试访问机制信号向量包括功能测试套件，该功能测试套件用于测试所述集成电路的一个或多个功能块的功能。
5.一种用于远程控制安装在远程系统中的集成电路的装置，所述集成电路包括一个或多个功能块、被配置用于测试所述一个或多个功能块的一个或多个测试结构以及测试访问机制，该测试访问机制处理在其各个相应信号端口上接收到的测试访问机制输入向量，以控制所述一个或多个测试结构，所述装置包括：
用于经由计算机获得第一组测试访问机制信号向量的装置，所述第一组测试访问机制信号向量中的每个包含一组其各自的数据和/或控制值，这组数据和/或控制值将被施加到安装在所述远程系统中的集成电路的测试访问机制的各个相应信号端口；
用于经由所述计算机中的第一通信接口将所述第一组测试访问机制信号向量发送到所述远程系统中的第二通信接口的装置，该第二通信接口执行操作，以影响所述第一组测试访问机制信号向量对所述集成电路的测试访问机制的各个相应信号端口的施加；以及
用于经由所述计算机中的所述第一通信接口接收第二组测试访问机制信号向量的装置，该第二组测试访问机制信号向量包含被输出到所述集成电路的测试访问机制的各个相应信号端口上，并通过所述远程系统的第二通信接口被发送到所述计算机的第一通信接口的测试结果数据，其中
用于发送的装置包括：
用于经由所述计算机将所述第一组测试访问机制信号向量分别写入所述计算机的第一并行端口的第一组的各个引脚的装置，所述第一并行端口的第一组的各个引脚经由并行电缆被分别连接到第二并行端口的第二组的各个相应引脚，所述第二并行端口的第二组的各个引脚被分别连接到所述集成电路的测试访问机制的各个相应信号端口；并且
用于接收的装置包括：
用于从所述计算机的第一并行端口的第一组的各个引脚读取所述第二组测试访问机制信号向量的装置，所述第二组测试访问机制信号向量包括被输出到所述集成电路的测试访问机制的各个相应信号端口上的测试结果数据。
6.如权利要求5所述的装置，其中：所述第一组测试访问机制信号向量包括功能测试套件，该功能测试套件用于测试所述集成电路的一个或多个功能块的功能。
7.如权利要求5所述的装置，其中用于获得的装置包括：
用于将图形用户界面呈现给用户的装置，所述图形用户界面提供了用于输入所述第一组测试访问机制信号向量的装置；以及
用于接收由用户输入的所述第一组测试访问机制信号向量的装置。
8.如权利要求7所述的装置，其中：
所述第一组测试访问机制信号向量包括功能测试套件，该功能测试套件用于测试所述集成电路的一个或多个功能块的功能。
9.一种用于远程控制安装在远程系统中的集成电路的方法，所述集成电路包括一个或多个功能块、被配置用于测试所述一个或多个功能块的一个或多个测试结构以及测试访问机制，该测试访问机制处理在其各个相应信号端口上接收到的测试访问机制输入向量，以控制所述一个或多个测试结构，所述方法包括以下步骤：
经由计算机获得第一组测试访问机制信号向量，其中每个包含一组其各自的数据和/或控制值，这组数据和/或控制值将被施加到安装在所述远程系统中的集成电路的测试访问机制的各个相应信号端口；
经由所述计算机将所述第一组测试访问机制信号向量写入到所述计算机的第一并行端口的第一组的各个引脚，所述第一并行端口的第一组的各个引脚经由并行电缆被连接到第二并行端口的第二组的各个相应引脚，所述第二并行端口的第二组的各个引脚被连接到所述集成电路的测试访问机制的各个相应信号端口；以及
从所述计算机的第一并行端口的第一组的各个引脚中读取第二组测试访问机制信号向量，所述第二组测试访问机制信号向量包括被输出到所述集成电路的测试访问机制的各个相应信号端口上的测试结果数据。
10.如权利要求9所述的方法，其中：
所述第一组测试访问机制信号向量包括功能测试套件，该功能测试套件用于测试所述集成电路的一个或多个功能块的功能。
11.一种用于远程控制安装在远程系统中的集成电路的装置，所述集成电路包括一个或多个功能块、被配置用于测试所述一个或多个功能块的一个或多个测试结构以及测试访问机制，该测试访问机制处理在其各个相应信号端口上接收到的测试访问机制输入向量，以控制所述一个或多个测试结构，所述装置包括：
用于经由计算机获得第一组测试访问机制信号向量的装置，该第一组测试访问机制信号向量中的每个包含一组其各自的数据和/或控制值，这组数据和/或控制值将被施加到安装在所述远程系统中的集成电路的测试访问机制的各个相应信号端口；
用于经由所述计算机将所述第一组测试访问机制信号向量写入到所述计算机的第一并行端口的第一组的各个引脚的装置，所述第一并行端口的第一组的各个引脚经由并行电缆被连接到第二并行端口的第二组的各个相应引脚，所述第二并行端口的第二组的各个引脚被连接到所述集成电路的测试访问机制的各个相应信号端口；以及
用于从所述计算机的第一并行端口的第一组的各个引脚中读取第二组测试访问机制信号向量的装置，所述第二组测试访问机制信号向量包括被输出到所述集成电路的测试访问机制的各个相应信号端口上的测试结果数据。
12.如权利要求11所述的装置，其中：
所述第一组测试访问机制信号向量包括功能测试套件，该功能测试套件用于测试所述集成电路的一个或多个功能块的功能。
CNB200510124294XA 2005-03-30 2005-11-29 远程集成电路测试方法和装置 Expired - Fee Related CN100549711C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/094,455 2005-03-30
US11/094,455 US7237161B2 (en) 2005-03-30 2005-03-30 Remote integrated circuit testing method and apparatus

Publications (2)

Publication Number Publication Date
CN1841076A CN1841076A (zh) 2006-10-04
CN100549711C true CN100549711C (zh) 2009-10-14

Family

ID=37030176

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510124294XA Expired - Fee Related CN100549711C (zh) 2005-03-30 2005-11-29 远程集成电路测试方法和装置

Country Status (2)

Country Link
US (1) US7237161B2 (zh)
CN (1) CN100549711C (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134411A1 (en) * 2005-06-13 2006-12-21 Infineon Technologies Ag Built-in-self-test method for a semiconductor memory
US20070006038A1 (en) * 2005-06-29 2007-01-04 Zhengrong Zhou Methods and apparatus using a hierarchical test development tree to specify devices and their test setups
US7970594B2 (en) * 2005-06-30 2011-06-28 The Mathworks, Inc. System and method for using model analysis to generate directed test vectors
US7383478B1 (en) * 2005-07-20 2008-06-03 Xilinx, Inc. Wireless dynamic boundary-scan topologies for field
JP4091631B2 (ja) * 2005-11-17 2008-05-28 ファナック株式会社 機械の信号処理装置
CN101395488A (zh) * 2006-03-01 2009-03-25 皇家飞利浦电子股份有限公司 带有使用jtag接口的测试访问控制电路的ic电路
US7496815B2 (en) * 2006-03-06 2009-02-24 Sapphire Infotech, Inc. Method and apparatus for automatic generation of system test libraries
US7478305B2 (en) * 2006-03-27 2009-01-13 Sapphire Infotech, Inc. Method and apparatus for interactive generation of device response templates and analysis
US7519884B2 (en) 2006-06-16 2009-04-14 Texas Instruments Incorporated TAM controller for plural test access mechanisms
KR100789749B1 (ko) * 2006-07-24 2008-01-02 한양대학교 산학협력단 시스템 온 칩 테스트 장치
US7730375B1 (en) * 2006-11-05 2010-06-01 Russell Robert J Method and apparatus for controlling operating modes of an electronic device
US7589548B2 (en) * 2007-02-22 2009-09-15 Teradyne, Inc. Design-for-test micro probe
WO2008126471A1 (ja) * 2007-04-06 2008-10-23 Nec Corporation 半導体集積回路およびその試験方法
US7757198B1 (en) * 2007-04-10 2010-07-13 Lattice Semiconductor Corporation Scan chain systems and methods for programmable logic devices
US8005443B1 (en) * 2007-07-09 2011-08-23 Rf Micro Devices, Inc. Design for testability circuitry for radio frequency transmitter circuitry
CA3052820C (en) 2009-01-15 2024-03-19 Electronic Warfare Associates, Inc. Systems and methods of implementing remote boundary scan features
TWI557746B (zh) 2011-05-10 2016-11-11 電子戰協會公司 實施微電腦為基的電路之內容驗證的系統及方法
TWI546692B (zh) 2011-10-27 2016-08-21 電子戰協會公司 包括與已知電路板資訊有關之電路測試及驗證等特徵的裝置鑑別之系統及方法
US9131000B2 (en) 2012-04-13 2015-09-08 Ixia Methods, systems, and computer readable media for heuristics-based adaptive protocol parsing
US9121892B2 (en) * 2012-08-13 2015-09-01 Analog Devices Global Semiconductor circuit and methodology for in-system scan testing
US9384108B2 (en) * 2012-12-04 2016-07-05 International Business Machines Corporation Functional built-in self test for a chip
US9065556B2 (en) * 2012-12-14 2015-06-23 Ixia Methods, systems, and computer readable media for processing multiple control and user data flows at a port processor
CN203117963U (zh) * 2012-12-17 2013-08-07 新唐科技股份有限公司 提供图形化接脚接口的调试系统与装置
US9397901B2 (en) 2012-12-18 2016-07-19 Ixia Methods, systems, and computer readable media for classifying application traffic received at a network traffic emulation device that emulates multiple application servers
CN103136079B (zh) * 2013-03-06 2014-04-02 中国人民解放军国防科学技术大学 基于大规模计算机系统的并行边界扫描方法
US9726722B1 (en) * 2013-05-24 2017-08-08 Marvell Israel (M.I.S.L.) Ltd Systems and methods for automatic test pattern generation for integrated circuit technologies
CN103440133A (zh) * 2013-08-30 2013-12-11 上海高清数字科技产业有限公司 一种芯片测试软件的开发方法和系统
CN105468797B (zh) * 2014-08-22 2019-10-22 深圳市中兴微电子技术有限公司 一种信息处理方法及装置
CN107305515A (zh) * 2016-04-25 2017-10-31 Emc公司 计算机实现方法、计算机程序产品以及计算系统
US20190242941A1 (en) * 2018-02-06 2019-08-08 Marvell World Trade Ltd. Methods and Apparatus for Testing an Integrated Circuit
CN109725247B (zh) * 2018-12-18 2020-11-20 蒂姆维澳(上海)网络技术有限公司 一种电路板远程维护保障方法及系统
US11381464B2 (en) 2019-11-28 2022-07-05 Keysight Technologies, Inc. Methods, systems, and computer readable media for implementing a generalized model for defining application state machines
US11209483B2 (en) * 2020-02-28 2021-12-28 Micron Technology, Inc. Controller accessible test access port controls
CN114416450B (zh) * 2022-01-18 2022-09-27 深圳市百泰实业股份有限公司 一种pcba生产测试管理方法
CN115065426B (zh) * 2022-05-18 2023-11-17 珠海迈科智能科技股份有限公司 一种无线路由器产品的生产测控系统及其方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517512A (en) * 1982-05-24 1985-05-14 Micro Component Technology, Inc. Integrated circuit test apparatus test head
US4788708A (en) * 1987-11-25 1988-11-29 Tele-Technix, Inc. Universal headset tester
US4980887A (en) * 1988-10-27 1990-12-25 Seiscor Technologies Digital communication apparatus and method
CA1335832C (en) * 1989-04-21 1995-06-06 Wing-Man Chan Remote test access system for isdn testing
US6275962B1 (en) * 1998-10-23 2001-08-14 Teradyne, Inc. Remote test module for automatic test equipment
US6393591B1 (en) * 1999-02-12 2002-05-21 Xilinx, Inc. Method for remotely testing microelectronic device over the internet

Also Published As

Publication number Publication date
US20060242499A1 (en) 2006-10-26
US7237161B2 (en) 2007-06-26
CN1841076A (zh) 2006-10-04

Similar Documents

Publication Publication Date Title
CN100549711C (zh) 远程集成电路测试方法和装置
US11921159B2 (en) Compressed scan chain diagnosis by internal chain observation, processes, circuits, devices and systems
CN100416288C (zh) 用于访问一个或多个电子电路的系统和方法
US7181663B2 (en) Wireless no-touch testing of integrated circuits
US6446230B1 (en) Mechanism for enabling compliance with the IEEE standard 1149.1 for boundary-scan designs and tests
Bleeker et al. Boundary-scan test: a practical approach
US4963824A (en) Diagnostics of a board containing a plurality of hybrid electronic components
US6430718B1 (en) Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom
US6701476B2 (en) Test access mechanism for supporting a configurable built-in self-test circuit and method thereof
KR20060003063A (ko) ＳｏＣ를 위한 재구성가능 조직
EP0549602A1 (en) Integrated circuit, system and method for insertion of errors.
EP0849678B1 (en) A system and method for testing electronic devices
US6260166B1 (en) Observability register architecture for efficient production test and debug
US8407541B1 (en) Dynamic test signal routing controller
Tulloss et al. BIST and boundary-scan for board level test: Test program pseudocode
CN113567843B (zh) 一种基于fpga的电路板有源通路测试方法
JP2002107425A (ja) 半導体集積回路
Ibrahim et al. Towards an automated and reusable in-field self-test solution for MPSoCs
Yang et al. Automatic test wrapper synthesis for a wireless ATE Platform
Bennetts IEEE 1149.1 JTAG and Boundary-Scan Tutorial
Yazma et al. IEEE-1445 (DTIF) based digital test solution
Kotze Electronic in-circuit PCB testers & identifier PCB tester

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: AVAGO TECHNOLOGIES GENERAL IP

Free format text: FORMER OWNER: ANJELEN SCI. + TECH. INC.

Effective date: 20061124

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20061124

Address after: Singapore Singapore

Applicant after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: American California

Applicant before: Anjelen Sci. & Tech. Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20121129