JP2824361B2 - クロストーク検証装置 - Google Patents

クロストーク検証装置

Info

Publication number
JP2824361B2
JP2824361B2 JP4149340A JP14934092A JP2824361B2 JP 2824361 B2 JP2824361 B2 JP 2824361B2 JP 4149340 A JP4149340 A JP 4149340A JP 14934092 A JP14934092 A JP 14934092A JP 2824361 B2 JP2824361 B2 JP 2824361B2
Authority
JP
Japan
Prior art keywords
transistor
crosstalk
criterion
output wiring
layout pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4149340A
Other languages
English (en)
Other versions
JPH05342305A (ja
Inventor
稔 池田
恒任 宗像
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4149340A priority Critical patent/JP2824361B2/ja
Priority to US08/070,291 priority patent/US5446674A/en
Publication of JPH05342305A publication Critical patent/JPH05342305A/ja
Application granted granted Critical
Publication of JP2824361B2 publication Critical patent/JP2824361B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2646—Testing of individual semiconductor devices for measuring noise
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、設計された大規模集
積回路のレイアウトパターンについて、クロストークの
発生危険箇所の有無を自動的に検証するクロストーク検
証装置に関する。
【０００２】
【従来の技術】集積回路において、低出力インピーダン
スのトランジスタは駆動能力が大きいので、そのトラン
ジスタの出力配線上の出力波形は急峻となり、結果とし
て大きな高周波成分を含むことになる。したがって、他
の配線に対し、クロストークの影響を与えやすい。一
方、高出力インピーダンスのトランジスタは駆動能力が
小さいので、そのトランジスタの出力配線上にノイズが
乗った場合にこれを打消す力が弱い。したがって、他の
配線からのクロストークの影響を受け易い。従来、設計
された大規模集積回路のレイアウトパターンについて、
クロストークの発生危険箇所の有無の確認は、設計者が
目視で行っていた。すなわち、設計者は、レイアウトパ
ターンを目視で追いながら、クロストークの影響を与え
易い低出力インピーダンスのトランジスタとクロストー
クの影響を受け易い高出力インピーダンスのトランジス
タとをパターン中で識別し、かつ、それらのトランジス
タの出力配線を追跡することにより、クロストークの発
生し易い出力配線の組合せと場所とを推定していた。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな設計者の目視による検証では、設計者にかかる負担
が非常に大きいという問題点があった。また、目視によ
る推定であるため、クロストークの発生危険箇所を見逃
すことも多いという問題点もあった。
【０００４】さらに、将来における集積回路の規模のさ
らなる拡大やパターンのさらなる微細化を考えると、設
計者の目視による検証では益々、クロストークの正確な
検証が困難になると予想される。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、大規模集積回路のレイアウトパ
ターンについて、自動的にクロストークの発生危険箇所
の有無の検証を行うことができるクロストーク検証装置
を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明にかかる請求項
１記載のクロストーク検証装置は、被検証レイアウトパ
ターンを規定したレイアウトパターンデータを付与する
第１の付与手段と、前記被検証レイアウトパターンに関
するデザインルールを付与する第２の付与手段と、クロ
ストークの影響を与え易いトランジスタのサイズに関す
る第１の基準とクロストークの影響を受け易いトランジ
スタのサイズに関する第２の基準とを記憶する第１の記
憶手段と、前記第１，第２の付与手段及び前記第１の記
憶手段に接続され、前記デザインルール及び前記第１，
第２の基準を参照しつつ前記レイアウトパターンデータ
を処理することにより、前記被検証レイアウトパターン
中のトランジスタのうち前記第１の基準を満たすトラン
ジスタと前記第２の基準を満たすトランジスタの出力配
線パターンのデータを前記レイアウトパターンデータか
ら抽出する第１の抽出手段と、クロストークノイズの大
きさに関する第３の基準を記憶する第２の記憶手段と、
前記第１の抽出手段及び前記第２の記憶手段に接続さ
れ、前記出力配線パターンのデータに基づき、前記第１
の基準を満たすトランジスタの出力配線と前記第２の基
準を満たすトランジスタの出力配線との重なり／平行部
分の配線間容量を算出し、該配線間容量と前記第２の基
準を満たすトランジスタに付随する容量とに基づき、前
記第２の基準を満たすトランジスタのクロストークノイ
ズの大きさを求め、該クロストークノイズの大きさが前
記第３の基準を越えると、前記重なり／平行部分をエラ
ー箇所として抽出する第２の抽出手段と、前記第２の抽
出手段に接続され、前記エラー箇所を目視可能に表示す
る表示手段とを備えて構成される。
【０００７】この発明にかかる請求項２記載のクロスト
ーク検証装置は、被検証レイアウトパターンを規定した
レイアウトパターンデータを付与する第１の付与手段
と、前記被検証レイアウトパターンに関するデザインル
ールを付与する第２の付与手段と、クロストークの影響
を与え易いトランジスタのサイズに関する第１の基準と
クロストークの影響を受け易いトランジスタのサイズに
関する第２の基準とを記憶する記憶手段と、前記第１，
第２の付与手段及び前記記憶手段に接続され、前記デザ
インルール及び前記第１，第２の基準を参照しつつ前記
レイアウトパターンデータを処理することにより、前記
被検証レイアウトパターン中のトランジスタのうち前記
第１の基準を満たすトランジスタと前記第２の基準を満
たすトランジスタの出力配線パターンのデータを前記レ
イアウトパターンデータから抽出する第１の抽出手段
と、前記第１の抽出手段に接続され、前記出力配線パタ
ーンのデータから、前記第２の基準を満たすトランジス
タの出力配線との重なり／平行部分を有する前記第１の
基準を満たすトランジスタの出力配線における時定数に
基づき、所定の基準に従って、クロストーク検証を行う
必要のある出力配線パターンを特定し、該特定した出力
配線パターンの等価回路を被シミュレーション回路とし
て柚出する第２の抽出手段とを備え、前記等価回路は前
記第１及び第２の基準を満たすトランジスタに相当する
素子を構成要素として含み、前記第２の抽出手段に接続
され、前記被シミュレーション回路に対し回路シミュレ
ーションを実行してクロストークノイズ検証を行うミュ
レーション実行手段とをさらに備えて構成される。
【０００８】この発明にかかる請求項３記載のクロスト
ーク検証装置は、被検証レイアウトパターンを規定した
レイアウトパターンデータを付与する第１の付与手段
と、前記被検証レイアウトパターンに関するデザインル
ールを付与する第２の付与手段と、クロストークの影響
を与え易いトランジスタのサイズに関する第１の基準と
クロストークの影響を受け易いトランジスタのサイズに
関する第２の基準とを記憶する第１の記憶手段と、前記
第１，第２の付与手段及び前記第１の記憶手段に接続さ
れ、前記デザインルール及び前記第１，第２の基準を参
照しつつ前記レイアウトパターンデータを処理すること
により、前記被検証レイアウトパターン中のトランジス
タのうち前記第１の基準を満たすトランジスタと前記第
２の基準を満たすトランジスタの出力配線パターンのデ
ータを前記レイアウトパターンデータから抽出する第１
の抽出手段と、クロストークノイズの大きさに関する第
３の基準を記憶する第２の記憶手段と、クロストークノ
イズの大きさに関する第４の基準を記憶する第３の記憶
手段と、前記第１の抽出手段及び前記第２の記憶手段に
接続され、前記出力配線パターンのデータに基づき、前
記第１の基準を満たすトランジスタの出力配線と前記第
２の基準を満たすトランジスタの出力配線との重なり／
平行部分の配線間容量を求め、該配線間容量と前記第２
の基準を満たすトランジスタに付随する容量とに基づ
き、前記第２の基準を満たすトランジスタのクロストー
クノイズの大きさを求め、該クロストークノイズの大き
さが前記第３の基準を越えると、前記重なり／平行部分
及びその周辺部からなり、前記第１及び第２の基準を満
たすトランジスタに相当する素子を構成要素として含む
等価回路を被シミュレーション回路として抽出する第２
の抽出手段と、前記第２の抽出手段に接続され、前記被
シミュレーション回路に対し回路シミュレーションを実
行してシミュレーション結果クロストークノイズを算出
するシミュレーション実行手段と、前記シミュレーショ
ン実行手段及び前記第３の記憶手段に接続され、前記シ
ミュレーション結果クロストークノイズの大きさが前記
第４の基準を越えると、前記被シミュレーション回路の
重なり／平行部分をエラー箇所として抽出する第３の抽
出手段と、前記第３の抽出手段に接続され、前記エラー
箇所を目視可能に表示する表示手段とを備えて構成され
る。
【０００９】
【作用】この発明における請求項１記載のクロストーク
検証装置においては、クロストークの影響を与え易いト
ランジスタの出力配線パターンとクロストークの影響を
受け易いトランジスタの出力配線パターンとが第１の抽
出手段によりレイアウトパターンデータから抽出され、
次に、第２の抽出手段により、それらの出力配線パター
ンの重なり／平行部分の配線間容量が求められ、この配
線間容量と第２の基準を満たすトランジスタに付随する
容量とに基づきクロストークの影響を受け易いトランジ
スタのクロストークノイズの大きさが算出され、算出さ
れたクロストークノイズの大きさが第３の基準値を越え
ると、エラー箇所として抽出される。そして、表示手段
によりエラー箇所が目視可能に表示されることにより、
クロストークの自動検証が可能となる。
【００１０】また、この発明における請求項２記載のク
ロストーク検証装置においては、クロストークの影響を
与え易いトランジスタの出力配線パターンとクロストー
クの影響を受け易いトランジスタの出力配線パターンと
が第１の抽出手段によりレイアウトパターンデータから
抽出され、次に、第２の抽出手段により、それらの出力
配線パターンから，クロストークの影響を受け易いトラ
ンジスタの出力配線を有するクロストークの影響を与え
易いトランジスタの出力配線における時定数が求めら
れ、この時定数に基づき所定の基準に従って、クロスト
ーク検証を行うべき箇所におけるクロストークの影響を
与え易いトランジスタ及びクロストークの影響を受け易
いトランジスタを含む等価回路が被シミュレーション回
路として抽出される。そして、シミュレーション実行手
段により、抽出された被シミュレーション回路に対し回
路シミュレーションが施されることにより、クロストー
クの自動検証が可能となる。
【００１１】この発明における請求項３記載のクロスト
ーク検証装置においては、クロストークの影響を与え易
いトランジスタの出力配線パターンとクロストークの影
響を受け易いトランジスタの出力配線パターンとが第１
の抽出手段によりレイアウトパターンデータから抽出さ
れ、次に、第２の抽出手段により、それらの出力配線パ
ターンの重なり／平行部分の配線間容量が求められ、こ
の配線間容量と第２の基準を満たすトランジスタに付随
する容量とに基づきクロストークの影響を受け易いトラ
ンジスタのクロストークノイズの大きさが算出され、算
出されたクロストークノイズの大きさが第３の基準値を
越えると重なり／平行部分及びその周辺部からなり、第
１及び第２の基準を満たすトランジスタ回路を含む等価
回路をが被シミュレーション回路として抽出される。
【００１２】そして、シミュレーション実行手段によ
り、抽出された被シミュレーション回路に対し回路シミ
ュレーションが施され、シミュレーション結果クロスト
ークノイズが算出される。その後、第３の抽出手段によ
り、シミュレーション結果クロストークノイズの大きさ
が第４の基準を越えると、被シミュレーション回路の前
記重なり／平行部分がエラー箇所として抽出される。そ
して、表示手段によりエラー箇所が目視可能に表示され
ることにより、クロストークの自動検証が可能となる。
【００１３】
【実施例】図１はこの発明の第１の実施例であるクロス
トーク検証装置の構成を示すブロック図である。同図に
示すように、検証すべきレイアウトパターンを規定する
レイアウトパターンデータは、レイアウトパターンデー
タメモリ１１に格納されている。レイアウトパターンデ
ータは、レイアウトパターンを構成する各図形要素に関
し、レイヤ及び座標等の情報を含む。図２は、一例とし
て、レイアウトパターンにおける１つのトランジスタ部
分を示す平面図であり、このトランジスタは互いに交差
する２つの図形要素５１，５２から成っている。レイア
ウトパターンデータにおいて、これらの図形要素５１，
５２はそれぞれレイヤ１０１，１０２として規定される
とともに、これらの図形要素５１，５２の位置関係は、
これらの図形要素５１，５２の複数の特定点を示す座標
情報により規定される。レイヤ１０１はトランジスタの
ソース，ドレイン領域作成用パターンに相当し、レイヤ
１０２はゲート領域作成用パターンに相当する。
【００１４】デザインルールファイル１２には種々のル
ールが定義あるいは記述されているが、それらの定義あ
るいは記述のうちこの実施例に関係のあるものを列挙す
れば次のとおりである。
【００１５】 (i) レイアウトパターンにおけるトランジスタ及び配
線の定義 (ii) トランジスタのゲート長Ｌ，ゲート幅Ｗの定義 (iii) トランジスタのソース，ドレイン領域の定義 (iv) 絶縁膜厚，配線膜厚及び絶縁膜の誘電率を指示す
る記述 (v) 配線間距離を指示する記述 (vi) トランジスタの寄生容量値、寄生抵抗値の記述 一方、Ｗ／Ｌ基準値記憶部１３には、入力装置１４を通
じて入力されたトランジスタサイズＷ／Ｌの基準値
Ｘ1 ，Ｘ2 が記憶されている。図３は、レイアウトパタ
ーン中の全トランジスタのサイズＷ／Ｌの分布の一例を
示すグラフである。クロストークの影響を与え易い低出
力インピーダンスのトランジスタは、Ｗ／Ｌ＞Ｘ2 の領
域５３に含まれる。また、クロストークの影響を受け易
い高出力インピーダンスのトランジスタは、Ｗ／Ｌ＜Ｘ
1 の領域５４に含まれる。すなわち、Ｗ／Ｌ基準値記憶
部１３に記憶される基準値Ｘ1 ，Ｘ2 は、クロストーク
の影響を与え易いトランジスタとクロストークの影響を
受け易いトランジスタをレイアウトパターン中の他のト
ランジスタから区別するための基準となる。
【００１６】出力配線パターン抽出部１５は、デザイン
ルールファイル１２及びＷ／Ｌ基準値記憶部１３の内容
を参照しつつ、レイアウトパターンデータメモリ１１内
のレイアウトパターンデータを処理することにより、ク
ロストークの影響を与え易いトランジスタとクロストー
クの影響を受け易いトランジスタの出力配線パターンだ
けを抽出し、そのデータを出力配線パターンファイル１
６に格納する。
【００１７】図４は、出力配線パターン抽出部１５を詳
細に示すブロック図である。出力配線パターン抽出部１
５はデータ抽出部１５１，Ｗ／Ｌ演算部１５２及び比較
部１５３より成る。
【００１８】データ抽出部１５１は、レイアウトパター
ンデータメモリ１１に格納されたレイアウトパターンデ
ータに対し、デザインルールファイル１２内の上記(i)
の定義を適用することにより、レイアウトパターン中の
トランジスタを識別し、そのトランジスタのパターンの
データを抽出してＷ／Ｌ演算部１５２に与える。例えば
定義(i) のトランジスタ定義において、「レイヤ番号１
０１の図形要素とレイヤ番号１０２の図形要素が重なり
合った部分がトランジスタである。」と記述しておくこ
とにより、レイアウトパターン中の図２のトランジスタ
が識別される。データ抽出部１５１は、このようにして
識別されたトランジスタを構成する図形要素に関するレ
イヤ，座標のデータをレイアウトパターンデータから抽
出してＷ／Ｌ演算部１５２に与える。
【００１９】Ｗ／Ｌ演算部１５２は、与えられたデータ
に対し、デザインルールファイル１２内の上記(ii)の定
義を適用することにより、トランジスタサイズＷ／Ｌを
演算する。例えば定義(ii)において、「レイヤ１０２が
レイヤ１０１を横切る長さがＷ、レイヤ１０２がレイヤ
１０１を横切る幅がＬである。」と定義しておくことに
より、トランジスタのゲート長Ｌ，ゲート幅Ｗが求ま
る。具体的に言えば、レイヤ１０１，１０２の交点の座
標がまず計算され、次にこの交点の座標を用いて、上記
定義(ii)にしたがってゲート長Ｌとゲート幅Ｗが算出さ
れる。そして、ゲート長Ｌとゲート幅Ｗの比をとること
により、トランジスタサイズＷ／Ｌが最終的に算出され
る。算出されたトランジスタサイズＷ／Ｌは比較部１５
３に与えられる。
【００２０】比較部１５３は、このトランジスタサイズ
Ｗ／Ｌを、Ｗ／Ｌ基準値記憶部１３に記憶された基準値
Ｘ1 ，Ｘ2 と比較する。比較結果は次のいずれかに該当
する。
【００２１】Ｃ1 ：Ｗ／Ｌ＞Ｘ2 Ｃ2 ：Ｘ2 ≧Ｗ／Ｌ≧Ｘ1 Ｃ3 ：Ｗ／Ｌ＜Ｘ1 この比較結果Ｃ1 〜Ｃ3 はデータ抽出部１５１に与えら
れる。
【００２２】データ抽出部１５１は、比較部１５３から
比較結果Ｃ2 を受けたとき、先に識別したトランジスタ
に関する新たなデータの抽出は行わず、レイアウトパタ
ーン中の別のトランジスタの識別動作に移る。
【００２３】一方、データ抽出部１５１は、比較部１５
３から比較結果Ｃ1 あるいはＣ3 を受けたとき、先に識
別したトランジスタに関する新たなデータ、すなわちそ
のトランジスタの出力配線パターンの座標データの抽出
を行う。出力配線の認識は上記(iii) の定義に基づいて
行われる。例えば定義(iii) において、「レイヤ１０２
の両側のレイヤ１０１の領域がソース，ドレイン領域で
ある。」と記述しておくことにより、図２のトランジス
タのソース，ドレイン領域が認識される。こうして認識
されるソース，ドレイン領域のうち、電源，ＧＮＤ及び
ＬＳＩの外部入力端子に接続されていないものすべて
が、そのトランジスタの出力端子であると認定される。
レイアウトパターンデータにおいて、電源，ＧＮＤ，Ｌ
ＳＩの外部入力端子等に接続されているレイアウトパタ
ーンの領域にはテキストと呼ばれる情報が付加されてい
るので、この情報を参照することによって、上記認識さ
れたソース，ドレイン領域が電源，ＧＮＤ及びＬＳＩの
外部入力端子に接続されているか否かを知ることができ
る。
【００２４】そして、データ抽出部１５１において、出
力端子であると認定されたソース，ドレイン領域に接続
された配線パターン（すなわち出力配線パターン）の座
標データがレイアウトパターンデータから定義(i) の配
線定義を適用することにより抽出され、出力配線パター
ンファイル１６に格納される。なお、出力配線パターン
ファイル１６に格納される出力配線パターンの座標デー
タには、それが比較結果Ｃ1 に対応するものか（すなわ
ちクロストークの影響を与え易い比較的サイズの大きい
トランジスタの出力配線か）、または比較結果Ｃ3 に対
応するものか（すなわちクロストークの影響を受け易い
比較的サイズの小さいトランジスタの出力配線か）を識
別するための付加的なデータが付加される。または、付
加的なデータを付加する代りに、単に出力配線パターン
ファイル１６内の格納領域を両者で区別するようにして
もよい。
【００２５】図１に戻って、エラー抽出部１７は、デザ
インルールファイル１２，電圧基準値記憶部１８に格納
されたクロストークノイズの電圧基準値の内容を参照し
つつ、出力配線パターンファイル１６内の出力配線パタ
ーンの座標データを処理することにより、クロストーク
の影響を与え易いトランジスタの出力配線とクロストー
クの影響を受け易いトランジスタの出力配線との重なり
／平行部分の配線間容量を求め、この配線間容量に基づ
きクロストークノイズの大きさを演算し、このクロスト
ークノイズの大きさが電圧基準値以上となる部分を特定
し、特定した座標データをエラー情報としてエラーファ
イル２１に与える。
【００２６】図５は、エラー抽出部１７を詳細に示すブ
ロック図である。エラー抽出部１７は、重なり／平行部
分識別部１７１、時定数演算部１７２、時定数基準値記
憶部１７３、配線間容量演算部１７４、クロストークノ
イズ演算部１７５及び比較部１７６よりなる。
【００２７】重なり／平行部分識別部１７１は、出力配
線パターンファイル１６に格納された出力配線パターン
の座標データに基づき、図６及び図８に示すように、ク
ロストークの影響を与え易いトランジスタの出力配線５
５とクロストークの影響を受け易いトランジスタの出力
配線５６とが重なる部分５７ならびに平行になる部分５
８を識別するとともに、平行部分５８における配線間距
離Ｄを求める。重なり／平行部分識別部１７１はまた、
デザインルールファイル１２の上記定義(v) の記述を参
照し、配線間距離Ｄが定義(v) によって指示された最小
値近傍の平行部分５８だけを有効な平行部分５８とみな
す。そして、重なり／平行部分識別部１７１は、重なり
部分５７及び有効な平行部分５８を特定するための座標
データを出力負荷演算部１７２に与える。なお、図７は
図６のＡ−Ａ線に沿った断面図、図９は図８のＢ−Ｂ線
に沿った断面図である。
【００２８】時定数演算部１７２は、重なり／平行部分
識別部１７１を介して得たデザインルールファイル１２
内の定義(vi)の記述を参照して、重なり／平行部分識別
部１７１より抽出された、重なり／平行部分を有し、か
つクロストークの影響を与え易いトランジスタの出力負
荷容量Ｃn を演算する。そして、演算した出力負荷容量
Ｃn に基づき、下式に従い、クロストークの影響を与え
易いトランジスタの出力配線における時定数τを求め
る。
【００２９】τ＝Ｒtr・Ｃn …(I) なお、Ｒtrはトランジスタのオン抵抗であり、オン抵抗
Ｒtrはデザインルールファイル１２を参照して、トラン
ジスタサイズＷ／Ｌを求めることにより容易に算出する
ことができる。なお、トランジスタの出力配線における
時定数τとは、トランジスタの出力配線に現れる出力電
圧の立ち上がりまたは立ち下がりの急峻さを示す値であ
り、時定数τの値が小さい程、電圧の立ち上がりあるい
は立ち下がりが急峻となり、クロストークの影響を与え
易い。
【００３０】時定数演算部１７２は、時定数基準値記憶
部１７３にあらかじめ格納された時定数基準値と、(I)
式で求めた時定数τとを比較し、時定数基準値より小さ
い時定数τを有するトランジスタの出力配線の重なり／
平行部分の座標データを抽出して配線間容量演算部１７
４に与える。なお、時定数基準値記憶部１７３への時定
数基準値の格納は、入力装置１４を介して使用者が設定
してもよい。
【００３１】配線間容量演算部１７４は、時定数演算部
１７２より得た座標データから、重なり部分の面積Ｓを
算出し（図６参照）、この面積Ｓに基づき重なり部分の
容量ＣＰ１を(II)式に従い算出する。同時に、配線間容
量演算部１７４は、時定数演算部１７２より得た座標デ
ータから平行部分の有効長さｌ（図８参照）及び有効な
平行部分５８における配線間距離Ｄ（図９参照）を用い
て、平行部分の容量ＣＰ２を算出の一例式である(III)
式に従い算出する。
【００３２】ＣＰ１＝εＳ／Ｔ1 …(II) ＣＰ２＝εＴ2 ｌ／Ｄ…(III) なお、(II)式において、Ｔ1 は重なり部分５７における
重複する配線５５，５６間の絶縁膜５９の膜厚（図６及
び図７参照）であり、(III) 式において、Ｔ2は平行位
置関係にある配線５５，５６間の配線膜５９の膜厚（図
９参照）である。このように、配線間容量演算部１７４
は、重なり部分及び有効な平行部分の配線間容量値を演
算して、この容量値をクロストークノイズ演算部１７５
に与える。
【００３３】クロストーク演算部１７５は、クロストー
クの影響を与え易いトランジスタの出力配線の、立ち上
がり時に生じるクロストークの影響を受け易いトランジ
スタの出力配線におけるクロストークノイズの最大値Ｖ
r と、前者の出力配線の立ち下がり時に生じる後者の出
力配線におけるクロストークノイズの最大値Ｖf とを求
めて、比較部１７６に与える。これらのクロストークノ
イズの最大値Ｖr 及び最小値Ｖf は算出の一例式である
下式にて表される。
【００３４】 Ｖr ＝ＶDD（ＣINT ／（ＣINT ＋Ｃn+1 ））…(IV) Ｖf ＝ＶDD（Ｃn+1 ／（ＣINT ＋Ｃn+1 ））…(V) ここで、ＶDDは電源電圧、ＣINT は配線間容量、Ｃn+1
はクロストークの影響を受け易いトランジスタの出力配
線に接続されるトランジスタのドレイン容量である。こ
のドレイン容量は、構成部１７１，１７２及び１７４を
介して得たデザインルールファイル１２内の定義(vi)を
参照することにより容易に得ることができる。
【００３５】図１０及び図１１は、クロストークの影響
を与え易いトランジスタの出力配線からのクローストー
クノイズを演算するための模式回路図であり、図１０は
電圧の立ち上がり時の模式回路図、図１１は電圧の立ち
下がり時の模式回路図である。
【００３６】図１０の回路図において、出力電圧が、０
からＶDDに立ち上がった時、Ｑ＝ＣＶの関係式により、 ＣINT ・ＶDD＝（ＣINT ＋Ｃn+1 ）・Ｖr …(VI) が得られる。したがって、(VI)式から(IV)式を導くこと
ができる。
【００３７】図１１の回路図において、出力電圧が、Ｖ
DDから０に立ち下がった時、同様に、 Ｃn+1 ・ＶDD＝（Ｃn+1 ＋ＣINT ）・Ｖf …(VII) が得られる。したがって、(VII) 式から(V) 式を導くこ
とができる。
【００３８】電圧基準値記憶部１８には、入力装置１４
から、クロストークノイズの基準値があらかじめ記憶さ
れている。比較部１７６は、クロストークノイズ演算部
１７５で求められたクロストークノイズの最大値Ｖr 及
び最小値Ｖf それぞれが、電圧基準値記憶部１８に記憶
された基準値よりも大きいかどうかの比較を行い、その
結果のエラー信号を重なり／平行部分識別部１７１に与
える。すなわち、基準値を越えた場合にはクロストーク
が生じる危険性が高い。重なり／平行部分識別部１７１
は、このエラー信号に応答して、先に求めた重なり部分
５７及び有効な平行部分５８を特定するための座標デー
タをエラーファイル１９に出力する。
【００３９】表示装置２０は、レイアウトパターンデー
タメモリ１１に格納されたレイアウトパターンデータ及
びエラーファイル１９に格納された座標データを受け、
エラー箇所が図１２や図１３に示すように視覚的に容易
に認識可能に強調されたレイアウトパターンを表示す
る。
【００４０】図１４は、図１に示すクロストーク検証装
置の機能を記憶装置及びＣＰＵを含む周知のコンピュー
タを用いて実現する場合の処理手順を示すフローチャー
トである。処理手順のプログラムは記憶装置に記憶され
る。ＣＰＵはこのプログラムにしたがって動作すること
により、抽出部１５，１７の機能を実現する。記憶装置
はまた、メモリ１１、ファイル１２、１６、１９及び記
憶部１３、１８、１７３として働く。
【００４１】まず、ステップＳ１で、入力装置１４を用
いて、Ｗ／Ｌ基準値及び電圧基準値をそれぞれＷ／Ｌ基
準値記憶部１３及び電圧基準値記憶部１８に格納してお
く。
【００４２】そして、ステップＳ２で、デザインルール
ファイル１２内の定義(i) の記述を参照することによ
り、レイアウトパターンデータメモリ１１に格納された
レイアウトパターンに対し、レイアウトパターン中のト
ランジスタ識別し、そのトランジスタのパターンデータ
を抽出する。
【００４３】次に、ステップＳ３で、抽出したトランジ
スタのパターンデータに対しデザインルールファイル１
２内の定義(ii)を適用することにより、トランジスタサ
イズＷ／Ｌを演算し、続くステップＳ４で、そのトラン
ジスタサイズＷ／ＬをＷ／Ｌ基準電圧記憶部１３に記憶
された基準値と比較することにより、クロストークの影
響を与え易いトランジスタとクロストークの影響を受け
易いトランジスタとを識別する。
【００４４】しかる後、ステップＳ５で、レイアウトパ
ターンメモリ１１に格納されたレイアウトパターンデー
タから、クロストーク影響を与え易いトランジスタとク
ロストークの影響を受け易いトランジスタの出力配線パ
ターンの座標データを抽出する。抽出された座標データ
は、それがクロストークの影響を受け易いトランジスタ
に関するものかを識別可能に、出力配線パターンファイ
ル１６内に蓄積される。
【００４５】ステップＳ６では、出力配線パターンファ
イル１６に蓄積された座標データに基づき、クロストー
クの影響を与え易いトランジスタの出力配線５５とクロ
ストークの影響を受け易いトランジスタの出力配線５６
が重なる部分５７（図６参照）並びに平行になる部分５
８（図８参照）を識別する。平行部分５８については、
配線間距離Ｄがデザインルール１２内の定義(v) に記述
された所定範囲内のものだけを有効とする。
【００４６】次に、ステップＳ７で、重なり部分５７
（図６参照）並びに平行部分５８（図９参照）を出力配
線にもつ、クロストークの影響を与え易いトランジスタ
の出力負荷容量を演算する。そして、演算した出力負荷
容量から(I) 式を適用して、クロストークの影響を与え
易いトランジスタの出力配線における時定数τを求め、
時定数基準値格納部１７３に格納された時定数基準値よ
り小さい時定数を有するトランジスタの出力配線の重な
り／平行部分の座標データのみを抽出する。
【００４７】ステップＳ８で、ステップＳ７で抽出され
た重なり／平行部分の配線間容量を(II)式あるいは(II
I) 式に従い演算する。なお、重なり部分や平行部分が
複数存在する場合は、それぞれについて配線間容量を演
算した後、その総和を求める。
【００４８】そして、ステップＳ９で、クロストークの
影響を受け易いトランジスタの出力配線におよぼされる
立ち上がり時及び立ち下がり時におけるクロストークノ
イズをそれぞれ最大値を(IV)式、最小値を(V) 式に従い
演算する。
【００４９】次に、ステップＳ１０で、ステップＳ９で
得たクロストークノイズの最大値および最小値と、電圧
基準値格納部１８に格納された電圧基準値とを比較し、
その比較結果に基づき、クロストークノイズが電圧基準
値を越えるとエラー箇所と判定し、ステップＳ１１で、
エラー箇所（すなわち、重なり部分５７（図６参照）及
び有効な平行部分５８（図８参照））の座標データを抽
出する。抽出された座標データはエラーファイル１９内
に蓄積される。
【００５０】そして、最後にステップＳ１２で、エラー
ファイル１９に格納された座標データに基づき、表示装
置２０よりエラー箇所をレイアウトパターン上に表示す
る。
【００５１】このように、第１の実施例のクロストーク
検証装置によれば、クロストークの影響を与え易いトラ
ンジスタの出力配線における時定数τに基づき、クロス
トーク発生危険性の高いトランジスタを絞り込み、絞り
込まれたトランジスタの出力配線間容量を求め、この出
力配線間容量に基づき算出されるクロストークノイズを
検証することにより、クロストーク発生危険箇所の有無
を正確に検証することができる。
【００５２】図１５はこの発明の第２の実施例であるク
ロストーク検証装置の構成を示すブロック図である。な
お、第２の実施例の構成が、図１で示した第１の実施例
の構成と異なるのは、被シミュレーション回路抽出部２
１、回路シミュレーション実行部２２及びその周辺部と
の接続関係のみであるため、以下、これらの点について
説明し、他の構成部は第１の実施例と同様であるため、
説明を省略する。
【００５３】被シミュレーション回路抽出部２１はデザ
インルールファイル１２の内容を参照しつつ、出力配線
パターンファイル１６内の出力配線パターンの座標デー
タを処理することにより、クロストークの影響を受け易
いトランジスタの出力配線と重なり／平行部分及びその
周辺の出力配線パターンの等価回路を被シミュレーショ
ン回路として抽出し、回路シミュレーション実行部２２
に与える。
【００５４】図１６は、被シミュレーション回路抽出部
２１を詳細に示すブロック図である。被シミュレーショ
ン回路抽出部２１は、重なり／平行部分抽出部２１１、
時定数基準値記憶部２１２、時定数演算部２１３、配線
間容量演算部２１４及び等価回路抽出部２１５よりな
る。
【００５５】重なり／平行部分識別部２１１は、第１の
実施例における重なり／平行部分識別部１７１と同様
に、出力配線パターンファイル１６に格納された出力配
線パターンの座標データに基づき、図６及び図８に示す
ように、クロストークの影響を与え易いトランジスタの
出力配線５５とクロストークの影響を受け易いトランジ
スタの出力配線５６とが重なる部分５７ならびに平行に
なる部分５８を識別するとともに、平行部分５８におけ
る配線間距離Ｄを求める。重なり／平行部分識別部２１
１はまた、デザインルールファイル１２の定義(v) の記
述を参照し、配線間距離Ｄが定義(v) によって指示され
た平行部分５８だけを有効な平行部分５８とみなす。そ
して、重なり／平行部分識別部２１１は、重なり部分５
７及び有効な平行部分５８を特定するための座標データ
を時定数演算部２１３に与える。
【００５６】時定数演算部２１３は、重なり／平行部分
識別部２１１を介して得たデザインルールファイル１２
の定義(vi)の記述を参照して、重なり／平行部分識別部
２１１より抽出された、重なり／平行部分を有するクロ
ストークの影響を与え易いトランジスタの出力負荷容量
Ｃn を演算する。そして、演算した出力負荷容量Ｃnを
利用して、(I) 式に基づき、クロストークの影響を与え
易いトランジスタの出力配線における時定数τを求め
る。
【００５７】そして、時定数演算部２１３は、時定数基
準値記憶部２１２にあらかじめ格納された時定数基準値
と、(I) 式で求めた時定数τとを比較し、時定数基準値
より小さい時定数τを有するトランジスタの出力配線の
重なり／平行部分の座標データを抽出して配線間容量演
算部２１４に与える。なお、第１の実施例同様、時定数
基準値記憶部２１２への時定数基準値の格納は、入力装
置１４を介して使用者が設定してもよい。
【００５８】配線間容量演算部２１４は、第１の実施例
の配線間容量演算部１７４と同様、時定数演算部２１２
より抽出された座標データから、重なり部分の面積Ｓを
算出し（図６参照）、この面積Ｓに基づき重なり部分の
容量ＣＰ１を(II)式に従い算出する。同時に、配線間容
量演算部２１４は、時定数演算部２１３より得た座標デ
ータより得た座標データから平行部分の有効長さｌ（図
８参照）及び有効な平行部分５８における配線間距離Ｄ
（図９参照）を用いて、平行部分の容量ＣＰ２を(III)
式に従い算出する。
【００５９】等価回路抽出部２１５は、デザインルール
ファイル１２を参照するとともに、時定数演算部２１３
より抽出された重なり／平行部分及びその周辺のレイア
ウトパターンの等価回路を被シミュレーション回路とし
て抽出し、回路シミュレーション実行部２２に与える。
なお、重なり／平行部分及びその周辺のレイアウトパタ
ーンの等価回路とは、最小限、重なり／平行部分を有す
るクロストークの影響を受け易いトランジスタ及びクロ
ストークの影響を与え易いトランジスタ、これらのトラ
ンジスタの出力配線に接続されるすべての素子を含んだ
回路を示す。
【００６０】回路シミュレーション実行部２２は、等価
回路抽出部２１５で抽出された被シミュレーション回路
を取り込み、配線間容量演算部２１４より得た配線間容
量を参照し、被シミュレーション回路に対し回路シミュ
レーションを実行し、クロストークノイズの波形を得る
ことにより、クロストーク検証を行う。
【００６１】図１７は、図１５に示すクロストーク検証
装置の機能を記憶装置及びＣＰＵを含む周知のコンピュ
ータを用いて実現する場合の処理手順を示すフローチャ
ートである。処理手順のプログラムは記憶装置に記憶さ
れる。ＣＰＵはこのプログラムにしたがって動作するこ
とにより、抽出部１５、２１の機能を実現する。記憶装
置はまた、メモリ１１、ファイル１２、１６及び記憶部
１３、２１２として働く。
【００６２】まず、ステップＳ２１で、入力装置１４を
用いて、Ｗ／Ｌ基準値及び電圧基準値をそれぞれＷ／Ｌ
基準値記憶部１３に格納しておく。
【００６３】そして、ステップＳ２２で、デザインルー
ルファイル１２内の定義(i) の記述を参照することによ
り、レイアウトパターンデータメモリ１１に格納された
レイアウトパターンに対し、レイアウトパターン中のト
ランジスタを識別し、そのトランジスタのパターンデー
タを抽出する。
【００６４】次に、ステップＳ２３で、抽出したトラン
ジスタのパターンデータに対しデザインルールファイル
１２内の定義(ii)を適用することにより、トランジスタ
サイズＷ／Ｌを演算し、続くステップＳ２４で、そのト
ランジスタサイズＷ／ＬをＷ／Ｌ基準記憶部１３に記憶
された基準値と比較することにより、クロストークの影
響を与え易いトランジスタとクロストークの影響を受け
易いトランジスタとを識別する。
【００６５】しかる後、ステップＳ２５で、レイアウト
パターンメモリ１１に格納されたレイアウトパターンデ
ータから、クロストーク影響を与え易いトランジスタと
クロストークの影響を受け易いトランジスタの出力配線
パターンの座標データを抽出する。抽出された座標デー
タは、それがクロストークの影響を受け易いトランジス
タに関するものかを識別可能に、出力配線パターンファ
イル１６内に蓄積される。
【００６６】ステップＳ２６では、出力配線パターンフ
ァイル１６に蓄積された座標データに基づき、クロスト
ークの影響を与え易いトランジスタの出力配線５５とク
ロストークの影響を受け易いトランジスタの出力配線５
６とが重なる部分５７（図６参照）並びに平行になる部
分５８（図８参照）を識別する。平行部分５８について
は、配線間距離Ｄがデザインルール１２内の定義(v) に
記述された所定範囲内のものだけを有効とする。
【００６７】次に、ステップＳ２７で、重なり部分５７
（図６参照）並びに平行部分５８（図９参照）を出力配
線にもつ、クロストークの影響を与え易いトランジスタ
の出力負荷容量を演算する。そして、演算した出力負荷
容量から(I) 式を適用して、クロスロークの影響を与え
易いトランジスタの出力配線における時定数τを求め、
時定数基準値格納部２１２に格納された時定数基準値よ
り小さい時定数を有するトランジスタの出力配線の重な
り／平行部分の座標データを抽出する。
【００６８】ステップＳ２８で、ステップＳ２７で抽出
された重なり／平行部分の配線間容量を(II)式あるいは
(III) 式に従い演算する。なお、重なり部分や平行部分
が複数存在する場合は、それぞれについて配線間容量を
演算した後、その総和を求める。
【００６９】次に、ステップＳ２９で、ステップＳ２７
で抽出された重なり／平行部分及びその周辺のレイアウ
トパターンの等価回路を被シミュレーション回路として
抽出する。この際、等価回路を抽出するための情報はデ
ザインルールファイル１２内に格納されている。
【００７０】そして、ステップＳ３０で、ステップＳ２
９で得た等価回路をシミュレーション対象として、ステ
ップＳ２８で得た配線間容量を参照しつつ、回路シミュ
レーションを実行することにより、クロストークの波形
を得る。
【００７１】このように、第２の実施例のクロストーク
検証装置によれば、クロストークの影響を与え易いトラ
ンジスタの出力配線における時定数τにより、クロスト
ーク発生危険性の高いトランジスタを絞り込み、絞り込
まれたトランジスタのクロストークノイズを回路シミュ
レーションを実行して検証することにより、クロストー
ク発生危険箇所の有無を効率的に検証することができ
る。
【００７２】図１８はこの発明の第３の実施例であるク
ロストーク検証装置の構成を示すブロック図である。な
お、第３の実施例の構成は、図１で示した第１の実施例
の構成と異なるのは、被シミュレーション回路抽出部２
１′、回路シミュレーション実行部２２、エラー抽出部
３１及びその周辺部との接続関係のみであるため、以
下、これらの点について説明する。なお、他の構成部は
第１の実施例と同様であるため、説明を省略する。
【００７３】被シミュレーション回路抽出部２１′は、
デザインルールファイル１２の内容を参照しつつ、出力
配線パターンファイル１６内の出力配線パターンの座標
データを処理することにより、内部で第１のクロストー
クエラ−検証を行う。そして、第１のクロストークエラ
ー検証でクロストークエラーと判定した、重なり／平行
部分及びその周辺のレイアウトパターンにおける等価回
路を被シミュレーション回路として抽出して、回路シミ
ュレーション実行部２２に出力する。
【００７４】図１９は、被シミュレーション回路抽出部
２１′を詳細に示すブロック図である。被シミュレーシ
ョン回路抽出部２１′は、重なり／平行部分抽出部３１
１、時定数基準値記憶部３１２、時定数演算部３１３、
配線間容量演算部３１４、クロストークノイズ演算部３
１５、比較部３１６及び等価回路抽出部３１７よりな
る。
【００７５】重なり／平行部分識別部３１１は、第１の
実施例における重なり／平行部分識別部１７１と同様
に、出力配線パターンファイル１６に格納された出力配
線パターンの座標データに基づき、図６及び図８に示す
ように、クロストークの影響を与え易いトランジスタの
出力配線５５とクロストークの影響を受け易いトランジ
スタの出力配線５６とが重なる部分５７ならびに平行に
なる部分５８を識別するとともに、平行部分５８におけ
る配線間距離Ｄを求める。重なり／平行部分識別部３１
１はまた、デザインルールファイル１２の定義(v) の記
述を参照し、配線間距離Ｄが定義(v) によって指示され
た平行部分５８だけを有効な平行部分５８とみなす。そ
して、重なり／平行部分識別部３１１は、重なり部分５
７及び有効な平行部分５８を特定するための座標データ
を時定数演算部３１３に与える。
【００７６】時定数演算部３１３は、重なり／平行部分
識別部３１１を介して得たデザインルールファイル１２
の定義(vi)の記述を参照して、重なり／平行部分識別部
３１１より抽出された、重なり／平行部分を有するクロ
ストークの影響を与え易いトランジスタの出力負荷容量
Ｃn を演算する。そして、演算した出力負荷容量Ｃnを
利用して、(I) 式に基づき、クロストークの影響を与え
易いトランジスタの出力配線における時定数τを求め
る。
【００７７】そして、時定数演算部３１３は、時定数基
準値記憶部３１２にあらかじめ格納された時定数基準値
と、(I) 式で求めた時定数τとを比較し、時定数基準値
より小さい時定数τを有する、クロストークの影響を与
え易いトランジスタの出力配線の重なり／平行部分の座
標データを抽出して配線間容量演算部３１４に与える。
なお、第１及び第２の実施例同様、時定数基準値記憶部
３１２への時定数基準値の格納は、入力装置１４を介し
て使用者が設定してもよい。
【００７８】配線間容量演算部３１４は、第１の実施例
の配線間容量演算部１７４と同様、時定数演算部３１２
より抽出された座標データから、重なり部分の面積Ｓを
算出し（図６参照）、この面積Ｓに基づき重なり部分の
容量ＣＰ１を(II)式に従い算出する。同時に、配線間容
量演算部３１４は、時定数演算部３１３より得た座標デ
ータより得た座標データから平行部分の有効長さｌ（図
８参照）及び有効な平行部分５８における配線間距離Ｄ
（図９参照）を用いて、平行部分の容量ＣＰ２を(III)
式に従い算出する。
【００７９】クロストーク演算部３１５は、第１の実施
例のクロストーク演算部１７５と同様、クロストークの
影響を与え易いトランジスタの出力配線の、電圧の立ち
上がり時にクロストークの影響を受け易いトランジスタ
の出力配線に生じるクロストークノイズの最大値Ｖ
r と、前者出力配線の立ち下がり時に後者の出力配線に
生じるクロストークノイズの最小値Ｖf とを比較部３１
６に与える。
【００８０】電圧基準記憶部１８には、入力装置１４か
ら、クロストークノイズの電圧基準値があらかじめ記憶
されている。比較部３１６は、クロストーク演算部３１
５で求められたクロストークノイズの最大値Ｖr 及び最
小値Ｖf それぞれが、電圧基準値記憶部１８に記憶され
た基準値との比較を行い、基準値を越えたときにはエラ
ー信号を等価回路抽出部３１７に与える。
【００８１】等価回路抽出部３１７は、デザインルール
ファイル１２を参照するとともに、比較部３１６より得
たエラー信号に基づき、クロストークエラーと判定され
た、クロストーク影響の受け易いトランジスタ、その出
力配線及び出力配線を入力とした素子並びに上記出力配
線と重なり／平行部分を有するクロストーク影響を与え
易いトランジスタ、その出力配線及び出力配線を入力と
した素子からなるレイアウトパターンを最小限含む構成
の等価回路を被シミュレーション回路として抽出し、回
路シミュレーション実行部２２に与える。
【００８２】回路シミュレーション実行部２２は、等価
回路抽出部３１７で抽出された被シミュレーション回路
を取り込み、被シミュレーション回路に対し回路シミュ
レーションを実行し、シミュレーション結果（として
の）クロストークノイズ電圧値をエラー抽出部３に与え
る。
【００８３】エラー抽出部３１は、シミュレーション結
果クロストークノイズ電圧値と、あらかじめ入力装置１
４より入力され、電圧基準値格納部１８に格納された電
圧基準値とを比較することにより第２のクロストーク検
証を行い、シミュレーション結果クロストークノイズ電
圧値が電圧基準値を越える場合にエラーとして、その部
分の座標データをエラーファイル１９′に格納する。
【００８４】表示装置２０は、レイアウトパターンデー
タメモリ１１に格納されたレイアウトパターンデータ及
びエラーファイル１９′に格納された座標データを受
け、エラー箇所が図１２や図１３に示すように視覚的に
容易に認識可能に強調されたレイアウトパターンを表示
する。
【００８５】図２０は、図１８に示すクロストーク検証
装置の機能を記憶装置及びＣＰＵを含む周知のコンピュ
ータを用いて実現する場合の処理手順を示すフローチャ
ートである。処理手順のプログラムは記憶装置に記憶さ
れる。ＣＰＵはこのプログラムにしたがって動作するこ
とにより、抽出部１５、２１′及び３１の機能を実現す
る。記憶装置はまた、メモリ１１、ファイル１２、１
６、１９′及び記憶部１３、１８、３１２として働く。
【００８６】まず、ステップＳ３１で、入力装置１４を
用いて、Ｗ／Ｌ基準値及び電圧基準値をそれぞれＷ／Ｌ
基準値記憶部１３及び電圧基準値記憶部１８に格納して
おく。
【００８７】そして、ステップＳ３２で、デザインルー
ルファイル１２内の定義(i) の記述を参照することによ
り、レイアウトパターンデータメモリ１１に格納された
レイアウトパターンに対し、レイアウトパターン中のト
ランジスタを識別し、そのトランジスタのパターンデー
タを抽出する。
【００８８】次に、ステップＳ３３で、抽出したトラン
ジスタのパターンデータに対しデザインルールファイル
１２内の定義(ii)を適用することにより、トランジスタ
サイズＷ／Ｌを演算し、続くステップＳ３４で、そのト
ランジスタサイズＷ／ＬをＷ／Ｌ基準電圧記憶部１３に
記憶された基準値と比較することにより、クロストーク
の影響を与え易いトランジスタとクロストークの影響を
受け易いトランジスタとを識別する。
【００８９】しかる後、ステップＳ３５で、レイアウト
パターンメモリ１１に格納されたレイアウトパターンデ
ータから、クロストーク影響を与え易いトランジスタと
クロストークの影響を受け易いトランジスタの出力配線
パターンの座標データを抽出する。抽出された座標デー
タは、それがクロストークの影響を受け易いトランジス
タに関するものかを識別可能に、出力配線パターンファ
イル１６内に蓄積される。
【００９０】ステップＳ３６では、出力配線パターンフ
ァイル１６に蓄積された座標データに基づき、クロスト
ークの影響を与え易いトランジスタの出力配線５５とク
ロストークの影響を受け易いトランジスタの出力配線５
６とが重なる部分５７（図６参照）並びに平行になる部
分５８（図８参照）を識別する。平行部分５８について
は、配線間距離Ｄがデザインルール１２内の定義(v) に
記述された所定範囲内のものだけを有効とする。
【００９１】次に、ステップＳ３７で、重なり部分５７
（図６参照）並びに平行部分５８（図９参照）を出力配
線にもつ、クロストークの影響を与え易いトランジスタ
の出力負荷容量を演算する。そして、演算した出力負荷
容量から(I) 式を適用して、クロストークの影響を与え
易いトランジスタの出力配線における時定数τを求め、
時定数基準値格納部３１２に格納された時定数基準値よ
り小さい時定数を有するトランジスタの出力配線の重な
り／平行部分の座標データを抽出する。
【００９２】ステップＳ３８で、ステップＳ３７で抽出
された重なり／平行部分の配線間容量を(II)式あるいは
(III) 式に従い演算する。なお、重なり部分や平行部分
が複数存在する場合は、それぞれについて配線間容量を
演算した後、その総和を求める。
【００９３】そして、ステップＳ３９で、クロストーク
の影響を受け易いトランジスタの出力配線におよぼされ
る立ち上がり時及び立ち下がり時におけるクロストーク
ノイズを(IV)式及び(V) 式に従い演算する。
【００９４】次に、ステップＳ４０で、ステップＳ３９
で得たクロストークノイズと、電圧基準値格納部１８に
格納された電圧基準値とを比較し、その比較結果に基づ
き、第１のクロストーク検証を行う。
【００９５】そして、ステップＳ４１で、ステップＳ４
０でクロストークエラーと判定された、クロストーク影
響の受け易いトランジスタ、その出力配線及びこの出力
配線を入力とした素子並びに上記出力配線と重なり／平
行部分を有するクロストーク影響を与え易いトランジス
タ、その出力配線及び出力配線を入力とした素子からな
るレイアウトパターンを最小限含む構成の等価回路を被
シミュレーション回路として抽出する。
【００９６】ステップＳ４２で、ステップＳ４１で得た
被シミュレーション回路に対し回路シミュレーションを
実行して、クロストークノイズ電圧値を求め、ステップ
Ｓ４３で、該クロストークノイズ電圧値と、あらかじめ
入力装置１４より入力され、電圧基準値格納部１８に格
納された電圧基準値とを比較し、第２のクロストーク検
証を行い、クロストークノイズ電圧値が電圧基準値を越
える場合にエラーとして、その部分の座標データをエラ
ーファイル１９′に格納する。
【００９７】最後に、ステップＳ４４で、エラーファイ
ル１９′に格納された座標データに基づき、表示装置２
０よりエラー箇所をレイアウトパターン上に表示する。
【００９８】このように、第３の実施例のクロストーク
検証装置によれば、クロストークの影響を与え易いトラ
ンジスタの時定数τにより、クロストーク発生危険性の
高いトランジスタを絞り込み、絞り込まれたトランジス
タの重なり／平行部分の配線間容量に基づき第１のクロ
ストーク検証を行い、さらに回路シミュレーションを実
行することにより第２のクロストーク検証を行うため、
クロストーク発生危険箇所の有無をより効率的に検証す
ることができる。
【００９９】なお、第３の実施例では、第１及び第２の
クロストーク検証の際、電圧基準値記憶部１８に格納さ
れた同一の電圧基準値を共通に用いたが、これに限定さ
れず、別々の電圧基準値を用いることも考えられる。
【０１００】なお、第２の実施例のクロストーク検証装
置（図１５参照）では、回路シミュレーション実行部２
２によるシミュレーション結果であるクロストーク波形
を表示装置２０に表示することにより、クロストーク検
証を行ったが、第３の実施例のように、さらに、エラー
抽出部３１に相当する手段を設け、この手段により、回
路シミュレーション実行部２２によるシミュレーション
結果として得られたクローストークノイズと電圧基準値
との比較結果に基づく第２のクロストーク検証を行って
もよい。
【０１０１】逆に、第３の実施例のクロストーク検証装
置（図１８参照）で、第２の実施例のように、回路シミ
ュレーション２２によるシミュレーション結果であるク
ロストーク波形を直接に表示装置２０に表示することに
より、クロストーク検証を行うように構成してもよい。
【０１０２】
【発明の効果】以上説明したように、この発明による請
求項１記載のクロストーク検証装置によれば、クロスト
ークの影響を与え易いトランジスタの出力配線パターン
とクロストークの影響を受け易いトランジスタの出力配
線パターンとが第１の抽出手段によりレイアウトパター
ンデータから抽出され、次に、第２の抽出手段により、
それらの出力配線パターンの重なり／平行部分の配線間
容量が求められ、この配線間容量と第２の基準を満たす
トランジスタに付随する容量とに基づきクロストークの
影響を受け易いトランジスタのクロストークノイズの大
きさが算出され、算出されたクロストークノイズの大き
さが第３の基準値を越えるとエラー箇所として抽出され
る。そして、表示手段によりエラー箇所が目視可能に表
示されるようにしている。したがって、クロストークの
自動検証が可能となり、集積回路の規模がさらに拡大し
あるいはさらに微細化してもクロストークの正確な検証
が可能になるという効果がある。
【０１０３】また、この発明による請求項２記載のクロ
ストーク検証装置によれば、クロストークの影響を与え
易いトランジスタの出力配線パターンとクロストークの
影響を受け易いトランジスタの出力配線パターンとが第
１の抽出手段によりレイアウトパターンデータから抽出
され、次に、第２の抽出手段により、それらの出力配線
パターンから，クロストークの影響を受け易いトランジ
スタの出力配線を有するクロストークの影響を与え易い
トランジスタの出力配線における時定数が求められ、こ
の時定数に基づき所定の基準に従って、クロストーク検
証を行うべき箇所におけるクロストークの影響を与え易
いトランジスタ及びクロストークの影響を受け易いトラ
ンジスタを含む等価回路が被シミュレーション回路とし
て抽出される。そして、シミュレーション実行手段によ
り、抽出された被シミュレーション回路に対し回路シミ
ュレーションが施されるようにしている。したがって、
クロストークの自動検証が可能となり、集積回路の規模
がさらに拡大しあるいはさらに微細化してもクロストー
クの正確な検証が可能になるという効果がある。
【０１０４】さらに、この発明による請求項３記載のク
ロストーク検証装置によれば、クロストークの影響を与
え易いトランジスタの出力配線パターンとクロストーク
の影響を受け易いトランジスタの出力配線パターンとが
第１の抽出手段によりレイアウトパターンデータから抽
出され、次に第２の抽出手段により、それらの出力配線
パターンの重なり／平行部分の配線間容量が求められ、
この配線間容量と第２の基準を満たすトランジスタに付
随する容量とに基づきクロストークの影響を受け易いト
ランジスタのクロストークノイズの大きさが算出され、
算出されたクロストークノイズの大きさが第３の基準値
を越えると重なり／平行部分及びその周辺部からなり、
第１及び第２の基準を満たすトランジスタ回路を含む等
価回路が被シミュレーション回路として抽出される。
【０１０５】そして、シミュレーション実行手段によ
り、抽出された被シミュレーション回路に対し回路シミ
ュレーションが施され、シミュレーション結果クロスト
ークノイズが算出される。その後、第３の抽出手段によ
り、シミュレーション結果クロストークノイズの大きさ
が第４の基準を越えると、被シミュレーション回路の重
なり／平行部分がエラー箇所として抽出される。そし
て、表示手段によりエラー箇所が目視可能に表示される
ようにしている。したがって、クロストークの自動検証
が可能となり、集積回路の規模がさらに拡大しあるいは
さらに微細化してもクロストークの正確な検証が可能に
なるという効果がある。
【図面の簡単な説明】
【図１】この発明の第１の実施例であるクロストーク検
証装置の構成を示すブロック図である。
【図２】レイアウトパターンにおける１つのトランジス
タ部分を示す平面図である。
【図３】レイアウトパターン中の全トランジスタのサイ
ズの分布の一例を示すグラフである。
【図４】第１の実施例の出力配線パターン抽出部の詳細
を示すブロック図である。
【図５】第１の実施例のエラー抽出部の詳細を示すブロ
ック図である。
【図６】出力配線の重なり部分を示す平面図である。
【図７】図６のＡ−Ａ線に沿った断面図である。
【図８】出力配線の平行部分を示す平面図である。
【図９】図８のＢ−Ｂ線に沿った断面図である。
【図１０】クロストークノイズ演算用の模式回路図であ
る。
【図１１】クロストークノイズ演算用の模式回路図であ
る。
【図１２】レイアウトパターン上のエラー表示の一例を
示す図である。
【図１３】レイアウトパターン上のエラー表示の一例を
示す図である。
【図１４】第１の実施例のクロストーク検証装置の機能
をコンピュータを用いて実現する場合の処理手順を示す
フローチャートである。
【図１５】この発明の第２の実施例であるクロストーク
検証装置の構成を示すブロック図である。
【図１６】第２の実施例の被シミュレーション回路抽出
部の詳細を示すブロック図である。
【図１７】第２の実施例のクロストーク検証装置の機能
をコンピュータを用いて実現する場合の処理手順を示す
フローチャートである。
【図１８】この発明の第３の実施例であるクロストーク
検証装置の構成を示すブロック図である。
【図１９】第３の実施例の被シミュレーション回路抽出
部の詳細を示すブロック図である。
【図２０】第３の実施例のクロストーク検証装置の機能
をコンピュータを用いて実現する場合の処理手順を示す
フローチャートである。
【符号の説明】
１１ レイアウトパターンデータメモリ １２ デザインルールファイル １３ Ｗ／Ｌ基準値記憶部 １４ 入力装置 １５ 出力配線パターン抽出部 １６ 出力配線パターンファイル １７ エラー抽出部 １８ 電圧基準値記憶部 １９ エラーファイル １９′ エラーファイル ２０ 表示装置 ２１ 被シミュレーション回路抽出部 ２１′ 被シミュレーション回路抽出部 ２２ 回路シミュレーション実行部 ３１ エラー抽出部
フロントページの続き (56)参考文献 特開 平３−194659（ＪＰ，Ａ) 特開 平３−208177（ＪＰ，Ａ) 特開 平４−102976（ＪＰ，Ａ) 特開 平４−147646（ＪＰ，Ａ) 沖電気研究開発 153号 83−86頁 泉正夫ほか「高速プリント回路板設計シ ステム」 (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 被検証レイアウトパターンを規定したレ
    イアウトパターンデータを付与する第１の付与手段と、 前記被検証レイアウトパターンに関するデザインルール
    を付与する第２の付与手段と、 クロストークの影響を与え易いトランジスタのサイズに
    関する第１の基準とクロストークの影響を受け易いトラ
    ンジスタのサイズに関する第２の基準とを記憶する第１
    の記憶手段と、 前記第１，第２の付与手段及び前記第１の記憶手段に接
    続され、前記デザインルール及び前記第１，第２の基準
    を参照しつつ前記レイアウトパターンデータを処理する
    ことにより、前記被検証レイアウトパターン中のトラン
    ジスタのうち前記第１の基準を満たすトランジスタと前
    記第２の基準を満たすトランジスタの出力配線パターン
    のデータを前記レイアウトパターンデータから抽出する
    第１の抽出手段と、 クロストークノイズの大きさに関する第３の基準を記憶
    する第２の記憶手段と、 前記第１の抽出手段及び前記第２の記憶手段に接続さ
    れ、前記出力配線パターンのデータに基づき、前記第１
    の基準を満たすトランジスタの出力配線と前記第２の基
    準を満たすトランジスタの出力配線との重なり／平行部
    分の配線間容量を算出し、該配線間容量と前記第２の基
    準を満たすトランジスタに付随する容量とに基づき、前
    記第２の基準を満たすトランジスタのクロストークノイ
    ズの大きさを求め、該クロストーグノイズの大きさが前
    記第３の基準を越えると、前記重なり／平行部分をエラ
    ー箇所として抽出する第２の抽出手段と、 前記第２の抽出手段に接続され、前記エラー箇所を目視
    可能に表示する表示手段とを備えるクロストーク検証装
    置。
  2. 【請求項２】 被検証レイアウトパターンを規定したレ
    イアウトパターンデータを付与する第１の付与手段と、 前記被検証レイアウトパターンに関するデザインルール
    を付与する第２の付与手段と、 クロストークの影響を与え易いトランジスタのサイズに
    関する第１の基準とクロストークの影響を受け易いトラ
    ンジスタのサイズに関する第２の基準とを記憶する記憶
    手段と、 前記第１，第２の付与手段及び前記記憶手段に接続さ
    れ、前記デザインルール及び前記第１，第２の基準を参
    照しつつ前記レイアウトパターンデータを処理すること
    により、前記被検証レイアウトパターン中のトランジス
    タのうち前記第１の基準を満たすトランジスタと前記第
    ２の基準を満たすトランジスタの出力配線パターンのデ
    ータを前記レイアウトパターンデータから抽出する第１
    の抽出手段と、 前記第１の抽出手段に接続され、前記出力配線パターン
    のデータから、前記第２の基準を満たすトランジスタの
    出力配線との重なり／平行部分を有する前記第１の基準
    を満たすトランジスタの出力配線における時定数に基づ
    き、所定の基準に従って、クロストーク検証を行う必要
    のある出力配線パターンを特定し、該特定した出力配線
    パターンの等価回路を被シミュレーション回路として抽
    出する第２の抽出手段とを備え、前記等価回路は前記第
    １及び第２の基準を満たすトランジスタに相当する素子
    を構成要素として含み、 前記第２の抽出手段に接続され、前記被シミュレーショ
    ン回路に対し回路シミュレーションを実行してクロスト
    ークノイズ検証を行うミュレーション実行手段とをさら
    に備えたクロストーク検証装置。
  3. 【請求項３】 被検証レイアウトパターンを規定したレ
    イアウトパターンデータを付与する第１の付与手段と、 前記被検証レイアウトパターンに関するデザインルール
    を付与する第２の付与手段と、 クロストークの影響を与え易いトランジスタのサイズに
    関する第１の基準とクロストークの影響を受け易いトラ
    ンジスタのサイズに関する第２の基準とを記憶する第１
    の記憶手段と、 前記第１，第２の付与手段及び前記第１の記憶手段に接
    続され、前記デザインルール及び前記第１，第２の基準
    を参照しつつ前記レイアウトパターンデータを処理する
    ことにより、前記被検証レイアウトパターン中のトラン
    ジスタのうち前記第１の基準を満たすトランジスタと前
    記第２の基準を満たすトランジスタの出力配線パターン
    のデータを前記レイアウトパターンデータから抽出する
    第１の抽出手段と、 クロストークノイズの大きさに関する第３の基準を記憶
    する第２の記憶手段と、 クロストークノイズの大きさに関する第４の基準を記憶
    する第３の記憶手段と、 前記第１の抽出手段及び前記第２の記憶手段に接続さ
    れ、前記出力配線パターンのデータに基づき、前記第１
    の基準を満たすトランジスタの出力配線と前記第２の基
    準を満たすトランジスタの出力配線との重なり／平行部
    分の配線間容量を求め、該配線間容量と前記第２の基準
    を満たすトランジスタに付随する容量とに基づき、前記
    第２の基準を満たすトランジスタのクロストークノイズ
    の大きさを求め、該クロストークノイズの大きさが前記
    第３の基準を越えると、前記重なり／平行部会及びその
    周辺部からなり、前記第１及び第２の基準を満たすトラ
    ンジスタに相当する素子を構成要素として含む等価回路
    を被シミュレーション回路として抽出する第２の抽出手
    段と、 前記第２の抽出手段に接続され、前記被シミュレーショ
    ン回路に対し回路シミュレーションを実行してシミュレ
    ーション結果クロストークノイズを算出するシミュレー
    ション実行手段と、 前記シミュレーション実行手段及び前記第３の記憶手段
    に接続され、前記シミュレーション結果クロストークノ
    イズの大きさが前記第４の基準を越えると、前記被シミ
    ュレーション回路の重なり／平行部分をエラー箇所とし
    て抽出する第３の抽出手段と、 前記第３の抽出手段に接続され、前記エラー箇所を目視
    可能に表示する表示手段とを備えたクロストーク検証装
    置。
JP4149340A 1992-06-09 1992-06-09 クロストーク検証装置 Expired - Fee Related JP2824361B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4149340A JP2824361B2 (ja) 1992-06-09 1992-06-09 クロストーク検証装置
US08/070,291 US5446674A (en) 1992-06-09 1993-06-02 Crosstalk verification device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4149340A JP2824361B2 (ja) 1992-06-09 1992-06-09 クロストーク検証装置

Publications (2)

Publication Number Publication Date
JPH05342305A JPH05342305A (ja) 1993-12-24
JP2824361B2 true JP2824361B2 (ja) 1998-11-11

Family

ID=15472973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4149340A Expired - Fee Related JP2824361B2 (ja) 1992-06-09 1992-06-09 クロストーク検証装置

Country Status (2)

Country Link
US (1) US5446674A (ja)
JP (1) JP2824361B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3212423B2 (ja) * 1993-09-30 2001-09-25 富士通株式会社 テストパターン作成装置
US5761076A (en) * 1994-04-19 1998-06-02 Hitachi, Ltd. Method for evaluating a driving characteristic of a device for a wiring, based upon lower order coefficients of series expansion form of complex admittance of the wiring
JPH07287051A (ja) * 1994-04-20 1995-10-31 Fujitsu Ltd 論理シミュレータ用入力データ作成装置
US5568395A (en) * 1994-06-29 1996-10-22 Lsi Logic Corporation Modeling and estimating crosstalk noise and detecting false logic
US5761080A (en) * 1995-11-22 1998-06-02 International Business Machines Corporation Method and apparatus for modeling capacitance in an integrated circuit
JP3715011B2 (ja) * 1995-12-12 2005-11-09 株式会社ルネサステクノロジ 半導体回路設計検証装置
US5867810A (en) * 1996-05-31 1999-02-02 Fujitsu Limited Wiring device and wiring method
JPH1021274A (ja) * 1996-06-28 1998-01-23 Mitsubishi Electric Corp 半導体回路論理検証装置
US6182269B1 (en) 1997-08-06 2001-01-30 Lsi Logic Corporation Method and device for fast and accurate parasitic extraction
US6029117A (en) * 1997-11-03 2000-02-22 International Business Machines Corporation coupled noise estimation method for on-chip interconnects
US5999010A (en) * 1997-12-08 1999-12-07 Simplex Solutions, Inc. Method of measuring interconnect coupling capacitance in an IC chip
US6128769A (en) * 1997-12-31 2000-10-03 Intel Corporation Method for analyzing and efficiently reducing signal cross-talk noise
US6397169B1 (en) * 1998-06-30 2002-05-28 Synopsys, Inc. Adaptive cell separation and circuit changes driven by maximum capacitance rules
JP2000029925A (ja) * 1998-07-15 2000-01-28 Fujitsu Ltd クロストークノイズ計算方法及び記憶媒体
US6279142B1 (en) * 1998-10-02 2001-08-21 International Business Machines Corporation Method of on-chip interconnect design
US7031889B1 (en) * 1999-03-22 2006-04-18 Hewlett-Packard Development Company, L.P. Method and apparatus for evaluating the design quality of network nodes
US6542860B1 (en) * 1999-03-22 2003-04-01 Hewlett-Packard Development Company, L.P. System and method for detecting nodes that are susceptible to floating
DE19935423A1 (de) * 1999-07-28 2001-02-01 Daimler Chrysler Ag Verfahren zur Prüfung der elektromagnetischen Verträglichkeit von Leitungen eines Kabelbündels
JP2001093982A (ja) * 1999-09-22 2001-04-06 Hitachi Ltd 配線容量計算方法、クロストークディレイ計算方法、およびそれらのデータを記憶したコンピュータ読み取り可能な記憶媒体
US7013253B1 (en) 2000-04-03 2006-03-14 Magma Design Automation, Inc. Method and apparatus for calculation of crosstalk noise in integrated circuits
US6460167B1 (en) 2000-04-27 2002-10-01 International Business Machines Corporation Efficient system for multi-level shape interactions
JP2002164432A (ja) * 2000-11-24 2002-06-07 Mitsubishi Electric Corp 半導体回路抽出装置、自動配置配線装置、およびその方法、ならびにライブラリ流通システム
US6598214B2 (en) * 2000-12-21 2003-07-22 Texas Instruments Incorporated Design method and system for providing transistors with varying active region lengths
JP3628973B2 (ja) 2001-03-21 2005-03-16 株式会社日立製作所 半導体装置の設計方法
JP2004185374A (ja) * 2002-12-04 2004-07-02 Matsushita Electric Ind Co Ltd クロストークチェック方法
US7177783B2 (en) * 2002-06-07 2007-02-13 Cadence Design Systems, Inc. Shape based noise characterization and analysis of LSI
US6826736B2 (en) * 2002-06-07 2004-11-30 Cadence Design Systems, Inc. Shape based noise tolerance characterization and analysis of LSI
AU2003248557A1 (en) * 2002-06-07 2003-12-22 Cadence Design Systems, Inc. Shape based noise characterization and analysis of lsi
JP3974081B2 (ja) 2003-06-20 2007-09-12 株式会社東芝 ノイズ解析システム、及びノイズ解析方法
JP4501728B2 (ja) 2005-03-08 2010-07-14 日本電気株式会社 クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム
CA2635060C (en) * 2007-07-30 2015-11-24 Manta Test Systems Inc. System and method for modulating a power supply in a relay test system
JP5943593B2 (ja) * 2011-12-02 2016-07-05 キヤノン株式会社 設計支援装置およびその情報処理方法
US8904326B2 (en) * 2012-06-29 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device design method, system and computer program product
US8982518B2 (en) * 2013-03-14 2015-03-17 The Boeing Company Methods and apparatus to provide transient event protection for circuits
JP2015230696A (ja) * 2014-06-06 2015-12-21 富士通株式会社 回路画像出力プログラム、情報処理装置、回路画像出力方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694403A (en) * 1983-08-25 1987-09-15 Nec Corporation Equalized capacitance wiring method for LSI circuits
US4831497A (en) * 1986-09-11 1989-05-16 General Electric Company Reduction of cross talk in interconnecting conductors
JP2877303B2 (ja) * 1987-03-31 1999-03-31 株式会社東芝 集積回路の自動設計装置
US5249134A (en) * 1988-04-12 1993-09-28 Matsushita Electric Industrial Co., Ltd. Method of layout processing including layout data verification
JP2954223B2 (ja) * 1988-11-08 1999-09-27 富士通株式会社 半導体装置の製造方法
US5202841A (en) * 1989-07-14 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Layout pattern verification system
JP2531282B2 (ja) * 1989-12-22 1996-09-04 三菱電機株式会社 クロスト―ク検証装置
JPH0427143A (ja) * 1990-02-17 1992-01-30 Mitsubishi Electric Corp 設計ルール検査装置
JPH04211871A (ja) * 1990-05-02 1992-08-03 Toshiba Corp 論理設計の検証支援システム
JPH0756878B2 (ja) * 1990-05-30 1995-06-14 シャープ株式会社 プリント配線板の検査方法
US5197015A (en) * 1990-12-20 1993-03-23 Vlsi Technology, Inc. System and method for setting capacitive constraints on synthesized logic circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
沖電気研究開発 １５３号 ８３−８６頁 泉正夫ほか「高速プリント回路板設計システム」

Also Published As

Publication number Publication date
US5446674A (en) 1995-08-29
JPH05342305A (ja) 1993-12-24

Similar Documents

Publication Publication Date Title
JP2824361B2 (ja) クロストーク検証装置
JP2531282B2 (ja) クロスト―ク検証装置
US6128768A (en) Method of extracting layout parasitics for nets of an integrated circuit using a connectivity-based approach
US6438729B1 (en) Connectivity-based approach for extracting layout parasitics
JP2011065377A (ja) 寄生素子の抽出システムと抽出方法
US7117464B2 (en) System and method for evaluating signal coupling between differential traces in a package design
US7454733B2 (en) Interconnect-aware methodology for integrated circuit design
US9747409B2 (en) Method of parameter extraction and system thereof
JP4674164B2 (ja) レイアウト方法、ｃａｄ装置、プログラム及び記憶媒体
US20050223348A1 (en) System and method for evaluating signal trace discontinuities in a package design
US8347244B2 (en) Topologies and methodologies for AMS integrated circuit design
JP3643450B2 (ja) コンピュータ支援設計システム
US20110078649A1 (en) Wafer layout assisting method and system
JP2006171818A (ja) クロストーク検証装置およびクロストーク検証方法
JPH11175580A (ja) 集積回路設計装置
JPH03208177A (ja) レイアウト検証装置
JP2830563B2 (ja) 回路図作成装置
JP2829072B2 (ja) Ｌｓｉ配線変更方法
JP2002304436A (ja) 配線基板評価支援装置
US20130205273A1 (en) Power supply wiring design support method, power supply wiring design support apparatus, power supply wiring design support program and recording medium
JP2821188B2 (ja) レイアウトパターン情報抽出装置
JP2000035982A (ja) Ｌｓｉ設計用検証装置
JPH103489A (ja) Ｌｓｉ設計用回路シミュレーション装置
US20040194045A1 (en) Electronic circuit design apparatus and method thereof
JPH04132237A (ja) 電子回路の配線間容量の算出方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070904

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees