JP2531282B2 - クロスト―ク検証装置 - Google Patents
クロスト―ク検証装置Info
- Publication number
- JP2531282B2 JP2531282B2 JP1333901A JP33390189A JP2531282B2 JP 2531282 B2 JP2531282 B2 JP 2531282B2 JP 1333901 A JP1333901 A JP 1333901A JP 33390189 A JP33390189 A JP 33390189A JP 2531282 B2 JP2531282 B2 JP 2531282B2
- Authority
- JP
- Japan
- Prior art keywords
- criterion
- layout pattern
- transistor
- crosstalk
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012795 verification Methods 0.000 title claims description 22
- 238000000605 extraction Methods 0.000 claims description 46
- 239000000284 extract Substances 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 9
- 238000013075 data extraction Methods 0.000 description 8
- 230000004044 response Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、設計された大規模集積回路のレイアウト
パターンについて、クロストークの発生危険箇所の有無
を自動的に検証するクロストーク検証装置に関する。
パターンについて、クロストークの発生危険箇所の有無
を自動的に検証するクロストーク検証装置に関する。
集積回路において、低出力インピーダンスのトランジ
スタは駆動能力が大きいので、そのトランジスタの出力
配線上の出力波形は急峻となり、結果として大きな高周
波成分を含むことになる。したがって、他の配線に対
し、クロストークの影響を与えやすい。一方、高出力イ
ンピーダンスのトランジスタは駆動能力が小さいので、
そのトランジスタの出力配線上にノイズが乗った場合に
これを打消す力が弱い。したがって、他の配線からのク
ロストークの影響を受け易い。従来、設計された大規模
集積回路のレイアウトパターンについて、クロストーク
の発生の危険箇所の有無の確認は、設計者が目視で行っ
ていた。すなわち、設計者は、レイアウトパターンを目
視で追いながら、クロストークの影響を与え易い低出力
インピーダンスのトランジスタとクロストークの影響を
受け易い高出力インピーダンスのトランジスタとをパタ
ーン中で識別し、かつ、それらのトランジスタの出力配
線を追跡することにより、クロストークの発生し易い出
力配線の組合せと場所とを推定していた。
スタは駆動能力が大きいので、そのトランジスタの出力
配線上の出力波形は急峻となり、結果として大きな高周
波成分を含むことになる。したがって、他の配線に対
し、クロストークの影響を与えやすい。一方、高出力イ
ンピーダンスのトランジスタは駆動能力が小さいので、
そのトランジスタの出力配線上にノイズが乗った場合に
これを打消す力が弱い。したがって、他の配線からのク
ロストークの影響を受け易い。従来、設計された大規模
集積回路のレイアウトパターンについて、クロストーク
の発生の危険箇所の有無の確認は、設計者が目視で行っ
ていた。すなわち、設計者は、レイアウトパターンを目
視で追いながら、クロストークの影響を与え易い低出力
インピーダンスのトランジスタとクロストークの影響を
受け易い高出力インピーダンスのトランジスタとをパタ
ーン中で識別し、かつ、それらのトランジスタの出力配
線を追跡することにより、クロストークの発生し易い出
力配線の組合せと場所とを推定していた。
しかしながら、このような設計者の目視による検証で
は、設計者にかかる負担が非常に大きいという問題点が
あった。また、目視による推定であるため、クロストー
クの発生危険箇所を見逃すことも多いという問題点もあ
った。
は、設計者にかかる負担が非常に大きいという問題点が
あった。また、目視による推定であるため、クロストー
クの発生危険箇所を見逃すことも多いという問題点もあ
った。
さらに、将来における集積回路の規模のさらなる拡大
やパターンのさらなる微細化を考えると、設計者の目視
による検証では益々、クロストークの正確な検証が困難
になると予想される。
やパターンのさらなる微細化を考えると、設計者の目視
による検証では益々、クロストークの正確な検証が困難
になると予想される。
この発明は上記のような問題点を解消するためになさ
れたもので、大規模集積回路のレイアウトパターンにつ
いて、自動的にクロストークの発生危険箇所の有無の検
証を行うことができるクロストーク検証装置を得ること
を目的とする。
れたもので、大規模集積回路のレイアウトパターンにつ
いて、自動的にクロストークの発生危険箇所の有無の検
証を行うことができるクロストーク検証装置を得ること
を目的とする。
第１の態様において、この発明に係るクロストーク検
証装置は、被検証レイアウトパターンを規定したレイア
ウトパターンデータを付与する第１の付与手段と、被検
証レイアウトパターンに関するデザインルールを付与す
る第２の付与手段と、クロストークの影響を与え易いト
ランジスタのサイズに関する第１の基準とクロストーク
の影響を受け易いトランジスタのサイズに関する第２の
基準とを記憶する第１の記憶手段と、第1,第２の付与手
段および第１の記憶手段に接続され、デザインルールお
よび第1,第２の基準を参照しつつレイアウトパターンデ
ータを処理することにより、被検証レイアウトパターン
中のトランジスタのうち第１の基準を満たすトランジス
タと第２の基準を満たすトランジスタの出力配線パター
ンのデータをレイアウトパターンデータから抽出する第
１の抽出手段と、出力配線の重なり部分の面積に関する
第３の基準と平行部分の長さに関する第４の基準とを記
憶する第２の記憶手段と、第１の抽出手段および第２の
記憶手段に接続され、第3,第４の基準を参照しつつ出力
配線パターンのデータを処理することにより、第１の基
準を満たすトランジスタの出力配線と第２の基準を満た
すトランジスタの出力配線の重なり部分の面積および平
行部分の長さが第３および第４の基準を越える重なり部
分および平行部分をエラー箇所として抽出する第２の抽
出手段と、この第２の抽出手段に接続され、エラー箇所
を目視可能に表示する表示手段とを備えて構成されてい
る。
証装置は、被検証レイアウトパターンを規定したレイア
ウトパターンデータを付与する第１の付与手段と、被検
証レイアウトパターンに関するデザインルールを付与す
る第２の付与手段と、クロストークの影響を与え易いト
ランジスタのサイズに関する第１の基準とクロストーク
の影響を受け易いトランジスタのサイズに関する第２の
基準とを記憶する第１の記憶手段と、第1,第２の付与手
段および第１の記憶手段に接続され、デザインルールお
よび第1,第２の基準を参照しつつレイアウトパターンデ
ータを処理することにより、被検証レイアウトパターン
中のトランジスタのうち第１の基準を満たすトランジス
タと第２の基準を満たすトランジスタの出力配線パター
ンのデータをレイアウトパターンデータから抽出する第
１の抽出手段と、出力配線の重なり部分の面積に関する
第３の基準と平行部分の長さに関する第４の基準とを記
憶する第２の記憶手段と、第１の抽出手段および第２の
記憶手段に接続され、第3,第４の基準を参照しつつ出力
配線パターンのデータを処理することにより、第１の基
準を満たすトランジスタの出力配線と第２の基準を満た
すトランジスタの出力配線の重なり部分の面積および平
行部分の長さが第３および第４の基準を越える重なり部
分および平行部分をエラー箇所として抽出する第２の抽
出手段と、この第２の抽出手段に接続され、エラー箇所
を目視可能に表示する表示手段とを備えて構成されてい
る。
第２の態様において、この発明に係るクロストーク検
証装置は、被検証レイアウトパターンを規定したレイア
ウトパターンデータを付与する第１の付与手段と、被検
証レイアウトパターンに関するデザインルールを付与す
る第２の付与手段と、クロストークの影響を与え易いト
ランジスタのサイズに関する第１の基準とクロストーク
の影響を受け易いトランジスタのサイズに関する第２の
基準とを記憶する第１の記憶手段と、第1,第２の付与手
段および第１の記憶手段に接続され、デザインルールお
よび第1,第２の基準を参照しつつレイアウトパターンデ
ータを処理することにより、被検証レイアウトパターン
中のトランジスタのうち第１の基準を満たすトランジス
タと第２の基準を満たすトランジスタの出力配線パター
ンのデータをレイアウトパターンデータから抽出する第
１の抽出手段と、出力配線の重なり部分および平行部分
の容量に関する第３の基準を記憶する第２の記憶手段
と、第１の抽出手段および第２の記憶手段に接続され、
第３の基準を参照しつつ出力配線パターンのデータを処
理することにより、第１の基準を満たすトランジスタの
出力配線と第２の基準を満たすトランジスタの出力配線
の重なり部分および平行部分の容量が第３の基準を越え
る重なり部分および平行部分をエラー箇所として抽出す
る第２の抽出手段と、この第２の抽出手段に接続され、
エラー箇所を目視可能に表示する表示手段とを備えて構
成されている。
証装置は、被検証レイアウトパターンを規定したレイア
ウトパターンデータを付与する第１の付与手段と、被検
証レイアウトパターンに関するデザインルールを付与す
る第２の付与手段と、クロストークの影響を与え易いト
ランジスタのサイズに関する第１の基準とクロストーク
の影響を受け易いトランジスタのサイズに関する第２の
基準とを記憶する第１の記憶手段と、第1,第２の付与手
段および第１の記憶手段に接続され、デザインルールお
よび第1,第２の基準を参照しつつレイアウトパターンデ
ータを処理することにより、被検証レイアウトパターン
中のトランジスタのうち第１の基準を満たすトランジス
タと第２の基準を満たすトランジスタの出力配線パター
ンのデータをレイアウトパターンデータから抽出する第
１の抽出手段と、出力配線の重なり部分および平行部分
の容量に関する第３の基準を記憶する第２の記憶手段
と、第１の抽出手段および第２の記憶手段に接続され、
第３の基準を参照しつつ出力配線パターンのデータを処
理することにより、第１の基準を満たすトランジスタの
出力配線と第２の基準を満たすトランジスタの出力配線
の重なり部分および平行部分の容量が第３の基準を越え
る重なり部分および平行部分をエラー箇所として抽出す
る第２の抽出手段と、この第２の抽出手段に接続され、
エラー箇所を目視可能に表示する表示手段とを備えて構
成されている。
また第３の態様において、この発明に係るクロストー
ク検証装置は、被検証レイアウトパターンを規定したレ
イアウトパターンデータを付与する第１の付与手段と、
被検証レイアウトパターンに関するデザインルールを付
与する第２の付与手段と、クロストークの影響を与え易
いトランジスタのサイズに関する第１の基準とクロスト
ークの影響を受け易いトランジスタのサイズに関する第
２の基準とを記憶する第１の記憶手段と、第1,第２の付
与手段および第１の記憶手段に接続され、デザインルー
ルおよび第1,第２の基準を参照しつつレイアウトパター
ンデータを処理することにより、被検証レイアウトパタ
ーン中のトランジスタのうち第１の基準を満たすトラン
ジスタと第２の基準を満たすトランジスタの出力配線パ
ターンのデータをレイアウトパターンデータから抽出す
る第１の抽出手段と、出力配線の重なり部分の面積に関
する第３の基準と平行部分の長さに関する第４の基準と
を記憶する第２の記憶手段と、出力配線の重なり部分お
よび平行部分の容量に関する第５の基準を記憶する第３
の記憶手段と、第１の抽出手段および第２の記憶手段に
接続され、第3,第４の基準を参照しつつ出力配線パター
ンのデータを処理することにより、第１の基準を満たす
トランジスタの出力配線と第２の基準を満たすトランジ
スタの出力配線の重なり部分の面積および平行部分の長
さが第３および第４の基準を越える重なり部分および平
行部分をエラー箇所として抽出する前段抽出部、および
この前段抽出部と第３の記憶手段に接続され、エラー箇
所の容量が第５の基準を越えるものを有効なエラー箇所
として抽出する後段抽出部より成る第２の抽出手段と、
この第２の抽出手段に接続され、有効なエラー箇所を目
視可能に表示する表示手段とを備えて構成されている。
ク検証装置は、被検証レイアウトパターンを規定したレ
イアウトパターンデータを付与する第１の付与手段と、
被検証レイアウトパターンに関するデザインルールを付
与する第２の付与手段と、クロストークの影響を与え易
いトランジスタのサイズに関する第１の基準とクロスト
ークの影響を受け易いトランジスタのサイズに関する第
２の基準とを記憶する第１の記憶手段と、第1,第２の付
与手段および第１の記憶手段に接続され、デザインルー
ルおよび第1,第２の基準を参照しつつレイアウトパター
ンデータを処理することにより、被検証レイアウトパタ
ーン中のトランジスタのうち第１の基準を満たすトラン
ジスタと第２の基準を満たすトランジスタの出力配線パ
ターンのデータをレイアウトパターンデータから抽出す
る第１の抽出手段と、出力配線の重なり部分の面積に関
する第３の基準と平行部分の長さに関する第４の基準と
を記憶する第２の記憶手段と、出力配線の重なり部分お
よび平行部分の容量に関する第５の基準を記憶する第３
の記憶手段と、第１の抽出手段および第２の記憶手段に
接続され、第3,第４の基準を参照しつつ出力配線パター
ンのデータを処理することにより、第１の基準を満たす
トランジスタの出力配線と第２の基準を満たすトランジ
スタの出力配線の重なり部分の面積および平行部分の長
さが第３および第４の基準を越える重なり部分および平
行部分をエラー箇所として抽出する前段抽出部、および
この前段抽出部と第３の記憶手段に接続され、エラー箇
所の容量が第５の基準を越えるものを有効なエラー箇所
として抽出する後段抽出部より成る第２の抽出手段と、
この第２の抽出手段に接続され、有効なエラー箇所を目
視可能に表示する表示手段とを備えて構成されている。
この発明においては、クロストークの影響を与え易い
トランジスタの出力配線パターンとクロストークの影響
を受け易いトランジスタの出力配線パターンとが第１の
抽出手段によりレイアウトパターンデータから抽出さ
れ、次にそれらの出力配線パターンのうちクロストーク
の原因となる可能性の高い重なり部分および平行部分が
第２の抽出手段によりエラー箇所として抽出される。そ
して、表示手段によりエラー箇所が目視可能に表示され
ることにより、クロストークの自動検証が可能となる。
トランジスタの出力配線パターンとクロストークの影響
を受け易いトランジスタの出力配線パターンとが第１の
抽出手段によりレイアウトパターンデータから抽出さ
れ、次にそれらの出力配線パターンのうちクロストーク
の原因となる可能性の高い重なり部分および平行部分が
第２の抽出手段によりエラー箇所として抽出される。そ
して、表示手段によりエラー箇所が目視可能に表示され
ることにより、クロストークの自動検証が可能となる。
第１図はこの発明によるクロストーク検証装置の一実
施例を示すブロック図である。検証すべきレイアウトパ
ターンを規定するレイアウトパターンデータは、レイア
ウトパターンデータメモリ11に格納されている。レイア
ウトパターンデータは、レイアウトパターンを構成する
各図形要素に関し、レイヤおよび座標等の情報を含む。
第２図は、一例として、レイアウトパターンにおける１
つのトランジスタ部分を示す平面図であり、このトラン
ジスタは互いに交差する２つの図形要素51,52から成っ
ている。レイアウトパターンデータにおいて、これらの
図形要素51,52はそれぞれレイヤ101,102として規定され
るとともに、これらの図形要素51,52の位置関係は、こ
れらの図形要素51,52の複数の特定点を示す座標情報に
より規定される。レイヤ101はトランジスタのソース，
ドレイン領域に相当し、レイヤ102はゲート領域に相当
する。
施例を示すブロック図である。検証すべきレイアウトパ
ターンを規定するレイアウトパターンデータは、レイア
ウトパターンデータメモリ11に格納されている。レイア
ウトパターンデータは、レイアウトパターンを構成する
各図形要素に関し、レイヤおよび座標等の情報を含む。
第２図は、一例として、レイアウトパターンにおける１
つのトランジスタ部分を示す平面図であり、このトラン
ジスタは互いに交差する２つの図形要素51,52から成っ
ている。レイアウトパターンデータにおいて、これらの
図形要素51,52はそれぞれレイヤ101,102として規定され
るとともに、これらの図形要素51,52の位置関係は、こ
れらの図形要素51,52の複数の特定点を示す座標情報に
より規定される。レイヤ101はトランジスタのソース，
ドレイン領域に相当し、レイヤ102はゲート領域に相当
する。
デザインルールファイル12には種々のルールが定義あ
るいは記述されているが、それらの定義あるいは記述の
うちこの実施例に関係のあるものを列挙すれば次のとお
りである。
るいは記述されているが、それらの定義あるいは記述の
うちこの実施例に関係のあるものを列挙すれば次のとお
りである。
（ｉ） レイアウトパターンにおけるトランジスタおよ
び配線の定義 （ii） トランジスタのゲート長L,ゲート幅Ｗの定義 （iii） トランジスタのソース，ドレイン領域の定義 （iv） 絶縁膜厚，配線膜厚および絶縁膜の誘電率を指
示する記述 （ｖ） 配線間距離の最小値を指示する記述 一方、W/L基準値記憶部13には、入力装置14を通じて
入力されたトランジスタサイズW/Lの基準値X1,X2が記憶
されている。第３図は、レイアウトパターン中の全トラ
ジスタのサイズW/Lの分布の一例を示すグラフである。
クロストークの影響を与え易い低出力インピーダンスの
トランジスタは、W/L＞X2の領域53に含まれる。また、
クロストークの影響を受け易い高出力インピーダンスの
トランジスタは、W/L＜X1の領域54に含まれる。すなわ
ち、W/L基準値記憶部13に記憶される基準値X1,X2は、ク
ロストークの影響を与え易いトランジスタとクロストー
クの影響を受け易いトランジスタをレイアウトパターン
中の他のトランジスタから区別するための基準となる。
び配線の定義 （ii） トランジスタのゲート長L,ゲート幅Ｗの定義 （iii） トランジスタのソース，ドレイン領域の定義 （iv） 絶縁膜厚，配線膜厚および絶縁膜の誘電率を指
示する記述 （ｖ） 配線間距離の最小値を指示する記述 一方、W/L基準値記憶部13には、入力装置14を通じて
入力されたトランジスタサイズW/Lの基準値X1,X2が記憶
されている。第３図は、レイアウトパターン中の全トラ
ジスタのサイズW/Lの分布の一例を示すグラフである。
クロストークの影響を与え易い低出力インピーダンスの
トランジスタは、W/L＞X2の領域53に含まれる。また、
クロストークの影響を受け易い高出力インピーダンスの
トランジスタは、W/L＜X1の領域54に含まれる。すなわ
ち、W/L基準値記憶部13に記憶される基準値X1,X2は、ク
ロストークの影響を与え易いトランジスタとクロストー
クの影響を受け易いトランジスタをレイアウトパターン
中の他のトランジスタから区別するための基準となる。
出力配線パターン抽出部15は、デザインルールファイ
ル12およびW/L基準値記憶部13の内容を参照しつつ、レ
イアウトパターンデータメモリ11内のレイアウトパター
ンデータを処理することにより、クロストークの影響を
与え易いトランジスタとクロストークの影響を受け易い
トランジスタの出力配線パターンだけを抽出し、そのデ
ータを出力配線パターンファイル16に格納する。
ル12およびW/L基準値記憶部13の内容を参照しつつ、レ
イアウトパターンデータメモリ11内のレイアウトパター
ンデータを処理することにより、クロストークの影響を
与え易いトランジスタとクロストークの影響を受け易い
トランジスタの出力配線パターンだけを抽出し、そのデ
ータを出力配線パターンファイル16に格納する。
第４図は、出力配線パターン抽出部15を詳細に示すブ
ロック図である。出力配線パターン抽出部15はデータ抽
出部151,W/L演算部152および比較部153より成る。
ロック図である。出力配線パターン抽出部15はデータ抽
出部151,W/L演算部152および比較部153より成る。
データ抽出部151は、レイアウトパターンデータメモ
リ11に格納されたレイアウトパターンデータに対し、デ
ザインルールファイル12内の上記（ｉ）の定義を適用す
ることにより、レイアウトパターン中のトランジスタを
識別し、そのトランジスタのパターンのデータを抽出し
てW/L演算部152に与える。例えば定義（ｉ）のトランジ
スタ定義において、「レイヤ番号101の図形要素とレイ
ヤ番号102の図形要素が重なり合った部分がトランジス
タである。」と記述しておくことにより、レイアウトパ
ターン中の第２図のトランジスタが識別される。データ
抽出部151は、このようにして識別されたトランジスタ
を構成する図形要素に関するレイヤ，座標のデータをレ
イアウトパターンデータから抽出してW/L演算部152に与
える。
リ11に格納されたレイアウトパターンデータに対し、デ
ザインルールファイル12内の上記（ｉ）の定義を適用す
ることにより、レイアウトパターン中のトランジスタを
識別し、そのトランジスタのパターンのデータを抽出し
てW/L演算部152に与える。例えば定義（ｉ）のトランジ
スタ定義において、「レイヤ番号101の図形要素とレイ
ヤ番号102の図形要素が重なり合った部分がトランジス
タである。」と記述しておくことにより、レイアウトパ
ターン中の第２図のトランジスタが識別される。データ
抽出部151は、このようにして識別されたトランジスタ
を構成する図形要素に関するレイヤ，座標のデータをレ
イアウトパターンデータから抽出してW/L演算部152に与
える。
W/L演算部152は、与えられたデータに対し、デザイン
ルールファイル12内の上記（ii）の定義を適用すること
により、トランジスタサイズW/Lを演算する。例えば定
義（ii）において、「レイヤ102がレイヤ101を横切る長
さがＷ、レイザ102がレイヤ101を横切る幅がＬであ
る。」と定義しておくことにより、トランジスタのゲー
ト長L,ゲート幅Ｗが求まる。具体的に言えば、レイヤ10
1,102の交点の座標がまず計算され、次にこの交点の座
標を用いて、上記定義（ii）に従ってゲート長Ｌとゲー
ト幅Ｗが算出される。そして、ゲート長Ｌとゲート幅Ｗ
の比をとることにより、トランジスタサイズW/Lが最終
的に算出される。算出されたトランジスタサイズW/Lは
比較部153に与えられる。
ルールファイル12内の上記（ii）の定義を適用すること
により、トランジスタサイズW/Lを演算する。例えば定
義（ii）において、「レイヤ102がレイヤ101を横切る長
さがＷ、レイザ102がレイヤ101を横切る幅がＬであ
る。」と定義しておくことにより、トランジスタのゲー
ト長L,ゲート幅Ｗが求まる。具体的に言えば、レイヤ10
1,102の交点の座標がまず計算され、次にこの交点の座
標を用いて、上記定義（ii）に従ってゲート長Ｌとゲー
ト幅Ｗが算出される。そして、ゲート長Ｌとゲート幅Ｗ
の比をとることにより、トランジスタサイズW/Lが最終
的に算出される。算出されたトランジスタサイズW/Lは
比較部153に与えられる。
比較部153は、このトランジスタサイズW/Lを、W/L基
準値記憶部13に記憶された基準値X1,X2と比較する。比
較結果は次のいずれかに該当する。
準値記憶部13に記憶された基準値X1,X2と比較する。比
較結果は次のいずれかに該当する。
C1:W/L＞X1 C2:X1≧W/L≧X2 C3:W/L＜X2 この比較結果C1〜C3はデータ抽出部151に与えられ
る。
る。
データ抽出部151は、比較部153から比較結果C2を受け
たとき、先に識別したトランジスタに関する新たなデー
タの抽出は行わず、レイアウトパターン中の別のトラン
ジスタの識別動作に移る。
たとき、先に識別したトランジスタに関する新たなデー
タの抽出は行わず、レイアウトパターン中の別のトラン
ジスタの識別動作に移る。
一方、データ抽出部151は、比較部153から比較結果C1
あるいはC3を受けたとき、先に識別したトランジスタに
関する新たなデータ、すなわちそのトランジスタの出力
配線パターンの座標データの抽出を行う。出力配線の認
識は上記（iii）の定義に基づいて行われる。例えば定
義（iii）において、「レイヤ102の両側のレイヤ10の領
域がソース，ドレイン領域である。」と記述しておくこ
とにより、第２図のトランジスタのソース，ドレイン領
域が認識される。こうして認識されるソース，ドレイン
領域のうち、電源,GNDおよびLSIの外部入力端子に接続
されていないもの全てが、そのトランジスタの出力端子
であると認定される。レイアウトパターンデータにおい
て、電源,GND,LSIの外部入力端子等に接続されているレ
イアウトパターンの領域にはテキストと呼ばれる情報が
付加されているので、この情報を参照することによっ
て、上記認識されたソース，ドレイン領域が電源,GNDお
よびLSIの外部入力端子に接続されているか否かを知る
ことができる。
あるいはC3を受けたとき、先に識別したトランジスタに
関する新たなデータ、すなわちそのトランジスタの出力
配線パターンの座標データの抽出を行う。出力配線の認
識は上記（iii）の定義に基づいて行われる。例えば定
義（iii）において、「レイヤ102の両側のレイヤ10の領
域がソース，ドレイン領域である。」と記述しておくこ
とにより、第２図のトランジスタのソース，ドレイン領
域が認識される。こうして認識されるソース，ドレイン
領域のうち、電源,GNDおよびLSIの外部入力端子に接続
されていないもの全てが、そのトランジスタの出力端子
であると認定される。レイアウトパターンデータにおい
て、電源,GND,LSIの外部入力端子等に接続されているレ
イアウトパターンの領域にはテキストと呼ばれる情報が
付加されているので、この情報を参照することによっ
て、上記認識されたソース，ドレイン領域が電源,GNDお
よびLSIの外部入力端子に接続されているか否かを知る
ことができる。
そして、データ抽出部151において、出力端子である
と認定されたソース，ドレイン領域に接続された配線パ
ターン（すなわち出力配線パターン）の座標データがレ
イアウトパターンデータから定義（ｉ）の配線定義を適
用することにより抽出され、出力配線パターンファイル
16に格納される。なお、出力配線パターンファイル16に
格納される出力配線パターンの座標データには、それが
比較結果C1に対応するものか（すなわちクロストークの
影響を与え易い比較的サイズの大きいトランジスタの出
力配線か）、または比較結果C3に対応するものか（すな
わちクロストークの影響を受け易い比較的サイズの小さ
いトランジスタの出力配線か）を識別するための付加的
なデータが付加される。または、付加的なデータを付加
する代りに、単に出力配線パターンファイル16内の格納
領域を両者で区別するようにしてもよい。
と認定されたソース，ドレイン領域に接続された配線パ
ターン（すなわち出力配線パターン）の座標データがレ
イアウトパターンデータから定義（ｉ）の配線定義を適
用することにより抽出され、出力配線パターンファイル
16に格納される。なお、出力配線パターンファイル16に
格納される出力配線パターンの座標データには、それが
比較結果C1に対応するものか（すなわちクロストークの
影響を与え易い比較的サイズの大きいトランジスタの出
力配線か）、または比較結果C3に対応するものか（すな
わちクロストークの影響を受け易い比較的サイズの小さ
いトランジスタの出力配線か）を識別するための付加的
なデータが付加される。または、付加的なデータを付加
する代りに、単に出力配線パターンファイル16内の格納
領域を両者で区別するようにしてもよい。
第１図に戻って、エラー抽出部17は、デザインルール
ファイル12,変換情報記憶部19およびS,l基準値記憶部20
の内容を参照しつつ、出力配線パターンファイル16内の
出力配線パターンの座標データを処理することにより、
クロストークの影響を与え易いトランジスタの出力配線
とクロストークの影響を受け易いトランジスタの出力配
線との重なり部分の面積および平行部分の長さの総和値
が所定値以上となる出力配線の組について、その重なり
部分および平行部分を特定する座標データをエラー情報
としてエラーファイル21に与える。
ファイル12,変換情報記憶部19およびS,l基準値記憶部20
の内容を参照しつつ、出力配線パターンファイル16内の
出力配線パターンの座標データを処理することにより、
クロストークの影響を与え易いトランジスタの出力配線
とクロストークの影響を受け易いトランジスタの出力配
線との重なり部分の面積および平行部分の長さの総和値
が所定値以上となる出力配線の組について、その重なり
部分および平行部分を特定する座標データをエラー情報
としてエラーファイル21に与える。
第５図は、エラー抽出部17を詳細に示すブロック図で
ある。エラー抽出部17は、重なり／平行部分識別部171,
S,l演算部172および比較部173より成る。
ある。エラー抽出部17は、重なり／平行部分識別部171,
S,l演算部172および比較部173より成る。
重なり／平行部分識別部171は、出力配線パターンフ
ァイル16に格納された出力配線パターンの座標データに
基づき、第6A図および第7A図に示すように、クロストー
クの影響を与え易いトランジスタの出力配線55とクロス
トークの影響を受け易いトランジスタの出力配線53とが
重なる部分57ならびに平行になる部分58を識別するとと
もに、平行部分58における配線間距離Ｄを求める。重な
り／平行部分識別部171はまた、デザインルールファイ
ル12の上記定義（ｖ）の記述を参照し、配線間距離Ｄが
定義（ｖ）によって指示された最小値近傍の平行部分58
だけを有効な平行部分58とみなす。そして、重なり／平
行部分識別部171は、重なり部分57および有効な平行部
分58を特定するための座標データをS,l演算部172に与え
る。なお、第6B図は第6A図のＡ−Ａ線に沿った断面図、
第7B図は第7A図のＢ−Ｂ線に沿った断面図である。
ァイル16に格納された出力配線パターンの座標データに
基づき、第6A図および第7A図に示すように、クロストー
クの影響を与え易いトランジスタの出力配線55とクロス
トークの影響を受け易いトランジスタの出力配線53とが
重なる部分57ならびに平行になる部分58を識別するとと
もに、平行部分58における配線間距離Ｄを求める。重な
り／平行部分識別部171はまた、デザインルールファイ
ル12の上記定義（ｖ）の記述を参照し、配線間距離Ｄが
定義（ｖ）によって指示された最小値近傍の平行部分58
だけを有効な平行部分58とみなす。そして、重なり／平
行部分識別部171は、重なり部分57および有効な平行部
分58を特定するための座標データをS,l演算部172に与え
る。なお、第6B図は第6A図のＡ−Ａ線に沿った断面図、
第7B図は第7A図のＢ−Ｂ線に沿った断面図である。
S,l演算部172は、重なり／平行部分識別部171から与
えられた座標データに基づき、重なり部分57の面積Ｓお
よび有効な平行部分58の長さｌを演算する。特定の出力
配線55,56の組に対し、重なり部分57あるいは有効な平
行部分58が複数存在するときには、重なり部分57の面積
Ｓの総和あるいは有効な平行部分58の長さｌの総和を求
める。さらに、特定の出力配線55,56の組に対し、重な
り部分57と有効な平行部分57の両者が存在するときに
は、変換情報記憶部19に記憶された変換情報に基づき、
重なり部分57の面積Ｓを長さｌに変換し、あるいは有効
な平行部分58の長さｌを面積Ｓに変換した後、Ｓあるい
はｌの総和を求める。
えられた座標データに基づき、重なり部分57の面積Ｓお
よび有効な平行部分58の長さｌを演算する。特定の出力
配線55,56の組に対し、重なり部分57あるいは有効な平
行部分58が複数存在するときには、重なり部分57の面積
Ｓの総和あるいは有効な平行部分58の長さｌの総和を求
める。さらに、特定の出力配線55,56の組に対し、重な
り部分57と有効な平行部分57の両者が存在するときに
は、変換情報記憶部19に記憶された変換情報に基づき、
重なり部分57の面積Ｓを長さｌに変換し、あるいは有効
な平行部分58の長さｌを面積Ｓに変換した後、Ｓあるい
はｌの総和を求める。
変換情報記憶部19に記憶される変換情報は、変換情報
作成部18で作成される。第6A図の重なり部分57の容量C1
および第7A図の平行部分58の容量C2は、それぞれ C1＝εS/T1 …（１） C2＝εT2l/D …（２） と表される。ここで、εは基板60上に形成された絶縁膜
59の誘電率、T1は重なり部分57における配線55,56間の
絶縁膜59の厚み、T2は配線55,56の膜厚である。C1＝C2
のとき、重なり部分57と平行部分58のクロストークに対
する影響の程度は同じになるので、（１）式と（２）式
が等しいと置くことにより次の変換式が得られる。
作成部18で作成される。第6A図の重なり部分57の容量C1
および第7A図の平行部分58の容量C2は、それぞれ C1＝εS/T1 …（１） C2＝εT2l/D …（２） と表される。ここで、εは基板60上に形成された絶縁膜
59の誘電率、T1は重なり部分57における配線55,56間の
絶縁膜59の厚み、T2は配線55,56の膜厚である。C1＝C2
のとき、重なり部分57と平行部分58のクロストークに対
する影響の程度は同じになるので、（１）式と（２）式
が等しいと置くことにより次の変換式が得られる。
Ｓ＝（T1T2/D）・ｌ …（３） ｌ＝（D/T1T2）・Ｓ …（４） 変換情報作成部18はデザインルールファイル12内の上
記定義（iv）の記述を参照することにより絶縁膜厚T1お
よび配線膜厚T2の値を得、それらの値を上記（３），
（４）式に代入したものを変換情報として変換情報記憶
部19に記憶させる。
記定義（iv）の記述を参照することにより絶縁膜厚T1お
よび配線膜厚T2の値を得、それらの値を上記（３），
（４）式に代入したものを変換情報として変換情報記憶
部19に記憶させる。
S,l演算部172は、変換情報記憶部19に記憶された変換
情報を参照し、ｌをＳに変換するときはｌおよびＤの値
を（３）式に代入し、またＳをｌに変換するときはＳお
よびＤの値を（４）式に代入する。このようにして、ｌ
からＳ、あるいはＳからｌへの変換が行われる。
情報を参照し、ｌをＳに変換するときはｌおよびＤの値
を（３）式に代入し、またＳをｌに変換するときはＳお
よびＤの値を（４）式に代入する。このようにして、ｌ
からＳ、あるいはＳからｌへの変換が行われる。
S,l基準値記憶部20には、入力装置14からＳおよびｌ
の各基準値が予め記憶されている。比較部173は、S,l演
算部172で求められたＳあるいはｌの値、またはＳある
いはｌの総和値が、S,l基準値記憶部20に記憶された基
準値よりも大きいかどうかの比較を行い、大きいときに
はエラー信号を重なり／平行部分識別部171に与える。
すなわち、この場合にはクロストークが生じる可能性が
高い。重なり／平行部分識別部171は、このエラー信号
に応答して、先に求めた重なり部分57および有効な平行
部分58を特定するための座標データをエラーファイル21
に格納する。
の各基準値が予め記憶されている。比較部173は、S,l演
算部172で求められたＳあるいはｌの値、またはＳある
いはｌの総和値が、S,l基準値記憶部20に記憶された基
準値よりも大きいかどうかの比較を行い、大きいときに
はエラー信号を重なり／平行部分識別部171に与える。
すなわち、この場合にはクロストークが生じる可能性が
高い。重なり／平行部分識別部171は、このエラー信号
に応答して、先に求めた重なり部分57および有効な平行
部分58を特定するための座標データをエラーファイル21
に格納する。
表示装置22は、レイアウトパターンデータメモリ11に
格納されたレイアウトパターンデータおよびエラーファ
イル21に格納された座標データを受け、エラー箇所が第
8A図や第8B図に示すように視覚的に容易に認識可能に強
調されたレイアウトパターンを表示する。
格納されたレイアウトパターンデータおよびエラーファ
イル21に格納された座標データを受け、エラー箇所が第
8A図や第8B図に示すように視覚的に容易に認識可能に強
調されたレイアウトパターンを表示する。
第９図は、第１図に示すクロストーク検証装置の機能
を記憶装置およびCPUを含む周知のコンピュータを用い
て実現する場合の処理手順を示すフローチャートであ
る。処理手順のプログラムは記憶装置に記憶される。CP
Uはこのプログラムに従って動作することにより、抽出
部15,17および作成部18の機能を実現する。記憶装置は
また、メモリ11,ファイル12,16,21および記憶部13,19,2
0として働く。
を記憶装置およびCPUを含む周知のコンピュータを用い
て実現する場合の処理手順を示すフローチャートであ
る。処理手順のプログラムは記憶装置に記憶される。CP
Uはこのプログラムに従って動作することにより、抽出
部15,17および作成部18の機能を実現する。記憶装置は
また、メモリ11,ファイル12,16,21および記憶部13,19,2
0として働く。
まずステップS1で、入力装置14を用いて、W/L基準値
およびS,l基準値をそれぞれW/L基準値記憶部13およびS,
l基準値記憶部20に格納しておく。またステップS2で、
デザインルールファイル12内の定義（iv）の記述を参照
することにより、上記（３），（４）式に示すようなS,
l間の変換情報を作成し変換情報記憶部19に格納してお
く。
およびS,l基準値をそれぞれW/L基準値記憶部13およびS,
l基準値記憶部20に格納しておく。またステップS2で、
デザインルールファイル12内の定義（iv）の記述を参照
することにより、上記（３），（４）式に示すようなS,
l間の変換情報を作成し変換情報記憶部19に格納してお
く。
次に、ステップS3で、レイアウトパターンデータメモ
リ11に格納されたレイアウトパターンに対し、デザイン
ルールファイル12内の定義（ｉ）のトランジスタ定義を
適用することにより、レイアウトパターン中のトランジ
スタを識別し、そのトランジスタのパターンのデータを
抽出する。そして、ステップS4で、抽出したトランジス
タのパターンのデータに対しデザインルールファイル12
内の定義（ii）を適用することにより、トランジスタサ
イズW/Lを演算し、続くステップS5で、そのトランジス
タサイズW/LをW/L基準値記憶部13に記憶された基準値と
比較することにより、クロストークの影響を与え易いト
ランジスタとクロストークの影響を受け易いトランジス
タとを識別する。しかる後に、ステップS6で、レイアウ
トパターンデータメモリ11に格納されたレイアウトパタ
ーンデータから、クロストークの影響を与え易いトラン
ジスタとクロストークの影響を受け易いトランジスタの
出力配線パターンの座標データを定義（ｉ）の配線定義
を適用することにより抽出する。抽出された座標データ
は、それがクロストークの影響を与え易いトランジスタ
に関するものかクロストークの影響を受け易いトランジ
スタに関するものかを識別可能に、出力配線パターンフ
ァィル16内に蓄積される。
リ11に格納されたレイアウトパターンに対し、デザイン
ルールファイル12内の定義（ｉ）のトランジスタ定義を
適用することにより、レイアウトパターン中のトランジ
スタを識別し、そのトランジスタのパターンのデータを
抽出する。そして、ステップS4で、抽出したトランジス
タのパターンのデータに対しデザインルールファイル12
内の定義（ii）を適用することにより、トランジスタサ
イズW/Lを演算し、続くステップS5で、そのトランジス
タサイズW/LをW/L基準値記憶部13に記憶された基準値と
比較することにより、クロストークの影響を与え易いト
ランジスタとクロストークの影響を受け易いトランジス
タとを識別する。しかる後に、ステップS6で、レイアウ
トパターンデータメモリ11に格納されたレイアウトパタ
ーンデータから、クロストークの影響を与え易いトラン
ジスタとクロストークの影響を受け易いトランジスタの
出力配線パターンの座標データを定義（ｉ）の配線定義
を適用することにより抽出する。抽出された座標データ
は、それがクロストークの影響を与え易いトランジスタ
に関するものかクロストークの影響を受け易いトランジ
スタに関するものかを識別可能に、出力配線パターンフ
ァィル16内に蓄積される。
ステップS7では、出力配線パターンファイル16に蓄積
された座標データに基づき、クロストークの影響を与え
易いトランジスタの出力配線55とクロストークの影響を
受け易いトランジスタの出力配線56とが重なる部分57な
らびに平行になる部分58を識別する。平行部分58につい
ては、配線間距離Ｄがデザインルールファイル12内の定
義（ｖ）に記述された最小値から所定範囲内のものだけ
を有効とする。そしてステップS8で、重なり部分57の面
積Ｓおよび有効な平行部分58の長さｌを演算する。Ｓあ
るいはｌが複数存在するときには、それぞれの総和を求
める。またＳおよびｌの両者が存在するときには、変換
情報記憶部19に格納された変換情報を参照してＳあるい
はｌの一方に換算した後、総和を求める。
された座標データに基づき、クロストークの影響を与え
易いトランジスタの出力配線55とクロストークの影響を
受け易いトランジスタの出力配線56とが重なる部分57な
らびに平行になる部分58を識別する。平行部分58につい
ては、配線間距離Ｄがデザインルールファイル12内の定
義（ｖ）に記述された最小値から所定範囲内のものだけ
を有効とする。そしてステップS8で、重なり部分57の面
積Ｓおよび有効な平行部分58の長さｌを演算する。Ｓあ
るいはｌが複数存在するときには、それぞれの総和を求
める。またＳおよびｌの両者が存在するときには、変換
情報記憶部19に格納された変換情報を参照してＳあるい
はｌの一方に換算した後、総和を求める。
次に、ステップS9で、Ｓあるいはｌの総和をS,l基準
値記憶部20に記憶された基準値と比較し、その比較結果
に基づき、ステップS10で、エラー箇所（すなわち重な
り部分57および有効な平行部分58）の座標データを抽出
する。抽出された座標データはエラーファイル21内に蓄
積される。そして最後に、ステップS11で、レイアウト
パターンデータメモリ11に格納されたレイアウトパター
ンデータおよびエラーファイル21に格納された座標デー
タに基づき、表示装置22によりエラー箇所をレイアウト
パターン上に表示する。
値記憶部20に記憶された基準値と比較し、その比較結果
に基づき、ステップS10で、エラー箇所（すなわち重な
り部分57および有効な平行部分58）の座標データを抽出
する。抽出された座標データはエラーファイル21内に蓄
積される。そして最後に、ステップS11で、レイアウト
パターンデータメモリ11に格納されたレイアウトパター
ンデータおよびエラーファイル21に格納された座標デー
タに基づき、表示装置22によりエラー箇所をレイアウト
パターン上に表示する。
第10図はこの発明によるクロストーク検証装置の他の
実施例を示すブロック図である。第１図の実施例と異な
るのはエラー抽出部23,C演算情報作成部24,C演算情報記
憶部25およびＣ基準値記憶部26のみであるので、以下に
はそれらの部分についてのみ説明する。他の部分の構成
および動作は第１図の実施例と同様である。
実施例を示すブロック図である。第１図の実施例と異な
るのはエラー抽出部23,C演算情報作成部24,C演算情報記
憶部25およびＣ基準値記憶部26のみであるので、以下に
はそれらの部分についてのみ説明する。他の部分の構成
および動作は第１図の実施例と同様である。
エラー抽出部23は、デザインルールファイル12,C演算
情報記憶部25およびＣ基準値記憶部26の内容を参照しつ
つ、出力配線パターンファイル16内の出力配線パターン
の座標データを処理することにより、クロストークの影
響を与え易いトランジスタの出力配線とクロストークの
影響を受け易いトランジスタの出力配線との重なり部分
の容量および平行部分の容量の総和値が所定値以上とな
る出力配線の組について、その重なり部分及び平行部分
を特定する座標データをエラー情報としてエラーファイ
ル21に与える。
情報記憶部25およびＣ基準値記憶部26の内容を参照しつ
つ、出力配線パターンファイル16内の出力配線パターン
の座標データを処理することにより、クロストークの影
響を与え易いトランジスタの出力配線とクロストークの
影響を受け易いトランジスタの出力配線との重なり部分
の容量および平行部分の容量の総和値が所定値以上とな
る出力配線の組について、その重なり部分及び平行部分
を特定する座標データをエラー情報としてエラーファイ
ル21に与える。
第11図は、エラー抽出部23を詳細に示すブロック図で
ある。エラー抽出部23は、重なり／平行部分識別部231,
C演算部232および比較部233より成る。
ある。エラー抽出部23は、重なり／平行部分識別部231,
C演算部232および比較部233より成る。
重なり／平行部分識別部231は、前記実施例における
重なり／平行部分識別部171と同様に、出力配線パター
ンファイル16に格納された出力配線パターンの座標デー
タに基づき、第6A図および第7A図に示すように、クロス
トークの影響を与え易いトランジスタの出力配線55とク
ロストークの影響を受け易いトランジスタの出力配線56
とが重なる部分57ならびに平行になる部分58を識別する
とともに、平行部分58における配線間距離Ｄを求める。
重なり／平行部分識別231はまた、デザインルールファ
イル12内の上記定義（ｖ）の記述を参照し、配線間距離
Ｄが定義（ｖ）によって指示された最小値近傍の平行部
分58だけを有効な平行部分58とみなす。そして、重なり
／平行部分識別部231は、重なり部分57および有効な平
行部分58を特定するための座標データならびに有効な平
行部分58における配線間距離ＤをＣ演算部232に与え
る。
重なり／平行部分識別部171と同様に、出力配線パター
ンファイル16に格納された出力配線パターンの座標デー
タに基づき、第6A図および第7A図に示すように、クロス
トークの影響を与え易いトランジスタの出力配線55とク
ロストークの影響を受け易いトランジスタの出力配線56
とが重なる部分57ならびに平行になる部分58を識別する
とともに、平行部分58における配線間距離Ｄを求める。
重なり／平行部分識別231はまた、デザインルールファ
イル12内の上記定義（ｖ）の記述を参照し、配線間距離
Ｄが定義（ｖ）によって指示された最小値近傍の平行部
分58だけを有効な平行部分58とみなす。そして、重なり
／平行部分識別部231は、重なり部分57および有効な平
行部分58を特定するための座標データならびに有効な平
行部分58における配線間距離ＤをＣ演算部232に与え
る。
Ｃ演算情報記憶部25には、Ｃ演算情報作成部24で作成
されたＣ演算情報が記憶される。Ｃ演算情報作成部25
は、次のようにしてＣ演算情報を作成する。第6A図の重
なり部分57の容量C1および第7A図の平行部分58の容量C2
は、前述したようにそれぞれ C1＝εS/T1 …（５） C2＝εT2l/D …（６） と表される。ここで、εは絶縁膜59の誘電率、T1は重な
り部分57における配線55,56間の絶縁膜59の厚み、T2は
配線55,56の膜厚、Ｄは平行部分58における配線55,56間
の距離である。Ｃ演算情報作成部24は、デザインルール
ファイル12内の上記定義（iv）の記述を参照することに
より誘電率ε，絶縁膜厚T1および配線膜厚T2を得、それ
らの値を上記（５），（６）式に代入したものをＣ演算
情報としてＣ演算情報記憶部25に格納する。
されたＣ演算情報が記憶される。Ｃ演算情報作成部25
は、次のようにしてＣ演算情報を作成する。第6A図の重
なり部分57の容量C1および第7A図の平行部分58の容量C2
は、前述したようにそれぞれ C1＝εS/T1 …（５） C2＝εT2l/D …（６） と表される。ここで、εは絶縁膜59の誘電率、T1は重な
り部分57における配線55,56間の絶縁膜59の厚み、T2は
配線55,56の膜厚、Ｄは平行部分58における配線55,56間
の距離である。Ｃ演算情報作成部24は、デザインルール
ファイル12内の上記定義（iv）の記述を参照することに
より誘電率ε，絶縁膜厚T1および配線膜厚T2を得、それ
らの値を上記（５），（６）式に代入したものをＣ演算
情報としてＣ演算情報記憶部25に格納する。
Ｃ演算部232は、重なり／平行部分識別部231から与え
られた座標データに基づき、重なり部分57の面積Ｓおよ
び有効な平行部分58の長さｌを演算する。そして、Ｃ演
算部232は、Ｃ演算情報記憶部２に記憶されたＣ演算情
報を参照し、重なり部分57の面積S,有効な平行部分58の
長さｌおよび有効な平行部分58における配線間距離Ｄを
上記（５），（６）式に代入することにより、重なり部
分57の容量C1および有効な平行部分58の容量C2を求め
る。特定の出力配線55,56の組に対し、重なり部分57お
よび有効な平行部分58が複数存在するときには、それら
の容量C1およびC2の総和を求める。
られた座標データに基づき、重なり部分57の面積Ｓおよ
び有効な平行部分58の長さｌを演算する。そして、Ｃ演
算部232は、Ｃ演算情報記憶部２に記憶されたＣ演算情
報を参照し、重なり部分57の面積S,有効な平行部分58の
長さｌおよび有効な平行部分58における配線間距離Ｄを
上記（５），（６）式に代入することにより、重なり部
分57の容量C1および有効な平行部分58の容量C2を求め
る。特定の出力配線55,56の組に対し、重なり部分57お
よび有効な平行部分58が複数存在するときには、それら
の容量C1およびC2の総和を求める。
Ｃ基準値記憶部26には、入力装置14から容量Ｃの基準
値が予め記憶されている。比較部233は、Ｃ演算部232で
求められた総和値がＣ基準値記憶部26に記憶された基準
値よりも大きいかどうかの比較を行い、大きいときには
エラー信号を重なり／平行部分識別部231に与える。す
なわち、この場合にはクロストークが生じる可能性が高
い。重なり／平行部分識別部231は、このエラー信号に
応答して、先に求めた重なり部分57および有効な平行部
分58を特定するための座標データをエラーファイル21に
格納する。
値が予め記憶されている。比較部233は、Ｃ演算部232で
求められた総和値がＣ基準値記憶部26に記憶された基準
値よりも大きいかどうかの比較を行い、大きいときには
エラー信号を重なり／平行部分識別部231に与える。す
なわち、この場合にはクロストークが生じる可能性が高
い。重なり／平行部分識別部231は、このエラー信号に
応答して、先に求めた重なり部分57および有効な平行部
分58を特定するための座標データをエラーファイル21に
格納する。
表示装置22は、前述の実施例と同様に、レイアウトパ
ターンデータメモリ11に格納されたレイアウトパターン
データおよびエラーファイル21に格納された座標データ
を受け、エラー箇所が第8A図や第8B図に示すように視覚
的に容易に認識可能に強調されたレイアウトパターンを
表示する。
ターンデータメモリ11に格納されたレイアウトパターン
データおよびエラーファイル21に格納された座標データ
を受け、エラー箇所が第8A図や第8B図に示すように視覚
的に容易に認識可能に強調されたレイアウトパターンを
表示する。
第12図は、第10図に示すクロストーク検証装置の機能
を記憶装置およびCPUを含む周知のコンピュータを用い
て実現する場合の処理手順を示すフローチャートであ
る。処理手順のプログラムは記憶装置に記憶される。CP
Uはこのプログラムに従って動作することにより、超出
部15,23および作成部24の機能を実現する。記憶装置は
また、メモリ11,ファイル12,16,21および記憶部13,25,2
6として働く。
を記憶装置およびCPUを含む周知のコンピュータを用い
て実現する場合の処理手順を示すフローチャートであ
る。処理手順のプログラムは記憶装置に記憶される。CP
Uはこのプログラムに従って動作することにより、超出
部15,23および作成部24の機能を実現する。記憶装置は
また、メモリ11,ファイル12,16,21および記憶部13,25,2
6として働く。
まずステップS21で、入力装置14を用いて、W/L基準値
およびＣ基準値をそれぞれW/L基準値記憶部13およびＣ
基準値記憶部26に格納しておく。またステップS22で、
デザインルールファイル12内の定義（iv）の記述を参照
することにより、上記（５），（６）式に示すようなＣ
演算情報を作成してＣ演算情報記憶部25に格納してお
く。その後のステップS23〜ステップS26までの手順は、
先の実施例のステップS3〜ステップS6までの手順と同じ
である。続くステップS27では、先の実施例のステップS
7と同様に、出力配線パターンファイル16に蓄積された
座標データに基づき、クロストークの影響を与え易いト
ランジスタの出力配線55とクロストークの影響を受け易
いトランジスタの出力配線56とが重なる部分57および平
行になる部分58を識別するとともに、平行部分58におけ
る配線間距離Ｄを求める。平行部分58については、デザ
インルールファイル12内の定義（ｖ）の記述を参照する
ことにより、配線間距離Ｄが定義（ｖ）によって指示さ
れた最小値から所定範囲内の平行部分58だけを有効とす
る。
およびＣ基準値をそれぞれW/L基準値記憶部13およびＣ
基準値記憶部26に格納しておく。またステップS22で、
デザインルールファイル12内の定義（iv）の記述を参照
することにより、上記（５），（６）式に示すようなＣ
演算情報を作成してＣ演算情報記憶部25に格納してお
く。その後のステップS23〜ステップS26までの手順は、
先の実施例のステップS3〜ステップS6までの手順と同じ
である。続くステップS27では、先の実施例のステップS
7と同様に、出力配線パターンファイル16に蓄積された
座標データに基づき、クロストークの影響を与え易いト
ランジスタの出力配線55とクロストークの影響を受け易
いトランジスタの出力配線56とが重なる部分57および平
行になる部分58を識別するとともに、平行部分58におけ
る配線間距離Ｄを求める。平行部分58については、デザ
インルールファイル12内の定義（ｖ）の記述を参照する
ことにより、配線間距離Ｄが定義（ｖ）によって指示さ
れた最小値から所定範囲内の平行部分58だけを有効とす
る。
ステップS27の後のステップS28では、重なり部分57の
面積Ｓおよび有効な平行部分58の長さｌを演算するとと
もに、この演算したS,lおよびステップS27で求めたＤを
用い、Ｃ演算情報記憶部25に格納されたＣ演算情報を参
照して、重なり部分57の容量C1および有効な平行部分58
の容量C2を求める。そして、容量C1,C2の総和を求め
る。
面積Ｓおよび有効な平行部分58の長さｌを演算するとと
もに、この演算したS,lおよびステップS27で求めたＤを
用い、Ｃ演算情報記憶部25に格納されたＣ演算情報を参
照して、重なり部分57の容量C1および有効な平行部分58
の容量C2を求める。そして、容量C1,C2の総和を求め
る。
次にステップS29で、容量C1,C2の総和をＣ演算情報記
憶部25に格納された基準値と比較し、その比較結果に基
づき、ステップS30で、エラー箇所（すなわち重なり部
分57および有効な平行部分58）の座標データを抽出す
る。抽出された座標データはエラーファイル21内に蓄積
される。そして最後に、ステップS31で、レイアウトパ
ターンデータメモリ11に格納されたレイアウトパターン
データおよびエラーファイル21に格納された座標データ
に基づき、表示装置22によりエラー箇所をレイアウトパ
ターン上に表示する。
憶部25に格納された基準値と比較し、その比較結果に基
づき、ステップS30で、エラー箇所（すなわち重なり部
分57および有効な平行部分58）の座標データを抽出す
る。抽出された座標データはエラーファイル21内に蓄積
される。そして最後に、ステップS31で、レイアウトパ
ターンデータメモリ11に格納されたレイアウトパターン
データおよびエラーファイル21に格納された座標データ
に基づき、表示装置22によりエラー箇所をレイアウトパ
ターン上に表示する。
第13図はこの発明によるクロストーク検証装置のさら
に他の実施例を示すブロック図である。この実施例は、
第１図の実施例と第10図の実施例とを組合せたものとな
っている。すなわち、参照番号11〜16,18〜22,24〜26の
各ブロックは、第１図および第10図における同じ参照番
号のブロックと同等のものである。この実施例において
は、エラー抽出部27が第１図のエラー抽出部17および第
10図のエラー抽出部23を合せた働きをする。
に他の実施例を示すブロック図である。この実施例は、
第１図の実施例と第10図の実施例とを組合せたものとな
っている。すなわち、参照番号11〜16,18〜22,24〜26の
各ブロックは、第１図および第10図における同じ参照番
号のブロックと同等のものである。この実施例において
は、エラー抽出部27が第１図のエラー抽出部17および第
10図のエラー抽出部23を合せた働きをする。
第14図は、エラー抽出部27を詳細に示すブロック図で
ある。エラー抽出部27は、重なり／平行部分識別部271,
S,l演算部272,比較部273,C演算部274および比較部275よ
り成る。このうち、重なり／平行部分識別部271,S,l演
算部272および比較部273は、第５図の重なり／平行部分
識別部171,S,l演算部172および比較部173と同等のもの
である。
ある。エラー抽出部27は、重なり／平行部分識別部271,
S,l演算部272,比較部273,C演算部274および比較部275よ
り成る。このうち、重なり／平行部分識別部271,S,l演
算部272および比較部273は、第５図の重なり／平行部分
識別部171,S,l演算部172および比較部173と同等のもの
である。
比較部273から出力されるエラー信号はS,l演算部272
に与えられる。S,l演算部272は、このエラー信号に応答
して、先に演算により求めた出力配線55,56の重なり部
分57の面積Ｓおよび平行部分58の長さｌならびに重なり
／平行部分識別部271から与えられた平行部分58におけ
る配線間距離ＤをＣ演算部274に与える。Ｃ演算部274
は、与えられたS,l,Dを用い、Ｃ演算情報記憶部25に格
納されたＣ演算情報を参照して、重なり部分57の容量C1
および有効な平行部分58の容量C2を演算し、特定の出力
配線55,56の組について容量C1,C2の総和を求める。
に与えられる。S,l演算部272は、このエラー信号に応答
して、先に演算により求めた出力配線55,56の重なり部
分57の面積Ｓおよび平行部分58の長さｌならびに重なり
／平行部分識別部271から与えられた平行部分58におけ
る配線間距離ＤをＣ演算部274に与える。Ｃ演算部274
は、与えられたS,l,Dを用い、Ｃ演算情報記憶部25に格
納されたＣ演算情報を参照して、重なり部分57の容量C1
および有効な平行部分58の容量C2を演算し、特定の出力
配線55,56の組について容量C1,C2の総和を求める。
比較部275は、Ｃ演算部274で求められた総和値がＣ基
準値記憶部26に記憶された基準値よりも大きいかどうか
の比較を行い、大きいときにはエラー信号を重なり／平
行部分識別部271に与える。すなわち、この部分にはク
ロストークが生じる可能性が高い。重なり／平行部分識
別部271は、このエラー信号に応答して、先に求めた重
なり部分57および有効な平行部分58を特定するための座
標データをエラーファイル21に格納する。
準値記憶部26に記憶された基準値よりも大きいかどうか
の比較を行い、大きいときにはエラー信号を重なり／平
行部分識別部271に与える。すなわち、この部分にはク
ロストークが生じる可能性が高い。重なり／平行部分識
別部271は、このエラー信号に応答して、先に求めた重
なり部分57および有効な平行部分58を特定するための座
標データをエラーファイル21に格納する。
この実施例によれば、第10図の実施例と同じく、配線
間容量の計算を行うので、クロストークの検証が正確に
なる。さらに、第10図の実施例では重なり部分57,有効
な平行部分58のすべてについて配線間容量を計算してい
たが、この実施例ではS,lについてのエラー箇所のみ配
線間容量を計算すれば済むので処理が早くなる。
間容量の計算を行うので、クロストークの検証が正確に
なる。さらに、第10図の実施例では重なり部分57,有効
な平行部分58のすべてについて配線間容量を計算してい
たが、この実施例ではS,lについてのエラー箇所のみ配
線間容量を計算すれば済むので処理が早くなる。
第15図は、第13図に示すクロストーク検証装置の機能
をコンピュータを用いて実現する場合の処理手順を示す
フローチャートである。処理手順のプログラムは記憶装
置に記憶される。CPUはこのプログラムに従って動作す
ることにより、抽出部15,27および作成部18,24の機能を
実現する。記憶装置はまた、メモリ11,ファイル12,16,2
1および記憶部13,19,20,25,26として働く。
をコンピュータを用いて実現する場合の処理手順を示す
フローチャートである。処理手順のプログラムは記憶装
置に記憶される。CPUはこのプログラムに従って動作す
ることにより、抽出部15,27および作成部18,24の機能を
実現する。記憶装置はまた、メモリ11,ファイル12,16,2
1および記憶部13,19,20,25,26として働く。
まずステップS41で、入力装置14を用いて、W/l基準
値,S,l基準値およびＣ基準値をそれぞれW/l基準値記憶
部13,S,l基準値記憶部20およびＣ基準値記憶部26に格納
しておく。またステップS42で、デザインルールファイ
ル12内の定義（iv）を参照することにより、上記
（３），（４）式に示すようなS,l間の変換情報および
上記（５），（６）式に示すようなＣ演算情報を作成
し、それぞれ変換情報記憶部19およびＣ演算情報記憶部
25に格納しておく。その後ステップS49で、出力配線55,
56の重なり部分57の面積Ｓと有効な平行部分58の長さｌ
の総和をS,l基準記憶部20に格納された基準値と比較す
るまでの手順は、最初の実施例のステップS3〜ステップ
S9までの手順と同じである。
値,S,l基準値およびＣ基準値をそれぞれW/l基準値記憶
部13,S,l基準値記憶部20およびＣ基準値記憶部26に格納
しておく。またステップS42で、デザインルールファイ
ル12内の定義（iv）を参照することにより、上記
（３），（４）式に示すようなS,l間の変換情報および
上記（５），（６）式に示すようなＣ演算情報を作成
し、それぞれ変換情報記憶部19およびＣ演算情報記憶部
25に格納しておく。その後ステップS49で、出力配線55,
56の重なり部分57の面積Ｓと有効な平行部分58の長さｌ
の総和をS,l基準記憶部20に格納された基準値と比較す
るまでの手順は、最初の実施例のステップS3〜ステップ
S9までの手順と同じである。
ステップS50では、ステップS49における比較結果がエ
ラーとなる場合のみ、Ｃ演算情報記憶部25に格納された
Ｃ演算情報を参照して、重なり部分57の容量C1および有
効な平行部分58の容量C2を求め、さらに容量C1,C2の総
和を求める。
ラーとなる場合のみ、Ｃ演算情報記憶部25に格納された
Ｃ演算情報を参照して、重なり部分57の容量C1および有
効な平行部分58の容量C2を求め、さらに容量C1,C2の総
和を求める。
次にステップS51で、容量C1,C2の総和をＣ基準値記憶
部25に格納された基準値と比較し、その比較結果に基づ
き、ステップS52で、エラー箇所（すなわち重なり部分5
7および有効な平行部分58）の座標データを抽出する。
抽出された座標データはエラーファイル21内に蓄積され
る。そして最後に、ステップS53で、レイアウトパター
ンデータメモリ11に格納されたレイアウトパターンデー
タおよびエラーファイル21に格納された座標データに基
づき、表示装置22によりエラー箇所をレイアウトパター
ン上に表示する。
部25に格納された基準値と比較し、その比較結果に基づ
き、ステップS52で、エラー箇所（すなわち重なり部分5
7および有効な平行部分58）の座標データを抽出する。
抽出された座標データはエラーファイル21内に蓄積され
る。そして最後に、ステップS53で、レイアウトパター
ンデータメモリ11に格納されたレイアウトパターンデー
タおよびエラーファイル21に格納された座標データに基
づき、表示装置22によりエラー箇所をレイアウトパター
ン上に表示する。
以上説明したように、この発明によれば、クロストー
クの影響を与え易いトランジスタの出力配線パターンと
クロストークの影響を受け易いトランジスタの出力配線
パターンとが第１の抽出手段によりレイアウトパターン
データから抽出され、次にそれらの出力配線パターンの
うちクロストークの原因となる可能性の高い重なり部分
および平行部分が第２の抽出手段によりエラー箇所とし
て抽出される。そして、表示手段によりエラー箇所が目
視可能に表示されるようにしている。したがって、クロ
ストークの自動検証が可能となり、集積回路の規模がさ
らに拡大しあるいはパターンがさらに微細化してもクロ
ストークの正確な検証が可能になるという効果がある。
クの影響を与え易いトランジスタの出力配線パターンと
クロストークの影響を受け易いトランジスタの出力配線
パターンとが第１の抽出手段によりレイアウトパターン
データから抽出され、次にそれらの出力配線パターンの
うちクロストークの原因となる可能性の高い重なり部分
および平行部分が第２の抽出手段によりエラー箇所とし
て抽出される。そして、表示手段によりエラー箇所が目
視可能に表示されるようにしている。したがって、クロ
ストークの自動検証が可能となり、集積回路の規模がさ
らに拡大しあるいはパターンがさらに微細化してもクロ
ストークの正確な検証が可能になるという効果がある。
第１図はこの発明によるクロストーク検証装置の一実施
例を示すブロック図、第２図はレイアウトパターンにお
ける１つのトランジスタ部分を示す平面図、第３図はレ
イアウトパターン中の全トランジスタのサイズの分布の
一例を示すグラフ、第４図は第１図の装置における出力
配線パターン抽出部を詳細に示すブロック図、第５図は
第１図の装置におけるエラー抽出部を詳細に示すブロッ
ク図、第6A図は出力配線の重なり部分を示す平面図、第
6B図は第6A図のＡ−Ａ線に沿った断面図、第7A図は出力
配線の平行部分を示す平面図、第7B図は第7A図のＢ−Ｂ
線に沿った断面図、第8A図および第8B図はレイアウトパ
ターン上のエラー表示の一例を示す図、第９図は第１図
の装置の機能をコンピュータを用いて実現する場合の処
理手順を示すフローチャート、第10図はこの発明による
クロストーク検証装置の他の実施例を示すブロック図、
第11図は第10図の装置におけるエラー抽出部を詳細に示
すブロック図、第12図は第10図の装置の機能をコンピュ
ータを用いて実現する場合の処理手順を示すフローチャ
ート、第13図はこの発明によるクロストーク検証装置の
さらに他の実施例を示すブロック図、第14図は第13図の
装置におけるエラー抽出部を詳細に示すブロック図、第
15図は第13図の装置の機能をコンピュータを用いて実現
する場合の処理手順を示すフローチャートである。 図において、11はレイアウトパターンデータメモリ、12
はデザインルールファイル、13はW/L基準値記憶部、14
は入力装置、15は出力配線パターン抽出部、16は出力配
線パターンファイル、17,23および27はエラー抽出部、1
8は変換情報作成部、19は変換情報記憶部、20はS,l基準
値記憶部、21はエラーファイル、22は表示装置、24はＣ
演算情報作成部、25はＣ演算情報記憶部、26はＣ基準値
記憶部、151はデータ抽出部、152はW/L演算部、153,17
3,233,273および275は比較部、171,231および271は重な
り／平行部分識別部、172および272はS,l演算部、232お
よび274はＣ演算部である。 なお、各図中同一符号は同一または相当部分を示す。
例を示すブロック図、第２図はレイアウトパターンにお
ける１つのトランジスタ部分を示す平面図、第３図はレ
イアウトパターン中の全トランジスタのサイズの分布の
一例を示すグラフ、第４図は第１図の装置における出力
配線パターン抽出部を詳細に示すブロック図、第５図は
第１図の装置におけるエラー抽出部を詳細に示すブロッ
ク図、第6A図は出力配線の重なり部分を示す平面図、第
6B図は第6A図のＡ−Ａ線に沿った断面図、第7A図は出力
配線の平行部分を示す平面図、第7B図は第7A図のＢ−Ｂ
線に沿った断面図、第8A図および第8B図はレイアウトパ
ターン上のエラー表示の一例を示す図、第９図は第１図
の装置の機能をコンピュータを用いて実現する場合の処
理手順を示すフローチャート、第10図はこの発明による
クロストーク検証装置の他の実施例を示すブロック図、
第11図は第10図の装置におけるエラー抽出部を詳細に示
すブロック図、第12図は第10図の装置の機能をコンピュ
ータを用いて実現する場合の処理手順を示すフローチャ
ート、第13図はこの発明によるクロストーク検証装置の
さらに他の実施例を示すブロック図、第14図は第13図の
装置におけるエラー抽出部を詳細に示すブロック図、第
15図は第13図の装置の機能をコンピュータを用いて実現
する場合の処理手順を示すフローチャートである。 図において、11はレイアウトパターンデータメモリ、12
はデザインルールファイル、13はW/L基準値記憶部、14
は入力装置、15は出力配線パターン抽出部、16は出力配
線パターンファイル、17,23および27はエラー抽出部、1
8は変換情報作成部、19は変換情報記憶部、20はS,l基準
値記憶部、21はエラーファイル、22は表示装置、24はＣ
演算情報作成部、25はＣ演算情報記憶部、26はＣ基準値
記憶部、151はデータ抽出部、152はW/L演算部、153,17
3,233,273および275は比較部、171,231および271は重な
り／平行部分識別部、172および272はS,l演算部、232お
よび274はＣ演算部である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (3)
- 【請求項１】被検証レイアウトパターンを規定したレイ
アウトパターンデータを付与する第１の付与手段と、 前記被検証レイアウトパターンに関するデザインルール
を付与する第２の付与手段と、 クロストークの影響を与え易いトランジスタのサイズに
関する第１の基準とクロストークの影響を受け易いトラ
ンジスタのサイズに関する第２の基準とを記憶する第１
の記憶手段と、 前記第1,第２の付与手段および前記第１の記憶手段に接
続され、前記デザインルールおよび前記第1,第２の基準
を参照しつつ前記レイアウトパターンデータを処理する
ことにより、前記被検証レイアウトパターン中のトラン
ジスタのうち前記第１の基準を満たすトランジスタと前
記第２の基準を満たすトランジスタの出力配線パターン
のデータを前記レイアウトパターンデータから抽出する
第１の抽出手段と、 出力配線の重なり部分の面積に関する第３の基準と平行
部分の長さに関する第４の基準とを記憶する第２の記憶
手段と、 前記第１の抽出手段および前記第２の記憶手段に接続さ
れ、前記第3,第４の基準を参照しつつ前記出力配線パタ
ーンのデータを処理することにより、前記第１の基準を
満たすトランジスタの出力配線と前記第２の基準を満た
すトランジスタの出力配線の重なり部分の面積および平
行部分の長さが前記第３および第４の基準を越える前記
重なり部分および前記平行部分をエラー箇所として抽出
する第２の抽出手段と、 前記第２の抽出手段に接続され、前記エラー箇所を目視
可能に表示する表示手段とを備えるクロストーク検証装
置。 - 【請求項２】被検証レイアウトパターンを規定したレイ
アウトパターンデータを付与する第１の付与手段と、 前記被検証レイアウトパターンに関するデザインルール
を付与する第２の付与手段と、 クロストークの影響を与え易いトランジスタのサイズに
関する第１の基準とクロストークの影響を受け易いトラ
ンジスタのサイズに関する第２の基準とを記憶する第１
の記憶手段と、 前記第1,第２の付与手段および前記第１の記憶手段に接
続され、前記デザインルールおよび前記第1,第２の基準
を参照しつつ前記レイアウトパターンデータを処理する
ことにより、前記被検証レイアウトパターン中のトラン
ジスタのうち前記第１の基準を満たすトランジスタと前
記第２の基準を満たすトランジスタの出力配線パターン
のデータを前記レイアウトパターンデータから抽出する
第１の抽出手段と、 出力配線の重なり部分および平行部分の容量に関する第
３の基準を記憶する第２の記憶手段と、 前記第１の抽出手段および前記第２の記憶手段に接続さ
れ、前記第３の基準を参照しつつ前記出力配線パターン
のデータを処理することにより、前記第１の基準を満た
すトランジスタの出力配線と前記第２の基準を満たすト
ランジスタの出力配線の重なり部分および平行部分の容
量が前記第３の基準を越える前記重なり部分および前記
平行部分をエラー箇所として抽出する第２の抽出手段
と、 前記第２の抽出手段に接続され、前記エラー箇所を目視
可能に表示する表示手段とを備えるクロストーク検証装
置。 - 【請求項３】被検証レイアウトパターンを規定したレイ
アウトパターンデータを付与する第１の付与手段と、 前記被検証レイアウトパターンに関するデザインルール
を付与する第２の付与手段と、 クロストークの影響を与え易いトランジスタのサイズに
関する第１の基準とクロストークの影響を受け易いトラ
ンジスタのサイズに関する第２の基準とを記憶する第１
の記憶手段と、 前記第1,第２の付与手段および前記第１の記憶手段に接
続され、前記デザインルールおよび前記第1,第２の基準
を参照しつつ前記レイアウトパターンデータを処理する
ことにより、前記被検証レイアウトパターン中のトラン
ジスタのうち前記第１の基準を満たすトランジスタと前
記第２の基準を満たすトランジスタの出力配線パターン
のデータを前記レイアウトパターンデータから抽出する
第１の抽出手段と、 出力配線の重なり部分の面積に関する第３の基準と平行
部分の長さに関する第４の基準とを記憶する第２の記憶
手段と、 出力配線の重なり部分および平行部分の容量に関する第
５の基準を記憶する第３の記憶手段と、 前記第１の抽出手段および前記第２の記憶手段に接続さ
れ、前記第3,第４の基準を参照しつつ前記出力配線パタ
ーンのデータを処理することにより、前記第１の基準を
満たすトランジスタの出力配線と前記第２の基準を満た
すトランジスタの出力配線の重なり部分の面積および平
行部分の長さが前記第３および第４の基準を越える前記
重なり部分および前記平行部分をエラー箇所として抽出
する前段抽出部、および、該前段抽出部および前記第３
の記憶手段に接続され、前記エラー箇所の容量が前記第
５の基準を越えるものを有効なエラー箇所として抽出す
る後段抽出部より成る第２の抽出手段と、 前記第２の抽出手段に接続され、前記有効なエラー箇所
を目視可能に表示する表示手段とを備えるクロストーク
検証装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333901A JP2531282B2 (ja) | 1989-12-22 | 1989-12-22 | クロスト―ク検証装置 |
| US07/582,106 US5198986A (en) | 1989-12-22 | 1990-09-14 | Crosstalk verification device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333901A JP2531282B2 (ja) | 1989-12-22 | 1989-12-22 | クロスト―ク検証装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03194659A JPH03194659A (ja) | 1991-08-26 |
| JP2531282B2 true JP2531282B2 (ja) | 1996-09-04 |
Family
ID=18271220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1333901A Expired - Fee Related JP2531282B2 (ja) | 1989-12-22 | 1989-12-22 | クロスト―ク検証装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5198986A (ja) |
| JP (1) | JP2531282B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2942022B2 (ja) * | 1991-08-22 | 1999-08-30 | 三菱電機株式会社 | 論理シミュレーション装置 |
| US5392222A (en) * | 1991-12-30 | 1995-02-21 | Schlumberger Technologies Inc. | Locating a field of view in which selected IC conductors are unobscured |
| FR2690598B1 (fr) * | 1992-04-24 | 1994-06-03 | Sextant Avionique | Ordonnancement de troncons de lignes d'un reseau, notamment pour le calcul de diaphonies entre lignes d'un reseau electrique. |
| JP2708326B2 (ja) * | 1992-06-04 | 1998-02-04 | 三菱電機株式会社 | レイアウトパターン検証装置 |
| JP2824361B2 (ja) * | 1992-06-09 | 1998-11-11 | 三菱電機株式会社 | クロストーク検証装置 |
| US5519632A (en) * | 1993-04-05 | 1996-05-21 | International Business Machines Corporation | Automatic DCS routing for multilayer packages to minimize coupled noise |
| US5471397A (en) * | 1993-12-15 | 1995-11-28 | International Business Machines Corporation | Identifying subsets of noise violators and contributors in package wiring |
| US5502644A (en) * | 1994-04-07 | 1996-03-26 | At&T Corp. | Process and apparatus for auditing crosstalk and characteristic impedances of printed wiring boards |
| US5559718A (en) * | 1994-04-28 | 1996-09-24 | Cadence Design Systems, Inc. | System and method for model-based verification of local design rules |
| US5568395A (en) * | 1994-06-29 | 1996-10-22 | Lsi Logic Corporation | Modeling and estimating crosstalk noise and detecting false logic |
| US5751597A (en) * | 1994-08-15 | 1998-05-12 | Fujitsu Limited | CAD apparatus for LSI or printed circuit board |
| US5477460A (en) * | 1994-12-21 | 1995-12-19 | International Business Machines Corporation | Early high level net based analysis of simultaneous switching |
| US5555506A (en) * | 1995-02-09 | 1996-09-10 | Unisys Corporation | Method of fabricating IC chips with equation estimated statistical crosstalk voltages being less than noise margin |
| US5535133A (en) * | 1995-02-09 | 1996-07-09 | Unisys Corporation | Method of fabricating IC chips with table look-up estimated crosstalk voltages being less than noise margin |
| JP3228272B2 (ja) * | 1999-07-14 | 2001-11-12 | 日本電気株式会社 | 半導体装置のレイアウト設計方法及び装置並びに記録媒体 |
| KR100304711B1 (ko) * | 1999-10-06 | 2001-11-02 | 윤종용 | 집적 회로 장치의 래이아웃 검증 방법 |
| US6539527B2 (en) * | 2001-03-19 | 2003-03-25 | Hewlett-Packard Company | System and method of determining the noise sensitivity of an integrated circuit |
| JP2004185374A (ja) * | 2002-12-04 | 2004-07-02 | Matsushita Electric Ind Co Ltd | クロストークチェック方法 |
| JP4274784B2 (ja) * | 2002-05-28 | 2009-06-10 | 新光電気工業株式会社 | 配線形成システムおよびその方法 |
| AU2003248557A1 (en) * | 2002-06-07 | 2003-12-22 | Cadence Design Systems, Inc. | Shape based noise characterization and analysis of lsi |
| US7177783B2 (en) * | 2002-06-07 | 2007-02-13 | Cadence Design Systems, Inc. | Shape based noise characterization and analysis of LSI |
| US6826736B2 (en) * | 2002-06-07 | 2004-11-30 | Cadence Design Systems, Inc. | Shape based noise tolerance characterization and analysis of LSI |
| TW200538919A (en) * | 2004-05-21 | 2005-12-01 | Hon Hai Prec Ind Co Ltd | System and method for checking split plane of motherboard layout |
| JP2005339003A (ja) * | 2004-05-25 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 回路解析方法および回路解析装置 |
| US7272808B1 (en) * | 2005-06-08 | 2007-09-18 | Advanced Micro Devices, Inc. | On-chip variability impact simulation and analysis for circuit performance |
| US7634324B2 (en) * | 2007-01-11 | 2009-12-15 | Autodesk, Inc. | Method and system for aligning and laying out drawing elements in CAD drawings |
| US8217677B2 (en) * | 2007-07-30 | 2012-07-10 | Manta Test Systems Inc. | System and method for modulating a power supply in a relay test system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4694403A (en) * | 1983-08-25 | 1987-09-15 | Nec Corporation | Equalized capacitance wiring method for LSI circuits |
| JPS6235716A (ja) * | 1985-08-09 | 1987-02-16 | Hitachi Ltd | 半導体集積回路装置 |
| JP2877303B2 (ja) * | 1987-03-31 | 1999-03-31 | 株式会社東芝 | 集積回路の自動設計装置 |
| JPH01274277A (ja) * | 1988-04-26 | 1989-11-02 | Hitachi Ltd | 負荷分配方式 |
| US4970664A (en) * | 1988-06-10 | 1990-11-13 | Kaiser Richard R | Critical path analyzer with path context window |
-
1989
- 1989-12-22 JP JP1333901A patent/JP2531282B2/ja not_active Expired - Fee Related
-
1990
- 1990-09-14 US US07/582,106 patent/US5198986A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03194659A (ja) | 1991-08-26 |
| US5198986A (en) | 1993-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531282B2 (ja) | クロスト―ク検証装置 | |
| JP2824361B2 (ja) | クロストーク検証装置 | |
| US6438729B1 (en) | Connectivity-based approach for extracting layout parasitics | |
| US7475377B2 (en) | Semiconductor device design system and method, and software product for the same | |
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| US5761080A (en) | Method and apparatus for modeling capacitance in an integrated circuit | |
| US8266557B1 (en) | Method and system for direction dependent integrated circuit layout | |
| JP2011065377A (ja) | 寄生素子の抽出システムと抽出方法 | |
| JP4401135B2 (ja) | 解析モデル作成装置 | |
| JP2800881B2 (ja) | 配線寄生負荷算出方法 | |
| US8191027B2 (en) | Validation of an integrated circuit for electro static discharge compliance | |
| US20050193354A1 (en) | Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same | |
| Losleben et al. | Topological analysis for VLSI circuits | |
| US6542834B1 (en) | Capacitance estimation | |
| JP3643450B2 (ja) | コンピュータ支援設計システム | |
| US6500722B2 (en) | Inductor recognition method, layout inspection method, computer readable recording medium in which a layout inspection program is recorded and process for a semiconductor device | |
| JP4283647B2 (ja) | レイアウトチェックシステム | |
| JPH10124567A (ja) | 半導体デバイス設計支援装置 | |
| JP3394321B2 (ja) | 集積回路の論理シミュレーション方法 | |
| JPH11175580A (ja) | 集積回路設計装置 | |
| JPH10312408A (ja) | 半導体設計検証装置及び半導体設計検証方法 | |
| JPH01130279A (ja) | マスクパターンの配線容量算出方法 | |
| CN116956810A (zh) | 布线方法及装置、计算装置和存储介质 | |
| JPH04132237A (ja) | 電子回路の配線間容量の算出方法 | |
| JP2685566B2 (ja) | 半導体集積回路装置の配線設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |