JP2005339003A

JP2005339003A - 回路解析方法および回路解析装置

Info

Publication number: JP2005339003A
Application number: JP2004154499A
Authority: JP
Inventors: Kaori Hatayama; かおり畑山; Yukihiro Sasagawa; 幸宏笹川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-05-25
Filing date: 2004-05-25
Publication date: 2005-12-08
Also published as: CN1702660A; US20050268261A1

Abstract

【課題】半導体集積回路の容量値に着目して解析を行うことにより、電力的、速度的に問題のある箇所を抽出し、回路の高速、低電力化を実現する。
【解決手段】半導体集積回路の回路解析装置であって、前記半導体集積回路内の機能素子容量値に基づいて、前記機能素子または前記機能素子接続配線を、前記半導体集積回路の配置情報を含む設計図上に、区別して表示する容量値出力手段を備える。
【選択図】図１

Description

本発明は、半導体集積回路の回路解析方法および回路解析装置に関し、特に、消費電力解析、タイミング解析の簡易、迅速化対策に関する。

近年の携帯機器は高機能化する一方であり、また、据え置き機器は静粛化環境志向により低消費電力が求められている。これに伴って、半導体集積回路では低電力動作が求められ、目標とする消費電力を達成するために、設計の早い段階で消費電力を推定する技術が必要とされている。

そこで、回路の消費電力を予め推定する方法として、各信号線の容量値と変化率から半導体集積回路の消費電力を推定する方法が提案されている（例えば、特許文献１参照）。
特許第２７５２５９７号公報（第９−１０頁、第２図）

しかしながら、上記の消費電力推定方法のように、信号線の容量値と変化率から消費電力を推定する方法では、消費電力を比較的正確に求められるものの、解析に時間がかかる。

また、変化率を算出するために回路を実使用に近い形で動作させなければいけないが、設計初期の、ネットリストが不完全である場合には、上記のような電力解析手法を実行することは困難である。このため、設計終盤にならないと解析を行えず、この段階で問題が発覚すると設計期間が増大する原因となる。

また、上記方法では、消費電力解析結果から消費電力の大きな箇所を特定することはできるが、なぜ消費電力が大きいのか、その原因を特定することは困難である。

このような状況にあって、電力的・速度的に問題のある箇所を容易に抽出する回路解析装置・回路解析方法の開発が望まれている。

一般に、回路の消費電力と遅延値は共に回路に寄生する容量値に依存する。このため、容量値を減らすことで、回路の高速化、低電力化が同時に実現できる。

すなわち、本発明は、容量値に着目して回路解析を行うことにより、容易に、かつ高速で電力的・速度的に問題のある箇所を特定することを可能とする回路解析装置を提供することを目的とする。

また、解析に容量値のみを用いるため、設計初期での取り組みが可能となり、設計の早い段階から容量値が大きく問題のある箇所を発見し対策を行うことにより、全体の設計期間の短縮することを目的する。

さらにまた、本発明は容量値の解析結果をグラフィカルに表示することにより、視覚的に容量値が大きい部分を把握することを可能にし、接続すべき機能素子が大きく離れているという配置上の問題や、接続すべき機能素子の数が多すぎるという論理上の問題など原因の特定を容易にすることを目的とする。

上記課題を解決するために、本発明は次のような手段を講じる。

（１）第１の解決手段として、本発明による半導体集積回路の回路解析装置は、半導体集積回路内の機能素子または前記機能素子につながる機能素子接続配線を、前記半導体集積回路の配置情報を含む設計図上に、前記機能素子が持つ機能素子容量値に応じて区別して表示する容量値出力手段を備えることを特徴とする。この第１の解決手段の要件を備える回路解析装置を、本明細書では、“第１系列の回路解析装置”と呼ぶことにする。

かかる構成によれば、容量値出力手段は、機能素子や機能素子接続配線を容量値に基いてグラフィカルに識別表示する。したがって、問題箇所、特に容量が大きい機能素子や配線などを視覚的に容易に把握することができ、効率的に問題箇所を見つけることができる。

（２）第２の解決手段として、本発明による半導体集積回路の回路解析装置は、半導体集積回路内の機能素子の属性情報を格納する機能素子属性ライブラリと前記機能素子が持つ機能素子容量値に基づいて、各機能素子容量値と属性を出力する容量値・属性出力手段を備えることを特徴とする。この第２の解決手段の要件を備える回路解析装置を、本明細書では、“第２系列の回路解析装置”と呼ぶことにする。

かかる構成によれば、容量値・属性出力手段は、機能素子容量値と属性とを組み合わせて出力する。属性として容量値の大きさを用いることにより、容量値の大きい箇所を抽出でき、問題箇所の解析が容易となる。

（３）第３の解決手段として、本発明による半導体集積回路の回路解析装置は、半導体集積回路内の機能素子の属性情報を格納する機能素子属性ライブラリと前記機能素子が持つ機能素子容量値に基づいて属性毎に容量値の演算を行う属性別容量値演算手段と、前記属性別容量値演算手段により算出された前記属性別容量値を出力する属性別容量値出力手段とを備えることを特徴とする。ここで出力手段というのは、表示、印刷、電磁的データ出力等を含む広い概念である。この第３の解決手段の要件を備える回路解析装置を、本明細書では、“第３系列の回路解析装置”と呼ぶことにする。

かかる構成によれば、属性別容量値演算手段が属性毎に容量値の演算を行い、属性別容量値を得ることで同じ属性を一まとめにし、属性別容量値出力手段がその属性別容量値を出力する。これにより、属性別容量値の解析を行うことが可能となり、個別では見つけ難い問題箇所の解析がより容易になる。

（４）第４の解決手段として、上記（２）の発明の第２系列の回路解析装置において、前記容量値・属性出力手段は、前記機能素子または前記機能素子接続配線を前記機能素子容量値に応じて、半導体集積回路の配置を含む設計図上に、区別して表示することを特徴とする。ここでは、出力手段が、少なくとも表示機能を伴っていることを主張している。

（５）第５の解決手段として、上記（３）の発明の第３系列の回路解析装置において、前記属性別容量値出力手段は、前記機能素子または前記機能素子接続配線を前記属性別容量値に応じて、半導体集積回路の配置を含む設計図上に、区別して表示することを特徴とする。ここでは、出力手段が、少なくとも表示機能を伴っていることを主張している。

上記第４、第５の構成によれば、機能素子や機能素子接続配線を容量値に基づいてグラフィカルに区別して表示することにより、問題箇所を視覚的に容易に把握することができ、効率的に問題箇所を見つけることができる。

（６）第６の解決手段として、上記（３）の発明の第３系列の回路解析装置であって、前記属性別容量値演算手段は、同じ属性の機能素子容量値を合計することで、前記属性別容量値を算出することを特徴とする。

かかる構成によれば、属性別容量値を合計することで、容量値総和が大きい属性を見つけることができ、個々の機能素子だけでなく、同じ属性を持つもの全体として容量を抑えることが必要な場合などの問題箇所の解析が容易となる。

（７）第７の解決手段として、上記（３）の発明の第３系列の回路解析装置であって、前記属性別容量値演算手段は、同じ属性の機能素子容量値を合計することで算出した容量値の合計値を各属性に含まれる配線数で割り、属性毎の１配線当たりの容量値を算出することを特徴とする。

かかる構成によれば、各属性に含まれる配線数に差がある場合にも、配線数に関係なく容量値が大きい属性を見つけることができ、問題箇所の解析が容易となる。

（８）第８の解決手段として、上記（１）の発明の第１系列の回路解析装置であって、前記容量値出力手段は、表示する容量の条件を設定する容量条件設定手段と、前記容量条件設定手段で設定した容量条件に基づいて表示内容を決定する表示内容決定手段とを含むことを特徴とする。

（９）第９の解決手段として、上記（４）の発明の第２系列の回路解析装置において、前記容量値・属性出力手段は、表示する容量の条件を設定する容量条件設定手段と、前記容量条件設定手段で設定した容量条件と前記機能素子属性ライブラリに基づいて表示内容を決定する表示内容決定手段を含むことを特徴とする。

（１０）第１０の解決手段として、上記（５）の発明の第３系列の回路解析装置において、前記属性別容量値出力手段は、表示する容量の条件を設定する容量条件設定手段と、前記容量条件設定手段で設定した容量条件と前記機能素子属性ライブラリに基づいて表示内容を決定する表示内容決定手段とを含むことを特徴とする。

上記８から１０の構成によれば、特定の属性のみを表示することや、指定した容量値を超えるもののみを表示することなど解析の際に絞込みを行う条件に応じた表示が可能となるため、問題把握が容易になり、より効率的に問題箇所を見つけることができる。

（１１）第１１の解決手段として、上記（８）の発明の第１系列の回路解析装置において、前記容量条件設定手段は、前記機能素子容量値に対して１つ以上の閾値を設定し、前記表示内容決定手段は前記閾値に基づき、前記機能素子容量値に応じて、前記機能素子または前記機能素子接続配線に視覚的に識別可能な表示パタンを設定することを特徴とする。

（１２）第１２の解決手段として、上記（９）の発明の第２系列の回路解析装置であって、前記容量条件設定手段は、前記機能素子容量値に対して１つ以上の閾値を設定し、前記表示内容決定手段は前記閾値と前記機能素子属性ライブラリに基づき、前記機能素子容量値に応じて、前記機能素子または前記機能素子接続配線に視覚的に識別可能な表示パタンを設定することを特徴とする。

（１３）第１３の解決手段として、上記（１０）の発明の第３系列の回路解析装置であって、前記容量条件設定手段は、前記属性別容量値に対して１つ以上の閾値を設定し、前記表示内容決定手段は前記機能素子属性ライブラリと前記閾値に基づいて、前記属性別容量値に応じて、前記属性に含まれる機能素子または前記機能素子接続配線に視覚的に識別可能な表示パタンを設定することを特徴とする。

上記１１から１３の構成によれば、１つ以上の閾値を設定することで、容量値のハイライト表示や、階調表示が可能となるため、全体の傾向や特徴の把握が容易になり、より効率的に問題箇所を見つけることができる。

（１４）第１４の解決手段として、上記（１）〜（３）の発明の第１ないし第３系列の回路解析装置において、前記回路解析装置は、前記半導体集積回路の配置情報を含む設計情報から前記機能素子容量値を抽出する容量値抽出手段を含み、前記機能素子容量値は前記機能素子の出力端子につながる次段の機能素子の入力容量の合計であることを特徴とする。

かかる構成によれば、機能素子の入力容量に起因する問題、またはファンアウト数に起因する問題を抽出することができ、容量値が大きくなっている要因の解析が容易となる。また、接続情報のみで実配線が終わっていない設計段階においても適用することができ、問題箇所の早期発見が可能となる。

（１５）第１５の解決手段として、上記（１）〜（３）の発明の第１ないし第３系列の回路解析装置において、前記回路解析装置は、前記半導体集積回路の配置情報を含む設計情報から前記機能素子容量値を抽出する容量値抽出手段を含み、前記機能素子容量値は前記機能素子の出力端子につながる配線の配線容量の合計であることを特徴とする。

かかる構成によれば、配線経路に起因する問題を抽出することができ、容量値が大きくなっている要因の解析が容易となる。

（１６）第１６の解決手段として、上記（１）〜（３）の発明の第１ないし第３系列の回路解析装置において、前記回路解析装置は、前記半導体集積回路の配置情報を含む設計情報から前記機能素子容量値を抽出する容量値抽出手段を含み、前記機能素子容量値は前記機能素子の内部の容量値の合計であることを特徴とする。

かかる構成によれば、容量値の大きい機能素子の抽出を行うことができる。

（１７）第１７の解決手段として、上記（１）〜（３）の発明の第１ないし第３系列の回路解析装置において、前記回路解析装置は、前記半導体集積回路の配置情報を含む設計情報から前記機能素子容量値を抽出する容量値抽出手段を含み、前記機能素子容量値は前記機能素子の出力端子につながる次段の機能素子の入力容量と前記機能素子の出力端子につながる配線の配線容量の合計であることを特徴とする。

かかる構成によれば、出力負荷の大きい機能素子、つまり、消費電力または遅延が大きくなる可能性のある機能素子を見つけることが可能となる。

（１８）第１８の解決手段として、上記（１）〜（３）の発明の第１ないし第３系列の回路解析装置において、前記回路解析装置は、前記半導体集積回路の配置情報を含む設計情報から前記機能素子容量値を抽出する容量値抽出手段を含み、前記機能素子容量値は前記機能素子の内部の容量値と前記機能素子の出力端子につながる次段の機能素子の入力容量と前記機能素子の出力端子につながる配線容量の合計であることを特徴とする。

かかる構成によれば、消費電力または遅延が大きくなる可能性のある機能素子を見つけることが可能となる。

（１９）第１９の解決手段として、上記（２），（３）の発明の第２、第３系列の回路解析装置において、前記機能素子の属性は、前記機能素子の属するグループを表す情報を含むことを特徴とする。

かかる構成によれば、機能素子をグループ分けし、グループ単位での容量値の解析が容易となり、問題箇所の解析が容易となる。

（２０）第２０の解決手段として、上記（２），（３）の発明の第２、第３系列の回路解析装置において、前記機能素子の属性は、前記機能素子の属するグループを表す情報と、前記機能素子の出力につながる機能素子の属するグループを表す情報を含むことを特徴とする。

かかる構成によれば、前記機能素子の属性と、次段の機能素子の属性を見ることで、１つの属性内で閉じた問題と、２つ以上の属性にまたがる問題とが分離でき、問題把握が容易になり、より効率的に問題箇所を見つけることができる。

（２１）第２１の解決手段として、上記（１７）または（１８）の発明の回路解析装置において、前記グループは近接して配置される機能素子のまとまりを表すレイアウトグループの情報を示すことを特徴とする。

かかる構成によれば、属性情報から機能素子または次段の機能素子の属するレイアウトグループが分かるので、容量が大きく問題となる箇所のフロアプランの検討やレイアウトグループの分割、結合等の検討を効率的に行うことが可能となる。

（２２）第２２の解決手段として、上記（１７）または（１８）の発明の回路解析装置において、前記グループは機能のまとまりを表す論理階層の情報を示すことを特徴とする。

かかる構成によれば、容量が大きく問題となる箇所に対し、問題箇所が論理階層内か、論理階層間かが容易に識別でき、その結果から、論理的に変更すべき箇所を容易に抽出可能となる。

（２３）第２３の解決手段として、上記（２），（３）の発明の第２、第３系列の回路解析装置において、前記機能素子の属性は、前記機能素子につながる連続する機能素子列の情報を含むことを特徴とする。

かかる構成によれば、属性情報により特定の機能素子列に関する容量値を抽出することが可能となり、経路単位での問題箇所の解析が可能となる。

（２４）第２４の解決手段として、上記（１４）〜（１６）の発明の第１ないし第３系列の回路解析装置において、前記設計情報は概略配線まで終了した回路の配置配線情報であることを特徴とする。

（２５）第２５の解決手段として、上記（１４）〜（１６）の発明の第１ないし第３系列の回路解析装置において、前記設計情報は詳細配線まで終了した回路の配置配線情報であることを特徴とする。

（２６）第２６の解決手段として、本発明による半導体集積回路の回路解析装置は、半導体集積回路内の機能素子または前記機能素子につながる機能素子接続配線を、前記半導体集積回路の配置情報を含む設計図上に、前記機能素子の出力端子が持つ機能素子容量値に応じて区別して表示する容量値出力手段を備えることを特徴とする。

（２７）第２７の解決手段として、本発明による半導体集積回路の回路解析装置は、半導体集積回路内の機能素子の出力端子の属性情報を格納する機能素子属性ライブラリと機能素子の出力端子が持つ容量値に基づいて各機能素子の出力端子が持つ容量値と属性を出力する容量値・属性出力手段を備えることを特徴とする。

（２８）第２８の解決手段として、本発明による半導体集積回路の回路解析装置は、半導体集積回路内の機能素子の出力端子の属性情報を格納する機能素子属性ライブラリと前記機能素子の出力端子が持つ容量値に基づいて属性毎に容量値の演算を行う属性別容量値演算手段と、前記属性別容量値演算手段により算出された属性別容量値を出力する属性別容量値出力手段とを備えることを特徴とする。

以下は、回路解析方法についてである。

（２９）第２９の解決手段として、本発明による回路解析方法は、半導体集積回路内の機能素子容量値に基づいて、機能素子または前記機能素子接続配線を、前記半導体集積回路の配置情報を含む設計図上に、区別して表示する容量値出力工程を備えることを特徴とする。

（３０）第３０の解決手段として、本発明による回路解析方法は、半導体集積回路内の機能素子の属性情報を格納する機能素子属性ライブラリと機能素子容量値とに基づいて各機能素子容量値と属性を出力する容量値・属性出力工程を備えることを特徴とする。

（３１）第３１の解決手段として、本発明による回路解析方法は、半導体集積回路内の機能素子の属性情報を格納する機能素子属性ライブラリと前記機能素子容量値とに基づいて属性毎に容量値の演算を行う属性別容量値演算工程と、前記属性別容量値演算工程により算出された属性毎の演算結果を出力する属性別容量値出力工程とを備えることを特徴とする。

以上で説明したように、第１に本発明によれば、機能素子毎の容量値または属性別容量値に応じて、機能素子または機能素子接続配線を半導体集積回路の配置配線図上に区別して表示することで、容量値を視覚的に把握することが可能となり、容量が多い箇所を問題箇所として効率的に見つけることができる。

第２に本発明によれば、機能素子毎の容量値と共に、機能素子属性ライブラリにより与えられる機能素子の属性情報も出力することで、容量値を属性を用いて分類することが可能となり、解析時の絞込みが容易となり、問題箇所の特定が容易になる。

第３に本発明によれば、属性毎に容量値の演算を行うことにより、属性毎にまとまった容量値が得られ、個々の機能素子では識別できない問題箇所の特定が容易になる。

第４に本発明によれば、同じ属性の機能素子容量値を合計し、属性別容量値を算出することで、容量値の総和が大きい属性を見つけることができ、個々には大きくないが、全体として多くの容量を持つ部分の抽出が可能となる。

第５に本発明によれば、同じ属性の機能素子容量値を合計して算出した容量値の合計値を各属性に含まれる配線数で割り、１配線当たりの容量値を算出することで、規模としては大きくないが相対的に容量を多く持つ部分の抽出が可能となる。

第６に本発明によれば、選択する容量の条件と、機能素子属性ライブラリから、表示内容を決定することで、特定の属性のみを表示することや、指定した容量値を超えるもののみを表示することが可能となるため、問題把握が容易になり、より効率的に問題箇所を見つけることができる。

第７に本発明によれば、機能素子容量値として、機能素子の出力につながる機能素子の入力容量を用いることで、機能素子の入力容量に起因する問題、またはファンアウト数に起因する問題を配線に起因する問題と分離して抽出することができ、要因の解析が容易となる。また、詳細な配線情報を持たない設計段階においても適用することができ、問題の早期発見が可能となる。

第８に本発明によれば、機能素子容量値として、機能素子の出力につながる配線の配線容量を用いることで、配線経路に起因する問題を入力容量に起因する問題と分離して抽出することができ、容量値が大きくなっている要因の解析が容易となる。

第９に本発明によれば、機能素子容量値として、機能素子の出力につながる機能素子の入力容量と配線の配線容量の合計を用いることで、出力負荷の大きい機能素子、つまり、消費電力または遅延値が大きくなる可能性のある機能素子を見つけることが可能となる。

第１０に本発明によれば、各機能素子が属性として各機能素子の次段の機能素子の情報を併せ持つことで、１つの属性内で閉じた問題と、２つ以上の属性にまたがる問題との分離ができ、問題把握が容易となり、より効率的に問題箇所を特定することができる。

第１１に本発明によれば、機能素子の属性情報として、レイアウトグループを持つことで、容量が大きく問題となる箇所のレイアウトグループの情報からフロアプランの検討やレイアウトグループの分割、結合等の検討を効率的に行うことが可能となる。

第１２に本発明によれば、機能素子の属性情報として、論理階層を持つことで、容量が大きく問題となる箇所の論理階層の情報から、論理修正や機能分割、結合等の検討を効率的に行うことが可能となる。

第１３に本発明によれば、機能素子の属性情報として、機能素子が含まれる連続する機能素子列の情報を持つことで、経路毎の解析が可能となる。

以下、本発明にかかわる回路解析装置・回路解析方法の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
本発明の実施の形態１について図を参照して説明する。図１は、本発明の実施の形態１における回路解析装置の構成を示すブロック図である。図１において、１０１は半導体集積回路の配置配線情報、１０２は配置配線情報１０１から機能素子が持つ容量値（機能素子容量値）を抽出する容量値抽出部、１０３は容量値抽出部１０２で抽出された機能素子容量値、１０７は機能素子容量値１０３を出力する容量値出力部である。さらに容量値出力部１０７は、容量条件設定部１０４、表示内容決定部１０５、表示部１０６により構成される。ただし、容量値抽出部１０２を含まない場合もある。

以降で、各部の動作の詳細について図を用いて説明する。

まず、容量値抽出部１０２は、半導体集積回路の配置配線情報１０１から機能素子容量値を抽出する。ここで、容量値抽出部１０２で抽出される機能素子容量値について、図２を用いて説明する。

図２は容量モデルを表す図であり、２１，２２，２３は機能素子、２４は機能素子２１の内部容量Ｃｉ、２５は機能素子２１の出力端子につながる配線の配線容量Ｃｗ、２６は機能素子２２の入力容量Ｃｇ１、２７は機能素子２３の入力容量Ｃｇ２である。容量値抽出部１０２では、解析目的に応じて機能素子２１についての機能素子容量値Ｃ０を決定する。機能素子容量値Ｃ０は、上記の容量値のうち１つ以上の組み合わせで表される。例えば、総容量による解析を行う場合には、上記容量値の総和、すなわち、
Ｃ０＝Ｃｉ＋Ｃｗ＋Ｃｇ１＋Ｃｇ２
と決定する。また、機能素子の内部容量Ｃｉが配線容量Ｃｗや入力容量Ｃｇ１，Ｃｇ２に比べて小さい場合には、内部容量Ｃｉを無視して、
Ｃ０＝Ｃｗ＋Ｃｇ１＋Ｃｇ２
としてもよい。また、配線容量Ｃｗに依存しない解析、すなわち、論理に依存するファンアウトの重い箇所の解析等を行う場合には、入力容量Ｃｇ１，Ｃｇ２のみ、すなわち、
Ｃ０＝Ｃｇ１＋Ｃｇ２
と決定する。また、配置要因に依存する解析、すなわち、配置が不適当な箇所の解析等を行う場合には、配線容量Ｃｗのみ、すなわち、
Ｃ０＝Ｃｗ
と決定する。

また、機能素子に２つ以上の出力端子が含まれる場合を、図３を用いて説明する。図３において、３１は２つの出力端子を持つ機能素子、３２，３３は機能素子３１の各出力端子につながる機能素子、３４は機能素子３１の内部容量Ｃｉ、３５は機能素子３１と機能素子３２をつなぐ配線の配線容量Ｃｗ１、３６は機能素子３２の入力容量Ｃｇ１、３７は機能素子３１と機能素子３３をつなぐ配線の配線容量Ｃｗ２，３８は機能素子３３の入力容量Ｃｇ２である。このように、機能素子に２つ以上の出力端子が含まれる場合には、出力端子毎に上記の計算を行い、各出力端子の容量値を算出し、それらの合計を機能素子３１の機能素子容量値Ｃ１とする。つまり、総容量による解析を行う場合には、
Ｃ１＝Ｃｉ＋Ｃｗ１＋Ｃｇ１＋Ｃｗ２＋Ｃｇ２
または、内部容量Ｃｉを無視して、
Ｃ１＝Ｃｗ１＋Ｃｇ１＋Ｃｗ２＋Ｃｇ２
とする。また、論理に依存するファンアウトの重い箇所の解析等を行う場合には、配線容量Ｃｗ１，Ｃｗ２を無視して、
Ｃ１＝Ｃｇ１＋Ｃｇ２
とする。また、配置要因に依存する解析、すなわち、配置が不適当な箇所の解析等を行う場合には、
Ｃ１＝Ｃｗ１＋Ｃｗ２
とする。

次に、容量条件設定部１０４において、表示する機能素子容量値の条件を設定する。表示する機能素子容量値の条件としては、表示する機能素子容量値の最小値、あるいは、段階的に表示する場合には、複数の容量レベルを設定し、それぞれのレベルに対し閾値を設定し、表示するレベルを設定する。表示内容決定部１０５では、容量条件設定部１０４で設定された表示条件に基づき機能素子に対し、表示パタンを決定する。表示パタンとしては、表示条件を満たしたもののみの表示、あるいは、全体を表示した上で表示条件を満たしたものをハイライト表示する。容量条件設定部１０４において複数の容量レベルを設定した場合は、各容量レベルに対し、表示パタンを設定し、機能素子容量値に応じて、機能素子と機能素子接続配線である機能素子接続配線に表示パタンを決定する。

次に、表示部１０６では、機能素子と機能素子接続配線を、配置配線情報１０１と表示内容決定部１０５で決定された表示パタンを用いて表示する。

図４に半導体集積回路全体に対する機能素子容量値表示例を示す。図４は機能素子の配置および配線を表示する。図４において、４０１は半導体集積回路全体を表し、４０２〜４０５は近接して配置される機能素子のグループを表すレイアウトグループ、４０６〜４１４は各レイアウトグループに含まれる機能素子の一部である。各機能素子容量値は、各機能素子の下の四角内に書かれているコロン（：）以降の値である。この回路に対し、０．２ｐＦから１．０ｐＦまで５段階の容量レベルとその閾値を設定すると、図４の表示がなされる。ハッチングや網点などが表示パタンである。本例では、表示結果より、機能素子４０７の容量が大きく、かつその要因が、二つのレイアウトグループに繋がっており、かつ、それらが離れていることにあると見て取れる。

このように、本実施の形態によれば、機能素子容量値が大きく、電力的、速度的に問題の可能性がある機能素子または配線が視覚的に把握でき、問題の早期発見が可能となる。また、注目箇所については機能素子の情報、機能素子容量値も共に表示させることで、問題箇所の正確な情報も入手することができる。

さらに、図５に機能素子の表示例を示す。図５において、５１，５２は機能素子であり、５３は機能素子５１と機能素子５２をつなぐ配線である。機能素子をクリックすると、その機能素子のインスタンス名と属性情報を表示するようにしてもよい。

上記手段で機能素子容量値の表示を行った後、機能素子容量値が大きく問題があると判断された箇所については、結果をフロアプラン、またはアーキテクチャにフィードバックし、対策の検討を行うが、その際、本結果を用いることで効率的な検討を行うことが可能である。

なお、ここでは、機能素子および配線を区別するために複数のパタンを用いた例を示したが、複数の色を用いることにより区別してもよい。

また、本実施の形態では、容量条件設定部１０４で機能素子容量値に対して複数の閾値を設定する例を示したが、最大容量の機能素子のみや、機能素子容量値の上位何番目までといった指定をすることで、注目すべき箇所の絞込みを行うなど、用途に応じた設定をすることで、より見やすい表示をすることが可能である。

また、本実施の形態では、メモリや機能ブロック等のマクロブロックを一つの機能素子とすることで、これらのマクロブロックについても同様に扱うことが可能である。また、詳細に設計されていない機能ブロックに対しても、それをひとつの機能素子として扱うことで設計初期の段階で、機能ブロック間の機能素子容量値を見ることができ、早期に初期フロアプランやブロック分割の問題箇所を発見することが可能となり、早い段階でのフィードバックが可能となる。さらに、マクロブロックなどでは、多くの出力端子が存在するので、出力端子毎に個別に解析した方が良い場合がある。その場合には、出力端子を機能素子と同等に扱うことにより効果的な解析を行うことが可能となる。

また、本実施の形態では、詳細配線まで終わった回路への適用例を示したが、例えば、スタイナーモデルで機能素子容量値を求めることで、概略配線までしか終了していない設計段階で本発明を適用することが可能である。それにより問題箇所の早期発見が可能であり、早期のフィードバックが可能となり、設計期間短縮が可能となる。

また、本実施の形態では、機能素子毎の機能素子容量値を抽出する容量値抽出部を備えた例を示したが、既に抽出された機能素子容量値を用いた場合にも同様の効果を得ることができる。

（実施の形態２）
本発明の実施の形態２について図を参照して説明する。図６は、本発明の実施の形態２における回路解析装置の構成を示すブロック図である。実施の形態２では、実施の形態１の構成に、機能素子属性ライブラリ６０４と属性別容量値演算部６０５を付加した構成となっている。その他の構成については実施の形態１と同じである。以下、実施の形態１との相違点について説明する。６１０は属性別容量値６０６を出力する属性別容量値出力部である。さらに属性別容量値出力部６１０は、容量条件設定部６０７、表示内容決定部６０８、表示部６０９により構成される。ただし、容量値抽出部６０２を含まない場合もある。また、表示部に代えて印字部の場合もある。

機能素子属性ライブラリ６０４は、配置配線情報６０１に対応しており、回路の接続情報または配置配線情報を用いて作成する。機能素子属性ライブラリ６０４には、半導体集積回路に含まれる全機能素子に対して、機能素子のインスタンス名とその属性情報が記載されている。

図７を用いて、機能素子属性ライブラリ６０４と属性別容量値演算部６０５の動作について説明する。図７は、実施の形態１で用いた回路に対する機能素子の属性設定例であり、図７（ａ）は半導体集積回路のレイアウトを表す図であり、図７（ｂ）は（ａ）の回路構成の場合の機能素子属性ライブラリ６０４の記述例である。

図７（ａ）において、７０１は半導体集積回路、７０２〜７０５は近接して配置される機能素子のグループを表すレイアウトグループ、７０６〜７１４は各レイアウトグループに含まれる機能素子の一部である。本実施の形態では、各機能素子は自身が含まれるレイアウトグループの情報および次段の機能素子が含まれるレイアウトグループの情報を併せて機能素子の属性とする。すなわち、図７（ｂ）に示すように、機能素子属性ライブラリ６０４には各機能素子の情報と、各機能素子が属するレイアウトグループの情報を記載する。さらに、機能素子の出力端子につながる配線が他のレイアウトグループにつながる場合は、出力端子につながる全てのレイアウトグループの情報も記載する。例えば、機能素子７０７はレイアウトグループＡＡＡに属し、出力端子につながる配線は、レイアウトグループＢＢＢとレイアウトグループＣＣＣにつながるので、機能素子属性ライブラリ６０４には属性は、機能素子７０７のレイアウトグループＡＡＡと次段の機能素子のレイアウトグループＢＢＢ，ＣＣＣとなる。

次に、属性別容量値演算部６０５では、機能素子属性ライブラリ６０４に記載された各機能素子毎の属性情報を参照し、属性が全く同じ機能素子容量値を加算し、属性別容量値６０６を算出する。例えば、図７の例の場合、機能素子７１１と機能素子７１２は属性が同じ（ＤＤＤ）であるため、容量値を加算する。また、機能素子７０９と機能素子７１０についても同様に容量値を加算する。これを、半導体集積回路内の全ての機能素子について行う。この結果、本例では、ＡＡＡ，ＢＢＢ，ＤＤＤそれぞれに閉じた機能素子の容量の総和、ＡＡＡとＢＢＢとＣＣＣとを繋ぐ容量の総和、ＣＣＣとＤＤＤを繋ぐ容量の総和が得られ、容量の多い部分がレイアウトグループ内であるか、レイアウトグループ間であるかを識別することができる。

このように、属性情報として機能素子の属するレイアウトグループと出力先のレイアウトグループを用い、各レイアウトグループの容量値の合計と、各レイアウトグループ間の配線の容量値の合計を算出することで、ブロック単位の問題とブロック間の接続に起因する問題の分離が可能となり、要因解析が容易になる。また、各レイアウトグループ間の容量値の合計値を明示させることにより、フロアプランの変更を効率的に検討することも可能となる。

なお、本実施の形態では、属性が同じ機能素子が持つ容量を加算し属性別容量値を求めたが、前記手順で算出した容量値の合計値を各属性に含まれる配線数で割り、１配線当たりの容量値を算出することで、規模としては大きくないが相対的に容量を多く持つ部分の抽出が可能となる。

また、本実施の形態では、容量値をグラフィカルに半導体集積回路の配置配線図上に表示する方法について説明したが、テキスト形式で容量値と属性を表示することで、最大の容量値の機能素子または属性や、容量値の上位の機能素子または属性の正確な情報を得ることが可能となるとともに、出力結果のフィルタリング等を行うことが容易となる。

（実施の形態３）
本発明の実施の形態３について図８を参照して説明する。本実施の形態の構成は実施の形態２と同じであるが、機能素子属性ライブラリ６０４および属性別容量値演算部６０５の処理が異なる。

図８では、回路８０１に対し、機能素子列を定義し、各機能素子が含まれる機能素子列を属性として持つ。具体的には、機能素子列を開始点である機能素子名と終了点である機能素子名の組で表し、それを属性として持つ。図８では、左側に接続線のない機能素子８０６および機能素子８１０を開始点、右側に接続線の無い機能素子８０８、機能素子８１３および機能素子８１４を終了点とし、その間をつなぐ系列を機能素子列とする。この定義に基づき、各機能素子の属性は図８（ｂ）の表に示す通り設定される。これらの系列は、多くの場合、クロックの１サイクルの動作に当たるフリップフロップからフリップフロップまでとして定義される。すなわち、開始点および終了点がフリップフロップとなる。

この属性を用い、属性別容量値演算部６０５では機能素子列に含まれる機能素子の容量の総和を求める。機能素子列毎の容量を求め、それらを比較、解析することで、該当する機能素子列が動作する処理として問題箇所を抽出することが可能となり、効率的な回路変更が可能となる。

なお、本実施の形態では、開始点と終了点を組として属性としたが、開始点のみ、あるいは終了点のみを属性とすることでも同等の効果を得ることが可能である。

なお、機能素子毎の属性情報として、以上で示したレイアウトグループの情報や機能素子列の始点または終点の情報の他に、機能毎のまとまりを表す論理階層の情報を用いることも可能である。また、上記情報の中から２つ以上の組み合わせを用いてもよい。属性情報に論理階層の情報を用いることで、論理の修正の検討や、機能分割の見直しの検討が可能となる。

本発明にかかる回路解析装置は、容量値の解析結果から電力的、速度的に問題となる箇所を容易に抽出できるため、高性能かつ低電力動作が求められる携帯機器や、静粛化環境志向に伴い低電力動作が求められる据え置き機器用の半導体集積回路の解析装置等として有用である。

本発明の実施の形態１における回路解析装置・回路解析方法の構成、機能を示すブロック図本発明の実施の形態における容量モデル説明図本発明の実施の形態における容量モデル説明図本発明の実施の形態１における半導体集積回路全体に対する機能素子容量値表示例本発明の実施の形態１における機能素子の表示例本発明の実施の形態２における回路解析装置・回路解析方法の構成、機能を示すブロック図本発明の実施の形態２における回路例および属性ライブラリ例本発明の実施の形態３における回路例および属性ライブラリ例

符号の説明

１０１，６０１配置配線情報
１０２，６０２容量値抽出部
１０３，６０３機能素子容量値
１０４，６０７容量条件設定部
１０５，６０８表示内容決定部
１０６，６０９表示部
６０４機能素子属性ライブラリ
６０５属性別容量値演算部
６０６属性別容量値

Claims

半導体集積回路の回路解析装置であって、前記半導体集積回路内の機能素子または前記機能素子につながる機能素子接続配線を、前記半導体集積回路の配置情報を含む設計図上に、前記機能素子が持つ機能素子容量値に応じて区別して表示する容量値出力手段を備えることを特徴とする回路解析装置。
半導体集積回路の回路解析装置であって、前記半導体集積回路内の機能素子の属性情報を格納する機能素子属性ライブラリと前記機能素子が持つ機能素子容量値に基づいて、各機能素子容量値と属性を出力する容量値・属性出力手段を備えることを特徴とする回路解析装置。
半導体集積回路の回路解析装置であって、前記半導体集積回路内の機能素子の属性情報を格納する機能素子属性ライブラリと前記機能素子が持つ機能素子容量値に基づいて属性毎に容量値の演算を行う属性別容量値演算手段と、前記属性別容量値演算手段により算出された前記属性別容量値を出力する属性別容量値出力手段とを備えることを特徴とする回路解析装置。
請求項２記載の回路解析装置であって、前記容量値・属性出力手段は、前記機能素子または前記機能素子接続配線を前記機能素子容量値に応じて、半導体集積回路の配置を含む設計図上に、区別して表示することを特徴とする回路解析装置。
請求項３記載の回路解析装置であって、前記属性別容量値出力手段は、前記機能素子または前記機能素子接続配線を前記属性別容量値に応じて、半導体集積回路の配置を含む設計図上に、区別して表示することを特徴とする回路解析装置。
請求項３記載の回路解析装置であって、前記属性別容量値演算手段は、同じ属性の機能素子容量値を合計することで、前記属性別容量値を算出することを特徴とする回路解析装置。
請求項３記載の回路解析装置であって、前記属性別容量値演算手段は、同じ属性の機能素子容量値を合計することで算出した容量値の合計値を各属性に含まれる配線数で割り、属性毎の１配線当たりの容量値を算出することを特徴とする回路解析装置。
請求項１記載の回路解析装置であって、前記容量値出力手段は、表示する容量の条件を設定する容量条件設定手段と、前記容量条件設定手段で設定した容量条件に基づいて表示内容を決定する表示内容決定手段とを含むことを特徴とする回路解析装置。
請求項４記載の回路解析装置であって、前記容量値・属性出力手段は、表示する容量の条件を設定する容量条件設定手段と、前記容量条件設定手段で設定した容量条件と前記機能素子属性ライブラリに基づいて表示内容を決定する表示内容決定手段を含むことを特徴とする回路解析装置。
請求項５記載の回路解析装置であって、属性別容量値出力手段は、表示する容量の条件を設定する容量条件設定手段と、前記容量条件設定手段で設定した容量条件と前記機能素子属性ライブラリに基づいて表示内容を決定する表示内容決定手段とを含むことを特徴とする回路解析装置。
請求項８記載の回路解析装置であって、前記容量条件設定手段は、前記機能素子容量値に対して１つ以上の閾値を設定し、前記表示内容決定手段は前記閾値に基づき、前記機能素子容量値に応じて、前記機能素子または前記機能素子接続配線に視覚的に識別可能な表示パタンを設定することを特徴とする回路解析装置。
請求項９記載の回路解析装置であって、前記容量条件設定手段は、前記機能素子容量値に対して１つ以上の閾値を設定し、前記表示内容決定手段は前記閾値と前記機能素子属性ライブラリに基づき、前記機能素子容量値に応じて、前記機能素子または前記機能素子接続配線に視覚的に識別可能な表示パタンを設定することを特徴とする回路解析装置。
請求項１０記載の回路解析装置であって、前記容量条件設定手段は、前記属性別容量値に対して１つ以上の閾値を設定し、前記表示内容決定手段は前記機能素子属性ライブラリと前記閾値に基づいて、前記属性別容量値に応じて、前記属性に含まれる機能素子または前記機能素子接続配線に視覚的に識別可能な表示パタンを設定することを特徴とする回路解析装置。
請求項１または請求項２または請求項３記載の回路解析装置において、前記回路解析装置は、前記半導体集積回路の配置情報を含む設計情報から前記機能素子容量値を抽出する容量値抽出手段を含み、前記機能素子容量値は前記機能素子の出力端子につながる次段の機能素子の入力容量の合計であることを特徴とする回路解析装置。
請求項１または請求項２または請求項３記載の回路解析装置において、前記回路解析装置は、前記半導体集積回路の配置情報を含む設計情報から前記機能素子容量値を抽出する容量値抽出手段を含み、前記機能素子容量値は前記機能素子の出力端子につながる配線の配線容量の合計であることを特徴とする回路解析装置。
請求項１または請求項２または請求項３記載の回路解析装置において、前記回路解析装置は、前記半導体集積回路の配置情報を含む設計情報から前記機能素子容量値を抽出する容量値抽出手段を含み、前記機能素子容量値は前記機能素子の内部の容量値の合計であることを特徴とする回路解析装置。
請求項１または請求項２または請求項３記載の回路解析装置において、前記回路解析装置は、前記半導体集積回路の配置情報を含む設計情報から前記機能素子容量値を抽出する容量値抽出手段を含み、前記機能素子容量値は前記機能素子の出力端子につながる次段の機能素子の入力容量と前記機能素子の出力端子につながる配線の配線容量の合計であることを特徴とする回路解析装置。
請求項１または請求項２または請求項３記載の回路解析装置において、前記回路解析装置は、前記半導体集積回路の配置情報を含む設計情報から前記機能素子容量値を抽出する容量値抽出手段を含み、前記機能素子容量値は前記機能素子の内部の容量値と前記機能素子の出力端子につながる次段の機能素子の入力容量と前記機能素子の出力端子につながる配線容量の合計であることを特徴とする回路解析装置。
請求項２または請求項３記載の回路解析装置において、前記機能素子の属性は、前記機能素子の属するグループを表す情報を含むことを特徴とする回路解析装置。
請求項２または請求項３記載の回路解析装置において、前記機能素子の属性は、前記機能素子の属するグループを表す情報と、前記機能素子の出力につながる機能素子の属するグループを表す情報を含むことを特徴とする回路解析装置。
請求項１７または請求項１８記載の回路解析装置において、前記グループは近接して配置される機能素子のまとまりを表すレイアウトグループの情報を示すことを特徴とする回路解析装置。
請求項１７または請求項１８記載の回路解析装置において、前記グループは機能のまとまりを表す論理階層の情報を示すことを特徴とする回路解析装置。
請求項２または請求項３記載の回路解析装置において、前記機能素子の属性は、前記機能素子につながる連続する機能素子列の情報を含むことを特徴とする回路解析装置。
請求項１４または請求項１５または請求項１６記載の回路解析装置において、前記設計情報は概略配線まで終了した回路の配置配線情報であることを特徴とする回路解析装置。
請求項１４または請求項１５または請求項１６記載の回路解析装置において、前記設計情報は詳細配線まで終了した回路の配置配線情報であることを特徴とする回路解析装置。
半導体集積回路の回路解析装置であって、前記半導体集積回路内の機能素子または前記機能素子につながる機能素子接続配線を、前記半導体集積回路の配置情報を含む設計図上に、前記機能素子の出力端子が持つ機能素子容量値に応じて区別して表示する容量値出力手段を備えることを特徴とする回路解析装置。
半導体集積回路の回路解析装置であって、前記半導体集積回路内の機能素子の出力端子の属性情報を格納する機能素子属性ライブラリと機能素子の出力端子が持つ容量値に基づいて各機能素子の出力端子が持つ容量値と属性を出力する容量値・属性出力手段を備えることを特徴とする回路解析装置。
半導体集積回路の回路解析装置であって、前記半導体集積回路内の機能素子の出力端子の属性情報を格納する機能素子属性ライブラリと前記機能素子の出力端子が持つ容量値に基づいて属性毎に容量値の演算を行う属性別容量値演算手段と、前記属性別容量値演算手段により算出された属性別容量値を出力する属性別容量値出力手段とを備えることを特徴とする回路解析装置。
半導体集積回路の回路解析方法であって、半導体集積回路内の機能素子容量値に基づいて、機能素子または前記機能素子接続配線を、前記半導体集積回路の配置情報を含む設計図上に、区別して表示する容量値出力工程を備えることを特徴とする回路解析方法。
半導体集積回路の回路解析方法であって、半導体集積回路内の機能素子の属性情報を格納する機能素子属性ライブラリと機能素子容量値とに基づいて各機能素子容量値と属性を出力する容量値・属性出力工程を備えることを特徴とする回路解析方法。
半導体集積回路の回路解析方法であって、半導体集積回路内の機能素子の属性情報を格納する機能素子属性ライブラリと前記機能素子容量値とに基づいて属性毎に容量値の演算を行う属性別容量値演算工程と、前記属性別容量値演算工程により算出された属性毎の演算結果を出力する属性別容量値出力工程を備えることを特徴とする回路解析方法。