JPH11339498A - 半導体メモリデバイス不良抽出装置、及び半導体メモリデバイス不良抽出方法 - Google Patents
半導体メモリデバイス不良抽出装置、及び半導体メモリデバイス不良抽出方法Info
- Publication number
- JPH11339498A JPH11339498A JP10146340A JP14634098A JPH11339498A JP H11339498 A JPH11339498 A JP H11339498A JP 10146340 A JP10146340 A JP 10146340A JP 14634098 A JP14634098 A JP 14634098A JP H11339498 A JPH11339498 A JP H11339498A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- memory device
- redundancy
- semiconductor memory
- rescue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 本発明の課題は、不良位置情報から救済可能
な不良位置を除去し、救済不可能な不良位置のみを抽出
することによって、不良位置情報量を削減することが可
能な半導体メモリデバイス不良抽出装置を提供すること
である。 【解決手段】 不良抽出部６ｄは、物理位置データ入力
部６ａから入力された物理位置データ、及び条件入力部
６ｂから入力された条件に基づいて、冗長救済シミュレ
ート、及び不良抽出処理を行い、処理結果を物理位置デ
ータ出力部６ｃに対して出力し、物理位置データ出力部
６ｃは、不良抽出部６ｄから入力される処理結果に基づ
いて、冗長救済処理により不良位置をマスクしたデー
タ、及び冗長救済不可能な不良位置を抽出したデータを
作成し、救済不可能な不良位置情報を不良形状分類装置
４に対して出力するとともに、冗長救済可能な不良位置
情報を外部の処理装置等に対して出力する。
な不良位置を除去し、救済不可能な不良位置のみを抽出
することによって、不良位置情報量を削減することが可
能な半導体メモリデバイス不良抽出装置を提供すること
である。 【解決手段】 不良抽出部６ｄは、物理位置データ入力
部６ａから入力された物理位置データ、及び条件入力部
６ｂから入力された条件に基づいて、冗長救済シミュレ
ート、及び不良抽出処理を行い、処理結果を物理位置デ
ータ出力部６ｃに対して出力し、物理位置データ出力部
６ｃは、不良抽出部６ｄから入力される処理結果に基づ
いて、冗長救済処理により不良位置をマスクしたデー
タ、及び冗長救済不可能な不良位置を抽出したデータを
作成し、救済不可能な不良位置情報を不良形状分類装置
４に対して出力するとともに、冗長救済可能な不良位置
情報を外部の処理装置等に対して出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体メモリデバ
イス試験の結果に基づいて、冗長救済機能を利用しても
救済不可能な半導体メモリデバイスの抽出、及び不良解
析を行う半導体メモリデバイス不良抽出装置に関する。
イス試験の結果に基づいて、冗長救済機能を利用しても
救済不可能な半導体メモリデバイスの抽出、及び不良解
析を行う半導体メモリデバイス不良抽出装置に関する。
【０００２】
【従来の技術】従来より、半導体メモリデバイス不良抽
出装置は、歩留まりを向上させるための冗長救済機能を
有しており、この冗長救済機能により救済される半導体
メモリデバイス不良抽出装置は良品とすることができる
が、この冗長救済機能によっても救済されない半導体メ
モリデバイス不良抽出装置は不良品となる。
出装置は、歩留まりを向上させるための冗長救済機能を
有しており、この冗長救済機能により救済される半導体
メモリデバイス不良抽出装置は良品とすることができる
が、この冗長救済機能によっても救済されない半導体メ
モリデバイス不良抽出装置は不良品となる。
【０００３】図１０は、従来より行われている不良解析
を行う不良解析装置の構成を示すブロック図である。こ
の図１０に示す不良解析装置によれば、半導体メモリ試
験によって取得したメモリデバイスの電気的不良の論理
位置情報を不良位置記憶装置１に格納し、データ収集装
置２で読み出して物理位置変換装置３に送る。ここで物
理的な座標に変換して、不良形状分類装置４で不良形状
に分類を行った後、各メモリデバイス製造プロセスの欠
陥データと比較するために欠陥比較装置５に転送する。
これらの工程を実施して欠陥データを統計的に処理する
歩留まりを低下させる要因解析を行っている。
を行う不良解析装置の構成を示すブロック図である。こ
の図１０に示す不良解析装置によれば、半導体メモリ試
験によって取得したメモリデバイスの電気的不良の論理
位置情報を不良位置記憶装置１に格納し、データ収集装
置２で読み出して物理位置変換装置３に送る。ここで物
理的な座標に変換して、不良形状分類装置４で不良形状
に分類を行った後、各メモリデバイス製造プロセスの欠
陥データと比較するために欠陥比較装置５に転送する。
これらの工程を実施して欠陥データを統計的に処理する
歩留まりを低下させる要因解析を行っている。
【０００４】
【発明が解決しようとする課題】しかしながら、図１０
に示すような従来の不良解析装置を利用した冗長救済機
能では、良品デバイス、または良品とならなくても救済
機能によって救済されると予想される不良位置までもが
解析を行う対象となっている。そのため、不良形状の分
類、各半導体メモリ製造プロセスの欠陥データとの比較
において、膨大な不良位置情報を扱わなくてはならず、
解析時間の長時間化を招いてしまっていた。また、救済
可能な不良位置と救済不可能な不良位置とが区別できな
いため、救済不可能な不良位置だけを特定することがで
きなかった。
に示すような従来の不良解析装置を利用した冗長救済機
能では、良品デバイス、または良品とならなくても救済
機能によって救済されると予想される不良位置までもが
解析を行う対象となっている。そのため、不良形状の分
類、各半導体メモリ製造プロセスの欠陥データとの比較
において、膨大な不良位置情報を扱わなくてはならず、
解析時間の長時間化を招いてしまっていた。また、救済
可能な不良位置と救済不可能な不良位置とが区別できな
いため、救済不可能な不良位置だけを特定することがで
きなかった。
【０００５】そこで本発明の課題は、不良位置情報から
救済可能な不良位置を除去し、救済不可能な不良位置の
みを抽出することによって、不良位置情報量を削減する
ことが可能な半導体メモリデバイス不良抽出装置を提供
することである。
救済可能な不良位置を除去し、救済不可能な不良位置の
みを抽出することによって、不良位置情報量を削減する
ことが可能な半導体メモリデバイス不良抽出装置を提供
することである。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
半導体メモリデバイスに対して所定の試験を行い、この
所定の試験の結果に基づいて、メモリセルアレイ単位で
物理配置された不良位置の検出を行う不良位置検出手段
と、この不良位置検出手段によって検出された不良位置
が冗長救済可能か否かのシミュレートを行う冗長救済シ
ミュレート手段と、この冗長救済シミュレート手段によ
ってシミュレートされた結果に基づいて、冗長救済可能
な不良位置をマスクして、冗長救済不可能な不良位置の
みを抽出する抽出手段と、を備えたことを特徴としてい
る。
半導体メモリデバイスに対して所定の試験を行い、この
所定の試験の結果に基づいて、メモリセルアレイ単位で
物理配置された不良位置の検出を行う不良位置検出手段
と、この不良位置検出手段によって検出された不良位置
が冗長救済可能か否かのシミュレートを行う冗長救済シ
ミュレート手段と、この冗長救済シミュレート手段によ
ってシミュレートされた結果に基づいて、冗長救済可能
な不良位置をマスクして、冗長救済不可能な不良位置の
みを抽出する抽出手段と、を備えたことを特徴としてい
る。
【０００７】請求項１記載の発明の半導体メモリデバイ
ス不良抽出装置によれば、不良位置検出手段によって、
半導体メモリデバイスに対して所定の試験を行い、この
所定の試験の結果に基づいて、メモリセルアレイ単位で
物理配置された不良位置の検出を行い、冗長救済シミュ
レート手段によって、前記不良位置検出手段によって検
出された不良位置が冗長救済可能か否かのシミュレート
を行い、抽出手段によって、前記冗長救済シミュレート
手段によってシミュレートされた結果に基づいて、冗長
救済可能な不良位置をマスクして、冗長救済不可能な不
良位置のみを抽出する。
ス不良抽出装置によれば、不良位置検出手段によって、
半導体メモリデバイスに対して所定の試験を行い、この
所定の試験の結果に基づいて、メモリセルアレイ単位で
物理配置された不良位置の検出を行い、冗長救済シミュ
レート手段によって、前記不良位置検出手段によって検
出された不良位置が冗長救済可能か否かのシミュレート
を行い、抽出手段によって、前記冗長救済シミュレート
手段によってシミュレートされた結果に基づいて、冗長
救済可能な不良位置をマスクして、冗長救済不可能な不
良位置のみを抽出する。
【０００８】請求項５記載の発明に半導体メモリデバイ
ス不良抽出方法によれば、半導体メモリデバイスに対し
て所定の試験を行い、この所定の試験の結果に基づい
て、メモリセルアレイ単位で物理配置された不良位置の
検出を行い、当該検出された不良位置が冗長救済可能か
否かのシミュレートを行い、当該シミュレートされた結
果に基づいて、冗長救済可能な不良位置をマスクして、
冗長救済不可能な不良位置のみを抽出する。
ス不良抽出方法によれば、半導体メモリデバイスに対し
て所定の試験を行い、この所定の試験の結果に基づい
て、メモリセルアレイ単位で物理配置された不良位置の
検出を行い、当該検出された不良位置が冗長救済可能か
否かのシミュレートを行い、当該シミュレートされた結
果に基づいて、冗長救済可能な不良位置をマスクして、
冗長救済不可能な不良位置のみを抽出する。
【０００９】したがって、冗長救済のシミュレートを実
施してメモリデバイスの不良位置情報から救済可能な不
良位置を取り除き、メモリデバイスの持つ冗長救済機能
で救済しきれない不良位置だけを抽出することが可能と
なり、解析対象となる不良位置情報量を削減して、不良
位置情報と各メモリデバイス製造プロセスの欠陥データ
と比較する処理に要する時間を短縮化することができ
る。
施してメモリデバイスの不良位置情報から救済可能な不
良位置を取り除き、メモリデバイスの持つ冗長救済機能
で救済しきれない不良位置だけを抽出することが可能と
なり、解析対象となる不良位置情報量を削減して、不良
位置情報と各メモリデバイス製造プロセスの欠陥データ
と比較する処理に要する時間を短縮化することができ
る。
【００１０】また、請求項２記載の発明のように、請求
項１記載の半導体メモリデバイス不良抽出装置におい
て、前記冗長救済シミュレート手段によって行われるシ
ミュレートを実行する際の各種条件を設定する条件設定
手段を更に備えることが有効である。
項１記載の半導体メモリデバイス不良抽出装置におい
て、前記冗長救済シミュレート手段によって行われるシ
ミュレートを実行する際の各種条件を設定する条件設定
手段を更に備えることが有効である。
【００１１】更に、請求項３記載の発明のように、請求
項２記載の半導体メモリデバイス不良抽出装置におい
て、前記条件設定手段によって設定される各種条件とし
ては、救済パターンとして、救済ブロック、縦方向ライ
ン、横方向ライン、１ビット等の形状を指定し、更に、
これらの形状を冗長救済シミュレートに使用する順序を
指定する条件を含むことが有効である。
項２記載の半導体メモリデバイス不良抽出装置におい
て、前記条件設定手段によって設定される各種条件とし
ては、救済パターンとして、救済ブロック、縦方向ライ
ン、横方向ライン、１ビット等の形状を指定し、更に、
これらの形状を冗長救済シミュレートに使用する順序を
指定する条件を含むことが有効である。
【００１２】更にまた、請求項４記載の発明のように、
請求項２記載の半導体メモリデバイス不良抽出装置にお
いて、前記条件設定手段によって設定される各種条件と
しては、前記冗長救済シミュレート手段によってシミュ
レートを行うブロックをメモリセルアレイ単位で指定す
る条件を含むことが有効である。
請求項２記載の半導体メモリデバイス不良抽出装置にお
いて、前記条件設定手段によって設定される各種条件と
しては、前記冗長救済シミュレート手段によってシミュ
レートを行うブロックをメモリセルアレイ単位で指定す
る条件を含むことが有効である。
【００１３】この請求項２〜請求項４のいずれかに記載
の発明の半導体メモリデバイス不良抽出装置によれば、
請求項１記載の発明の効果に加えて、様々な種類の半導
体メモリデバイス毎に、最適な条件を適宜設定すること
ができるため、半導体メモリデバイス不良抽出装置の使
い勝手を向上させることができる。
の発明の半導体メモリデバイス不良抽出装置によれば、
請求項１記載の発明の効果に加えて、様々な種類の半導
体メモリデバイス毎に、最適な条件を適宜設定すること
ができるため、半導体メモリデバイス不良抽出装置の使
い勝手を向上させることができる。
【００１４】
【発明の実施の形態】以下、図１〜図９を参照して本発
明に係る半導体メモリデバイス不良抽出装置の実施の形
態を詳細に説明する。
明に係る半導体メモリデバイス不良抽出装置の実施の形
態を詳細に説明する。
【００１５】まず構成を説明する。図１は、本発明の一
実施の形態における半導体メモリデバイス不良抽出装置
の構成を示すブロック図である。この図１において、半
導体メモリデバイス不良抽出装置は、不良位置記憶装置
１、データ収集装置２、物理位置変換装置３、不良形状
分類装置４、欠陥比較装置５と、不良抽出装置６によっ
て構成されている。
実施の形態における半導体メモリデバイス不良抽出装置
の構成を示すブロック図である。この図１において、半
導体メモリデバイス不良抽出装置は、不良位置記憶装置
１、データ収集装置２、物理位置変換装置３、不良形状
分類装置４、欠陥比較装置５と、不良抽出装置６によっ
て構成されている。
【００１６】不良位置記憶装置１は、半導体メモリ試験
によって取得したメモリデバイスの電気的不良の論理位
置情報を記憶している。データ収集装置２は、不良位置
記憶装置１に記憶された前記論理位置情報を読み出し
て、物理位置変換装置３に対して出力する。物理位置変
換装置３は、データ収集装置２から入力された前記論理
位置情報を物理的な座標に変換して、不良位置情報とし
て不良抽出装置６の物理位置データ入力部６ａに対して
出力する。
によって取得したメモリデバイスの電気的不良の論理位
置情報を記憶している。データ収集装置２は、不良位置
記憶装置１に記憶された前記論理位置情報を読み出し
て、物理位置変換装置３に対して出力する。物理位置変
換装置３は、データ収集装置２から入力された前記論理
位置情報を物理的な座標に変換して、不良位置情報とし
て不良抽出装置６の物理位置データ入力部６ａに対して
出力する。
【００１７】不良形状分類装置４は、不良抽出装置６の
物理位置データ出力部６ｃから入力される救済不可能な
不良位置情報について不良形状に基づく分類を行い、欠
陥比較装置５に対して出力する。欠陥比較装置５は、不
良形状分類装置４から入力された、不良形状に基づいて
分類された不良位置情報を各メモリデバイス製造プロセ
スの欠陥データと比較する。
物理位置データ出力部６ｃから入力される救済不可能な
不良位置情報について不良形状に基づく分類を行い、欠
陥比較装置５に対して出力する。欠陥比較装置５は、不
良形状分類装置４から入力された、不良形状に基づいて
分類された不良位置情報を各メモリデバイス製造プロセ
スの欠陥データと比較する。
【００１８】図１に示すように、不良抽出装置６は、物
理位置データ入力部６ａ、条件入力部６ｂ、物理位置デ
ータ出力部６ｃ、及び不良抽出部６ｄによって構成され
ている。物理位置データ入力部６ａは、物理位置変換装
置３から入力された不良位置情報に基いて、メモリデバ
イスの不良位置をメモリセルアレイ単位で物理配置した
物理位置データを不良抽出部６ｄに入力する。条件入力
部６ｂは、冗長救済シミュレートを行うための条件を不
良抽出部６ｄに入力する。物理位置データ出力部６ｃ
は、不良抽出部６ｄから入力される処理結果に基づい
て、冗長救済処理により不良位置をマスクしたデータ、
及び冗長救済不可能な不良位置を抽出したデータを作成
し、救済不可能な不良位置情報を不良形状分類装置４に
対して出力するとともに、冗長救済可能な不良位置情報
を外部の処理装置等に対して出力する。不良抽出部６ｄ
は、物理位置データ入力部６ａから入力された物理位置
データ、及び条件入力部６ｂから入力された条件に基づ
いて、冗長救済シミュレート、及び不良抽出処理を行
い、処理結果を物理位置データ出力部６ｃに対して出力
する。
理位置データ入力部６ａ、条件入力部６ｂ、物理位置デ
ータ出力部６ｃ、及び不良抽出部６ｄによって構成され
ている。物理位置データ入力部６ａは、物理位置変換装
置３から入力された不良位置情報に基いて、メモリデバ
イスの不良位置をメモリセルアレイ単位で物理配置した
物理位置データを不良抽出部６ｄに入力する。条件入力
部６ｂは、冗長救済シミュレートを行うための条件を不
良抽出部６ｄに入力する。物理位置データ出力部６ｃ
は、不良抽出部６ｄから入力される処理結果に基づい
て、冗長救済処理により不良位置をマスクしたデータ、
及び冗長救済不可能な不良位置を抽出したデータを作成
し、救済不可能な不良位置情報を不良形状分類装置４に
対して出力するとともに、冗長救済可能な不良位置情報
を外部の処理装置等に対して出力する。不良抽出部６ｄ
は、物理位置データ入力部６ａから入力された物理位置
データ、及び条件入力部６ｂから入力された条件に基づ
いて、冗長救済シミュレート、及び不良抽出処理を行
い、処理結果を物理位置データ出力部６ｃに対して出力
する。
【００１９】次に動作を説明する。図２は、本実施の形
態における半導体メモリデバイス不良抽出装置によって
実行される不良抽出処理を示すフローチャートである。
態における半導体メモリデバイス不良抽出装置によって
実行される不良抽出処理を示すフローチャートである。
【００２０】まず、不良抽出装置６の不良抽出部６ｄ
は、メモリデバイスの不良位置がメモリセルアレイ単位
で物理配置された物理位置データを物理位置データ入力
部６ａから読み込み（ステップＳ１）、更に、冗長救済
シミュレートを行うための条件を条件入力部６ｂから読
み込む（ステップＳ２）。条件入力部６ｂから読み込ま
れる条件には以下の項目が設定されている。
は、メモリデバイスの不良位置がメモリセルアレイ単位
で物理配置された物理位置データを物理位置データ入力
部６ａから読み込み（ステップＳ１）、更に、冗長救済
シミュレートを行うための条件を条件入力部６ｂから読
み込む（ステップＳ２）。条件入力部６ｂから読み込ま
れる条件には以下の項目が設定されている。
【００２１】（ａ）救済用メモリセルの種類（救済ブロ
ック、横方向及び縦方向ライン、ビット） （ｂ）救済用メモリセルの救済ブロックに対する配置と
数 （ｃ）救済用メモリセルの使用順序 （ｄ）救済ブロックを構成するメモリセルアレイ （ｅ）救済ブロックを作成するために縮退するアドレス （ｆ）救済シミュレートを行わない不良形状（全不良、
ブロック系の不良、縦方向ライン不良、横方向ライン不
良、クロス不良、隣接不良、２ビット不良、１ビット不
良）
ック、横方向及び縦方向ライン、ビット） （ｂ）救済用メモリセルの救済ブロックに対する配置と
数 （ｃ）救済用メモリセルの使用順序 （ｄ）救済ブロックを構成するメモリセルアレイ （ｅ）救済ブロックを作成するために縮退するアドレス （ｆ）救済シミュレートを行わない不良形状（全不良、
ブロック系の不良、縦方向ライン不良、横方向ライン不
良、クロス不良、隣接不良、２ビット不良、１ビット不
良）
【００２２】次いで、不良抽出部６ｄは、メモリセルア
レイ単位の物理位置データを上記条件（ｄ）に従って、
メモリデバイスが冗長救済を行う単位である救済ブロッ
クに分割する（ステップＳ３）。図３に示す例では、メ
モリデバイスを４つの救済ブロックに分割している（同
図中波線による分割）。
レイ単位の物理位置データを上記条件（ｄ）に従って、
メモリデバイスが冗長救済を行う単位である救済ブロッ
クに分割する（ステップＳ３）。図３に示す例では、メ
モリデバイスを４つの救済ブロックに分割している（同
図中波線による分割）。
【００２３】ステップＳ３において分割された救済ブロ
ックに対して、不良抽出部６ｄは、上記条件（ａ）及び
（ｂ）で指定された救済用メモリセルを割り当てる（ス
テップＳ４）。図３に示す救済ブロックに割り当てられ
る救済用メモリセルは、図６に示すように、（横方向ラ
イン救済用メモリセル；２ライン、縦方向ライン救済用
メモリセル；２ライン、ビット救済用メモリセル；４ビ
ット）となっている。
ックに対して、不良抽出部６ｄは、上記条件（ａ）及び
（ｂ）で指定された救済用メモリセルを割り当てる（ス
テップＳ４）。図３に示す救済ブロックに割り当てられ
る救済用メモリセルは、図６に示すように、（横方向ラ
イン救済用メモリセル；２ライン、縦方向ライン救済用
メモリセル；２ライン、ビット救済用メモリセル；４ビ
ット）となっている。
【００２４】次いで、不良抽出部６ｄは、ステップＳ３
において分割された救済ブロック数分のループ処理（ス
テップＳ６〜ステップＳ１０）を終了したか否かを判別
し（ステップＳ５）、終了したと判別された場合には、
ステップＳ１１に移行し、また、終了していないと判別
された場合には、続いて、処理を行う救済ブロックを構
成するセルアレイ数分のループ処理（ステップＳ７〜ス
テップＳ９）を終了したか否かを判別する（ステップＳ
６）。
において分割された救済ブロック数分のループ処理（ス
テップＳ６〜ステップＳ１０）を終了したか否かを判別
し（ステップＳ５）、終了したと判別された場合には、
ステップＳ１１に移行し、また、終了していないと判別
された場合には、続いて、処理を行う救済ブロックを構
成するセルアレイ数分のループ処理（ステップＳ７〜ス
テップＳ９）を終了したか否かを判別する（ステップＳ
６）。
【００２５】ステップＳ６において、処理を行う救済ブ
ロックを構成するセルアレイ数分のループ処理を終了し
ていないと判別された場合には、不良抽出部６ｄは、救
済ブロックを構成するメモリセルアレイ単位で不良位置
を読み込む（ステップＳ７）。図３に示す例では、ま
ず、左下の救済ブロックを構成するメモリセルアレイか
ら１個づつ読み込む。その結果、図３に示す例では、同
図下部に黒色部分で示すような不良位置が読み込まれ
た。
ロックを構成するセルアレイ数分のループ処理を終了し
ていないと判別された場合には、不良抽出部６ｄは、救
済ブロックを構成するメモリセルアレイ単位で不良位置
を読み込む（ステップＳ７）。図３に示す例では、ま
ず、左下の救済ブロックを構成するメモリセルアレイか
ら１個づつ読み込む。その結果、図３に示す例では、同
図下部に黒色部分で示すような不良位置が読み込まれ
た。
【００２６】そして、不良抽出部６ｄは、上記条件
（ｆ）で指定された不良形状をマスクして冗長救済シミ
ュレートを行う対象から外す（ステップＳ８）。図４に
示す例では、図３に示す左下の救済ブロックの不良位置
の例に対して、メモリセルアレイ内に存在するライン系
やビット系以外の不良、つまりブロック系の不良をマス
クしている。
（ｆ）で指定された不良形状をマスクして冗長救済シミ
ュレートを行う対象から外す（ステップＳ８）。図４に
示す例では、図３に示す左下の救済ブロックの不良位置
の例に対して、メモリセルアレイ内に存在するライン系
やビット系以外の不良、つまりブロック系の不良をマス
クしている。
【００２７】次いで、救済ブロックはメモリデバイスの
内部構造にあわせて作成しなければならないため、不良
抽出部６ｄは、上記条件（ｅ）で指定されたアドレスの
縮退を行い、救済ブロックを作成し（ステップＳ９）、
再びステップＳ６に移行する。図５に示す例では、図４
に示す２つの領域が重ね合わされた不良位置の配置とな
る。
内部構造にあわせて作成しなければならないため、不良
抽出部６ｄは、上記条件（ｅ）で指定されたアドレスの
縮退を行い、救済ブロックを作成し（ステップＳ９）、
再びステップＳ６に移行する。図５に示す例では、図４
に示す２つの領域が重ね合わされた不良位置の配置とな
る。
【００２８】また、ステップＳ６において、処理を行う
救済ブロックを構成するセルアレイ数分のループ処理を
終了したと判別された場合には、不良抽出部６ｄは、上
記条件（ｃ）で指定された救済用メモリセルの使用順序
で作成された救済ブロックに対して冗長救済のシミュレ
ートを行い、救済可能な不良位置を算出し（ステップＳ
１０）、再びステップＳ５に移行する。図６に示す例で
は、横方向ライン、縦方向ライン、ビットの順で冗長救
済のシミュレートを行い、この救済ブロックのメモリセ
ルはすべて救済されたことになる。
救済ブロックを構成するセルアレイ数分のループ処理を
終了したと判別された場合には、不良抽出部６ｄは、上
記条件（ｃ）で指定された救済用メモリセルの使用順序
で作成された救済ブロックに対して冗長救済のシミュレ
ートを行い、救済可能な不良位置を算出し（ステップＳ
１０）、再びステップＳ５に移行する。図６に示す例で
は、横方向ライン、縦方向ライン、ビットの順で冗長救
済のシミュレートを行い、この救済ブロックのメモリセ
ルはすべて救済されたことになる。
【００２９】ステップＳ５において、救済ブロック数分
のループ処理を終了したと判別された場合に移行するス
テップＳ１１では、ステップＳ１０において算出した救
済位置情報より冗長救済のシミュレートを行った不良位
置の物理位置データを作成して出力する。図７に示す例
では、同図中Ａで示す横方向ラインの不良位置と同一の
ハッチングで示す救済可能な不良位置を削除すると同時
に、図８に示す救済用メモリセルを使用して、同図中Ｂ
で示す横方向ラインの不良位置と同一のハッチングで示
す救済シミュレートした位置情報を作成する。
のループ処理を終了したと判別された場合に移行するス
テップＳ１１では、ステップＳ１０において算出した救
済位置情報より冗長救済のシミュレートを行った不良位
置の物理位置データを作成して出力する。図７に示す例
では、同図中Ａで示す横方向ラインの不良位置と同一の
ハッチングで示す救済可能な不良位置を削除すると同時
に、図８に示す救済用メモリセルを使用して、同図中Ｂ
で示す横方向ラインの不良位置と同一のハッチングで示
す救済シミュレートした位置情報を作成する。
【００３０】そして、不良抽出部６ｄは、ステップＳ１
０において算出した救済位置情報を使用して物理位置デ
ータ上の不良位置をマスクして、冗長救済できないブロ
ック系の不良を抽出する。図８に示すように、ライン
系、及びビット系の不良を全て救済した場合には、救済
可能な不良位置を削除すると、図９中の黒色部分で示す
ように、ブロック系の不良のみが抽出される。
０において算出した救済位置情報を使用して物理位置デ
ータ上の不良位置をマスクして、冗長救済できないブロ
ック系の不良を抽出する。図８に示すように、ライン
系、及びビット系の不良を全て救済した場合には、救済
可能な不良位置を削除すると、図９中の黒色部分で示す
ように、ブロック系の不良のみが抽出される。
【００３１】以上説明したように、本実施の形態におけ
る半導体メモリデバイス不良抽出装置によれば、不良抽
出部６ｄは、物理位置データ入力部６ａから入力された
物理位置データ、及び条件入力部６ｂから入力された条
件に基づいて、冗長救済シミュレート、及び不良抽出処
理を行い、処理結果を物理位置データ出力部６ｃに対し
て出力し、物理位置データ出力部６ｃは、不良抽出部６
ｄから入力される処理結果に基づいて、冗長救済処理に
より不良位置をマスクしたデータ、及び冗長救済不可能
な不良位置を抽出したデータを作成し、救済不可能な不
良位置情報を不良形状分類装置４に対して出力するとと
もに、冗長救済可能な不良位置情報を外部の処理装置等
に対して出力する。
る半導体メモリデバイス不良抽出装置によれば、不良抽
出部６ｄは、物理位置データ入力部６ａから入力された
物理位置データ、及び条件入力部６ｂから入力された条
件に基づいて、冗長救済シミュレート、及び不良抽出処
理を行い、処理結果を物理位置データ出力部６ｃに対し
て出力し、物理位置データ出力部６ｃは、不良抽出部６
ｄから入力される処理結果に基づいて、冗長救済処理に
より不良位置をマスクしたデータ、及び冗長救済不可能
な不良位置を抽出したデータを作成し、救済不可能な不
良位置情報を不良形状分類装置４に対して出力するとと
もに、冗長救済可能な不良位置情報を外部の処理装置等
に対して出力する。
【００３２】したがって、冗長救済のシミュレートを実
施してメモリデバイスの不良位置情報から救済可能な不
良位置を取り除き、メモリデバイスの持つ冗長救済機能
で救済しきれない不良位置だけを抽出することが可能と
なり、解析対象となる不良位置情報量を削減して、不良
位置情報と各メモリデバイス製造プロセスの欠陥データ
と比較する欠陥比較装置５の処理時間を短縮化すること
ができる。
施してメモリデバイスの不良位置情報から救済可能な不
良位置を取り除き、メモリデバイスの持つ冗長救済機能
で救済しきれない不良位置だけを抽出することが可能と
なり、解析対象となる不良位置情報量を削減して、不良
位置情報と各メモリデバイス製造プロセスの欠陥データ
と比較する欠陥比較装置５の処理時間を短縮化すること
ができる。
【００３３】なお、本発明の半導体メモリデバイス不良
抽出装置は、上記実施の形態において説明した内容に限
定されるものではなく、各種条件等は本発明の趣旨を逸
脱しない範囲で適宜変更可能である。
抽出装置は、上記実施の形態において説明した内容に限
定されるものではなく、各種条件等は本発明の趣旨を逸
脱しない範囲で適宜変更可能である。
【００３４】
【発明の効果】請求項１または請求項５に記載の発明に
よれば、冗長救済のシミュレートを実施してメモリデバ
イスの不良位置情報から救済可能な不良位置を取り除
き、メモリデバイスの持つ冗長救済機能で救済しきれな
い不良位置だけを抽出することが可能となり、解析対象
となる不良位置情報量を削減して、不良位置情報と各メ
モリデバイス製造プロセスの欠陥データと比較する処理
に要する時間を短縮化することができる。
よれば、冗長救済のシミュレートを実施してメモリデバ
イスの不良位置情報から救済可能な不良位置を取り除
き、メモリデバイスの持つ冗長救済機能で救済しきれな
い不良位置だけを抽出することが可能となり、解析対象
となる不良位置情報量を削減して、不良位置情報と各メ
モリデバイス製造プロセスの欠陥データと比較する処理
に要する時間を短縮化することができる。
【００３５】請求項２〜請求項４のいずれかに記載の発
明によれば、請求項１記載の発明の効果に加えて、様々
な種類の半導体メモリデバイス毎に、最適な条件を適宜
設定することができるため、半導体メモリデバイス不良
抽出装置の使い勝手を向上させることができる。
明によれば、請求項１記載の発明の効果に加えて、様々
な種類の半導体メモリデバイス毎に、最適な条件を適宜
設定することができるため、半導体メモリデバイス不良
抽出装置の使い勝手を向上させることができる。
【図１】本発明の一実施の形態における半導体メモリデ
バイス不良抽出装置の構成を示すブロック図である。
バイス不良抽出装置の構成を示すブロック図である。
【図２】本実施の形態における半導体メモリデバイス不
良抽出装置によって実行される不良抽出処理を示すフロ
ーチャートである。
良抽出装置によって実行される不良抽出処理を示すフロ
ーチャートである。
【図３】メモリデバイスを４つの救済ブロックに分割
し、冗長救済シミュレートを行った例を示す図である。
し、冗長救済シミュレートを行った例を示す図である。
【図４】図３に示す左下の救済ブロックの不良位置の例
に対して、ブロック系の不良をマスクした例を示す図で
ある。
に対して、ブロック系の不良をマスクした例を示す図で
ある。
【図５】図４に示す２つの不良領域を重ね合わせてアド
レスを縮退した状態の不良位置の配置を示す図である。
レスを縮退した状態の不良位置の配置を示す図である。
【図６】横方向ライン、縦方向ライン、ビットの順で冗
長救済のシミュレートを行い、救済ブロック内のメモリ
セルがすべて救済される手順を示す図である。
長救済のシミュレートを行い、救済ブロック内のメモリ
セルがすべて救済される手順を示す図である。
【図７】同図中Ａで示す横方向ラインの不良位置と同一
のハッチングで示す救済可能な不良位置を削除すること
を示す図である。
のハッチングで示す救済可能な不良位置を削除すること
を示す図である。
【図８】同図中Ｂで示す横方向ラインの不良位置と同一
のハッチングで示す救済シミュレートした位置情報を示
す図である。
のハッチングで示す救済シミュレートした位置情報を示
す図である。
【図９】同図中黒色部分で示すブロック系の不良のみが
抽出された状態を示す図である。
抽出された状態を示す図である。
【図１０】従来より行われている不良解析を行う不良解
析装置の構成を示すブロック図である。
析装置の構成を示すブロック図である。
１ 不良位置記憶装置 ２ データ収集装置 ３ 物理位置変換装置 ４ 不良形状分類装置 ５ 欠陥比較装置 ６ 不良抽出装置 ６ａ 物理位置データ入力部 ６ｂ 条件入力部 ６ｃ 物理位置データ出力部 ６ｄ 不良抽出部
Claims (5)
- 【請求項１】半導体メモリデバイスに対して所定の試験
を行い、この所定の試験の結果に基づいて、メモリセル
アレイ単位で物理配置された不良位置の検出を行う不良
位置検出手段と、 この不良位置検出手段によって検出された不良位置が冗
長救済可能か否かのシミュレートを行う冗長救済シミュ
レート手段と、 この冗長救済シミュレート手段によってシミュレートさ
れた結果に基づいて、冗長救済可能な不良位置をマスク
して、冗長救済不可能な不良位置のみを抽出する抽出手
段と、 を備えたことを特徴とする半導体メモリデバイス不良抽
出装置。 - 【請求項２】前記冗長救済シミュレート手段によって行
われるシミュレートを実行する際の各種条件を設定する
条件設定手段を更に備えたことを特徴とする請求項１記
載の半導体メモリデバイス不良抽出装置。 - 【請求項３】前記条件設定手段によって設定される各種
条件としては、救済パターンとして、救済ブロック、縦
方向ライン、横方向ライン、１ビット等の形状を指定
し、更に、これらの形状を冗長救済シミュレートに使用
する順序を指定する条件を含むことを特徴とする請求項
２記載の半導体メモリデバイス不良抽出装置。 - 【請求項４】前記条件設定手段によって設定される各種
条件としては、前記冗長救済シミュレート手段によって
シミュレートを行うブロックをメモリセルアレイ単位で
指定する条件を含むことを特徴とする請求項２記載の半
導体メモリデバイス不良抽出装置。 - 【請求項５】半導体メモリデバイスに対して所定の試験
を行い、この所定の試験の結果に基づいてメモリセルア
レイ単位で物理配置された不良位置の検出を行い、当該
検出された不良位置が冗長救済可能か否かのシミュレー
トを行い、当該シミュレートされた結果に基づいて、冗
長救済可能な不良位置をマスクして、冗長救済不可能な
不良位置のみを抽出することを特徴とする半導体メモリ
デバイス不良抽出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10146340A JPH11339498A (ja) | 1998-05-27 | 1998-05-27 | 半導体メモリデバイス不良抽出装置、及び半導体メモリデバイス不良抽出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10146340A JPH11339498A (ja) | 1998-05-27 | 1998-05-27 | 半導体メモリデバイス不良抽出装置、及び半導体メモリデバイス不良抽出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11339498A true JPH11339498A (ja) | 1999-12-10 |
Family
ID=15405494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10146340A Withdrawn JPH11339498A (ja) | 1998-05-27 | 1998-05-27 | 半導体メモリデバイス不良抽出装置、及び半導体メモリデバイス不良抽出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11339498A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003052768A1 (fr) * | 2001-12-18 | 2003-06-26 | Advantest Corporation | Appareil d'essai a semi-conducteurs |
| JP2012150860A (ja) * | 2011-01-18 | 2012-08-09 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
1998
- 1998-05-27 JP JP10146340A patent/JPH11339498A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003052768A1 (fr) * | 2001-12-18 | 2003-06-26 | Advantest Corporation | Appareil d'essai a semi-conducteurs |
| US7388393B2 (en) | 2001-12-18 | 2008-06-17 | Advantest Corporation | Semiconductor test apparatus |
| JP2012150860A (ja) * | 2011-01-18 | 2012-08-09 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475695A (en) | Automatic failure analysis system | |
| US6950771B1 (en) | Correlation of electrical test data with physical defect data | |
| US4627053A (en) | Method of repairing semiconductor memory | |
| JP2000100196A (ja) | メモリ試験装置 | |
| JP2007220284A (ja) | 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減 | |
| KR101211042B1 (ko) | 고장 정보 저장장치 및 저장방법 | |
| KR100490499B1 (ko) | 반도체 디바이스 테스트 방법 | |
| JP5202556B2 (ja) | 制御装置、試験装置および制御方法 | |
| US20070247937A1 (en) | Information processing system for calculating the number of redundant lines optimal for memory device | |
| KR100429883B1 (ko) | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 | |
| JP5001972B2 (ja) | メモリ補修分析自己検査機能を具えた半導体検査システム | |
| US7444566B2 (en) | Memory device fail summary data reduction for improved redundancy analysis | |
| JPH11339498A (ja) | 半導体メモリデバイス不良抽出装置、及び半導体メモリデバイス不良抽出方法 | |
| JP2013239227A (ja) | 仮想欠陥アドレス生成システム、リダンダンシ分析シミュレーションシステム、及びその方法 | |
| JP3428200B2 (ja) | 不良セル救済解析装置および救済解析方法 | |
| JP2000298998A5 (ja) | ||
| KR101269557B1 (ko) | 반도체 메모리 수리 장치 및 수리 방법 | |
| CN114119562A (zh) | 一种基于深度学习的刹车盘外表面缺陷检测方法及系统 | |
| JP2956597B2 (ja) | 半導体検査装置 | |
| JPH0766353B2 (ja) | Ｉｃメモリの救済方式 | |
| JP3186126B2 (ja) | 半導体試験装置及び半導体試験システム | |
| JPH1021274A (ja) | 半導体回路論理検証装置 | |
| JP2000339992A (ja) | 半導体試験装置 | |
| JP2003036694A (ja) | 半導体装置 | |
| JP5088093B2 (ja) | 不良ビットマップデータの圧縮方法、不良ビットマップ表示方法、及び、不良ビットマップ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050302 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050302 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071024 |