JP2000298998A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000298998A5 JP2000298998A5 JP1999105456A JP10545699A JP2000298998A5 JP 2000298998 A5 JP2000298998 A5 JP 2000298998A5 JP 1999105456 A JP1999105456 A JP 1999105456A JP 10545699 A JP10545699 A JP 10545699A JP 2000298998 A5 JP2000298998 A5 JP 2000298998A5
- Authority
- JP
- Japan
- Prior art keywords
- defect
- defective
- memory cell
- fatal
- bit information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002950 deficient Effects 0.000 description 65
- 238000000034 method Methods 0.000 description 32
- 238000004458 analytical method Methods 0.000 description 17
- 238000004220 aggregation Methods 0.000 description 9
- 230000002776 aggregation Effects 0.000 description 9
- 238000007405 data analysis Methods 0.000 description 9
- 238000000605 extraction Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004931 aggregating Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Description
【請求項１】 複数のチップを有する解析用ウェハに対する不良解析システムであって、前記複数のチップはそれぞれ、Ｘ方向及びＹ方向で規定されるマトリクス状に配置された複数のメモリセルと前記複数のメモリセル中の不良メモリセルと置換可能な置換メモリセル群とを有し、前記置換メモリセル群はＸ方向及びＹ方向にそれぞれ所定のＸ方向置換能力及び所定のＹ方向置換能力で置換可能であり、
前記複数のチップそれぞれにおける前記複数のメモリセルの良／不良を検出して不良のメモリセルには不良ビット情報を付加したメモリセル試験結果を出力するメモリセル試験手段と、
前記メモリセル試験結果に基づき、前記Ｙ方向の不良を考慮した前記Ｘ方向置換能力によるＸ方向救済判定処理と前記Ｘ方向の不良を考慮した前記Ｙ方向置換能力によるＹ方向救済判定処理との連続処理及び致命不良集計処理とを含む致命不良自動抽出処理を実行するデータ解析手段とを備え、
前記Ｘ方向救済判定処理は、
(a) 前記複数のメモリセルを複数のＸ方向置換対象メモリセル群に縮退し、前記複数のＸ方向置換対象メモリセル群それぞれについて、前記不良ビット情報及び予め定められたＹ方向仮想置換能力に基づき、前記Ｙ方向の不良を考慮して良／不良を判定するステップと、
(b) 前記複数のＸ方向置換対象メモリセル群のうち、前記ステップ(a) で不良と判定された第１の数のＸ方向置換対象メモリセル群それぞれを、前記Ｘ方向置換能力に基づき救済可能な範囲で救済判定するステップとを含み、
前記Ｙ方向救済判定処理は、
(c) 前記複数のメモリセルを複数のＹ方向置換対象メモリセル群に縮退し、前記複数のＹ方向置換対象メモリセル群それぞれについて、前記不良ビット情報及び予め定められたＸ方向仮想置換能力に基づき、前記Ｘ方向の不良を考慮して良／不良を判定するステップと、
(d) 前記複数のＹ方向置換対象メモリセル群のうち、前記ステップ(c) で不良と判定された第２の数のＹ方向置換対象メモリセル群それぞれを、前記Ｙ方向置換能力に基づき救済可能な範囲で救済判定するステップとを含み、
前記致命不良集計処理は、
(e) 前記メモリセル試験結果の前記不良ビット情報のうち、前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理で救済できなかったメモリセルの不良ビット情報である致命不良ビット情報を集計するステップを含む、
不良解析システム。
前記複数のチップそれぞれにおける前記複数のメモリセルの良／不良を検出して不良のメモリセルには不良ビット情報を付加したメモリセル試験結果を出力するメモリセル試験手段と、
前記メモリセル試験結果に基づき、前記Ｙ方向の不良を考慮した前記Ｘ方向置換能力によるＸ方向救済判定処理と前記Ｘ方向の不良を考慮した前記Ｙ方向置換能力によるＹ方向救済判定処理との連続処理及び致命不良集計処理とを含む致命不良自動抽出処理を実行するデータ解析手段とを備え、
前記Ｘ方向救済判定処理は、
(a) 前記複数のメモリセルを複数のＸ方向置換対象メモリセル群に縮退し、前記複数のＸ方向置換対象メモリセル群それぞれについて、前記不良ビット情報及び予め定められたＹ方向仮想置換能力に基づき、前記Ｙ方向の不良を考慮して良／不良を判定するステップと、
(b) 前記複数のＸ方向置換対象メモリセル群のうち、前記ステップ(a) で不良と判定された第１の数のＸ方向置換対象メモリセル群それぞれを、前記Ｘ方向置換能力に基づき救済可能な範囲で救済判定するステップとを含み、
前記Ｙ方向救済判定処理は、
(c) 前記複数のメモリセルを複数のＹ方向置換対象メモリセル群に縮退し、前記複数のＹ方向置換対象メモリセル群それぞれについて、前記不良ビット情報及び予め定められたＸ方向仮想置換能力に基づき、前記Ｘ方向の不良を考慮して良／不良を判定するステップと、
(d) 前記複数のＹ方向置換対象メモリセル群のうち、前記ステップ(c) で不良と判定された第２の数のＹ方向置換対象メモリセル群それぞれを、前記Ｙ方向置換能力に基づき救済可能な範囲で救済判定するステップとを含み、
前記致命不良集計処理は、
(e) 前記メモリセル試験結果の前記不良ビット情報のうち、前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理で救済できなかったメモリセルの不良ビット情報である致命不良ビット情報を集計するステップを含む、
不良解析システム。
【請求項１３】 前記解析用ウェハにおけるパターン欠陥を含む欠陥領域を規定した欠陥領域情報を付与する欠陥領域情報付与手段をさらに備え、
前記致命不良集計処理は、
前記ステップ(e) の後、
(f) 前記欠陥領域情報付与手段より得た前記欠陥領域情報で規定される前記欠陥領域を、第１のレベルの前記致命不良ビット情報で規定される不良領域を基点とした第１の領域内に存在する第１のレベルの致命不良欠陥領域と、前記第１のレベルと異なる第２のレベルの前記致命不良ビット情報で規定される不良領域を基点とした第２の領域内に存在する第２のレベルの致命不良欠陥領域と、前記不良ビット情報から前記第１及び第２のレベルの前記致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域を基点とした第３の領域内に存在する非致命不良欠陥領域と、前記第１〜第３の領域内に存在しない無影響欠陥領域とに分類するステップをさらに含む、
請求項３あるいは請求項４に記載の不良解析システム。
前記致命不良集計処理は、
前記ステップ(e) の後、
(f) 前記欠陥領域情報付与手段より得た前記欠陥領域情報で規定される前記欠陥領域を、第１のレベルの前記致命不良ビット情報で規定される不良領域を基点とした第１の領域内に存在する第１のレベルの致命不良欠陥領域と、前記第１のレベルと異なる第２のレベルの前記致命不良ビット情報で規定される不良領域を基点とした第２の領域内に存在する第２のレベルの致命不良欠陥領域と、前記不良ビット情報から前記第１及び第２のレベルの前記致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域を基点とした第３の領域内に存在する非致命不良欠陥領域と、前記第１〜第３の領域内に存在しない無影響欠陥領域とに分類するステップをさらに含む、
請求項３あるいは請求項４に記載の不良解析システム。
【請求項１７】 複数のチップを有する解析用ウェハに対する致命不良抽出方法であって、前記複数のチップはそれぞれ、Ｘ方向及びＹ方向で規定されるマトリクス状に配置された複数のメモリセルと前記複数のメモリセル中の不良メモリセルと置換可能な置換メモリセル群とを有し、前記置換メモリセル群はＸ方向及びＹ方向にそれぞれ所定のＸ方向置換能力及び所定のＹ方向置換能力で置換可能であり、
(a) 前記複数のチップそれぞれにおける前記複数のメモリセルの良／不良を検出して不良のメモリセルには不良ビット情報を付加したメモリセル試験結果を得るステップと、
(b) 前記複数のメモリセルを複数のＸ方向置換対象メモリセル群に縮退し、前記複数のＸ方向置換対象メモリセル群それぞれについて、前記メモリセル試験結果の前記不良ビット情報及び予め定められたＹ方向仮想置換能力に基づき、前記Ｙ方向の不良を考慮して良／不良を判定するステップと、
(c) 前記複数のＸ方向置換対象メモリセル群のうち、前記ステップ(b) で不良と判定された第１の数のＸ方向置換対象メモリセル群それぞれを、前記Ｘ方向置換能力に基づき救済可能な範囲で救済判定するステップと、
(d) 前記複数のメモリセルを複数のＹ方向置換対象メモリセル群に縮退し、前記複数のＹ方向置換対象メモリセル群それぞれについて、前記メモリセル試験結果の前記不良ビット情報及び予め定められたＸ方向仮想置換能力に基づき、前記Ｘ方向の不良を考慮して良／不良を判定するステップと、
(e) 前記複数のＹ方向置換対象メモリセル群のうち、前記ステップ(d) で不良と判定された第２の数のＹ方向置換対象メモリセル群それぞれを、前記Ｙ方向置換能力に基づき救済可能な範囲で救済判定するステップと、
(f) 前記メモリセル試験結果の前記不良ビット情報のうち、前記ステップ(c) 及びステップ(e) で救済できなかったメモリセルの不良ビット情報である致命不良ビット情報を集計するステップと、
を備える致命不良抽出方法。
(a) 前記複数のチップそれぞれにおける前記複数のメモリセルの良／不良を検出して不良のメモリセルには不良ビット情報を付加したメモリセル試験結果を得るステップと、
(b) 前記複数のメモリセルを複数のＸ方向置換対象メモリセル群に縮退し、前記複数のＸ方向置換対象メモリセル群それぞれについて、前記メモリセル試験結果の前記不良ビット情報及び予め定められたＹ方向仮想置換能力に基づき、前記Ｙ方向の不良を考慮して良／不良を判定するステップと、
(c) 前記複数のＸ方向置換対象メモリセル群のうち、前記ステップ(b) で不良と判定された第１の数のＸ方向置換対象メモリセル群それぞれを、前記Ｘ方向置換能力に基づき救済可能な範囲で救済判定するステップと、
(d) 前記複数のメモリセルを複数のＹ方向置換対象メモリセル群に縮退し、前記複数のＹ方向置換対象メモリセル群それぞれについて、前記メモリセル試験結果の前記不良ビット情報及び予め定められたＸ方向仮想置換能力に基づき、前記Ｘ方向の不良を考慮して良／不良を判定するステップと、
(e) 前記複数のＹ方向置換対象メモリセル群のうち、前記ステップ(d) で不良と判定された第２の数のＹ方向置換対象メモリセル群それぞれを、前記Ｙ方向置換能力に基づき救済可能な範囲で救済判定するステップと、
(f) 前記メモリセル試験結果の前記不良ビット情報のうち、前記ステップ(c) 及びステップ(e) で救済できなかったメモリセルの不良ビット情報である致命不良ビット情報を集計するステップと、
を備える致命不良抽出方法。
【０００６】
【課題を解決するための手段】
この発明にかかる請求項１記載の不良解析システムは、複数のチップを有する解析用ウェハに対する不良解析システムであって、前記複数のチップはそれぞれ、Ｘ方向及びＹ方向で規定されるマトリクス状に配置された複数のメモリセルと前記複数のメモリセル中の不良メモリセルと置換可能な置換メモリセル群とを有し、前記置換メモリセル群はＸ方向及びＹ方向にそれぞれ所定のＸ方向置換能力及び所定のＹ方向置換能力で置換可能であり、前記複数のチップそれぞれにおける前記複数のメモリセルの良／不良を検出して不良のメモリセルには不良ビット情報を付加したメモリセル試験結果を出力するメモリセル試験手段と、前記メモリセル試験結果に基づき、前記Ｙ方向の不良を考慮した前記Ｘ方向置換能力によるＸ方向救済判定処理と前記Ｘ方向の不良を考慮した前記Ｙ方向置換能力によるＹ方向救済判定処理との連続処理及び致命不良集計処理とを含む致命不良自動抽出処理を実行するデータ解析手段とを備え、前記Ｘ方向救済判定処理は、(a) 前記複数のメモリセルを複数のＸ方向置換対象メモリセル群に縮退し、前記複数のＸ方向置換対象メモリセル群それぞれについて、前記不良ビット情報及び予め定められたＹ方向仮想置換能力に基づき、前記Ｙ方向の不良を考慮して良／不良を判定するステップと、(b) 前記複数のＸ方向置換対象メモリセル群のうち、前記ステップ(a) で不良と判定された第１の数のＸ方向置換対象メモリセル群それぞれを、前記Ｘ方向置換能力に基づき救済可能な範囲で救済判定するステップとを含み、前記Ｙ方向救済判定処理は、(c) 前記複数のメモリセルを複数のＹ方向置換対象メモリセル群に縮退し、前記複数のＹ方向置換対象メモリセル群それぞれについて、前記不良ビット情報及び予め定められたＸ方向仮想置換能力に基づき、前記Ｘ方向の不良を考慮して良／不良を判定するステップと、(d) 前記複数のＹ方向置換対象メモリセル群のうち、前記ステップ(c) で不良と判定された第２の数のＹ方向置換対象メモリセル群それぞれを、前記Ｙ方向置換能力に基づき救済可能な範囲で救済判定するステップとを含み、前記致命不良集計処理は、(e) 前記メモリセル試験結果の前記不良ビット情報のうち、前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理で救済できなかったメモリセルの不良ビット情報である致命不良ビット情報を集計するステップを含んでいる。
【課題を解決するための手段】
この発明にかかる請求項１記載の不良解析システムは、複数のチップを有する解析用ウェハに対する不良解析システムであって、前記複数のチップはそれぞれ、Ｘ方向及びＹ方向で規定されるマトリクス状に配置された複数のメモリセルと前記複数のメモリセル中の不良メモリセルと置換可能な置換メモリセル群とを有し、前記置換メモリセル群はＸ方向及びＹ方向にそれぞれ所定のＸ方向置換能力及び所定のＹ方向置換能力で置換可能であり、前記複数のチップそれぞれにおける前記複数のメモリセルの良／不良を検出して不良のメモリセルには不良ビット情報を付加したメモリセル試験結果を出力するメモリセル試験手段と、前記メモリセル試験結果に基づき、前記Ｙ方向の不良を考慮した前記Ｘ方向置換能力によるＸ方向救済判定処理と前記Ｘ方向の不良を考慮した前記Ｙ方向置換能力によるＹ方向救済判定処理との連続処理及び致命不良集計処理とを含む致命不良自動抽出処理を実行するデータ解析手段とを備え、前記Ｘ方向救済判定処理は、(a) 前記複数のメモリセルを複数のＸ方向置換対象メモリセル群に縮退し、前記複数のＸ方向置換対象メモリセル群それぞれについて、前記不良ビット情報及び予め定められたＹ方向仮想置換能力に基づき、前記Ｙ方向の不良を考慮して良／不良を判定するステップと、(b) 前記複数のＸ方向置換対象メモリセル群のうち、前記ステップ(a) で不良と判定された第１の数のＸ方向置換対象メモリセル群それぞれを、前記Ｘ方向置換能力に基づき救済可能な範囲で救済判定するステップとを含み、前記Ｙ方向救済判定処理は、(c) 前記複数のメモリセルを複数のＹ方向置換対象メモリセル群に縮退し、前記複数のＹ方向置換対象メモリセル群それぞれについて、前記不良ビット情報及び予め定められたＸ方向仮想置換能力に基づき、前記Ｘ方向の不良を考慮して良／不良を判定するステップと、(d) 前記複数のＹ方向置換対象メモリセル群のうち、前記ステップ(c) で不良と判定された第２の数のＹ方向置換対象メモリセル群それぞれを、前記Ｙ方向置換能力に基づき救済可能な範囲で救済判定するステップとを含み、前記致命不良集計処理は、(e) 前記メモリセル試験結果の前記不良ビット情報のうち、前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理で救済できなかったメモリセルの不良ビット情報である致命不良ビット情報を集計するステップを含んでいる。
請求項１３記載の不良解析システムは、前記解析用ウェハにおけるパターン欠陥を含む欠陥領域を規定した欠陥領域情報を付与する欠陥領域情報付与手段をさらに備え、前記致命不良集計処理は、前記ステップ(e) の後、(f) 前記欠陥領域情報付与手段より得た前記欠陥領域情報で規定される前記欠陥領域を、第１のレベルの前記致命不良ビット情報で規定される不良領域を基点とした第１の領域内に存在する第１のレベルの致命不良欠陥領域と、前記第１のレベルと異なる第２のレベルの前記致命不良ビット情報で規定される不良領域を基点とした第２の領域内に存在する第２のレベルの致命不良欠陥領域と、前記不良ビット情報から前記第１及び第２のレベルの前記致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域を基点とした第３の領域内に存在する非致命不良欠陥領域と、前記第１〜第３の領域内に存在しない無影響欠陥領域とに分類するステップをさらに含んでいる。
この発明に係る請求項１７記載の致命不良集計方法は、複数のチップを有する解析用ウェハに対する致命不良を抽出する方法であって、前記複数のチップはそれぞれ、Ｘ方向及びＹ方向で規定されるマトリクス状に配置された複数のメモリセルと前記複数のメモリセル中の不良メモリセルと置換可能な置換メモリセル群とを有し、前記置換メモリセル群はＸ方向及びＹ方向にそれぞれ所定のＸ方向置換能力及び所定のＹ方向置換能力で置換可能であり、(a) 前記複数のチップそれぞれにおける前記複数のメモリセルの良／不良を検出して不良のメモリセルには不良ビット情報を付加したメモリセル試験結果を得るステップと、(b) 前記複数のメモリセルを複数のＸ方向置換対象メモリセル群に縮退し、前記複数のＸ方向置換対象メモリセル群それぞれについて、前記メモリセル試験結果の前記不良ビット情報及び予め定められたＹ方向仮想置換能力に基づき、前記Ｙ方向の不良を考慮して良／不良を判定するステップと、(c) 前記複数のＸ方向置換対象メモリセル群のうち、前記ステップ(b) で不良と判定された第１の数のＸ方向置換対象メモリセル群それぞれを、前記Ｘ方向置換能力に基づき救済可能な範囲で救済判定するステップと、(d) 前記複数のメモリセルを複数のＹ方向置換対象メモリセル群に縮退し、前記複数のＹ方向置換対象メモリセル群それぞれについて、前記メモリセル試験結果の前記不良ビット情報及び予め定められたＸ方向仮想置換能力に基づき、前記Ｘ方向の不良を考慮して良／不良を判定するステップと、(e) 前記複数のＹ方向置換対象メモリセル群のうち、前記ステップ(d) で不良と判定された第２の数のＹ方向置換対象メモリセル群それぞれを、前記Ｙ方向置換能力に基づき救済可能な範囲で救済判定するステップと、(f) 前記メモリセル試験結果の前記不良ビット情報のうち、前記ステップ(c) 及びステップ(e) で救済できなかったメモリセルの不良ビット情報である致命不良ビット情報を集計するステップとを備えている。
これらの、別方向のラインを考慮した救済判定を行うステップ（ステップＳ６９ａ，Ｓ６９ｂ，Ｓ７０ａ及びＳ７０ｂ）の内容に関しては後に詳述する。上述したＸライン優先あるいはＹライン優先で行う処理が終了するとステップＳ７１に移行する。
一方、ステップＳ８５で０未満であると判定されれば、レベルＮでは救済不可能と判断し、ステップＳ８６Ｂで、不良ピクセルのある場所をレベルＮの不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、不良ピクセル内の不良ビット情報を消去し、次のＸライン置換対象エリアを検証するためステップＳ８７に進む。
＜効果＞
このように、実施の形態２の不良解析システムは、実施の形態１と同様、ＬＳＩテスタ１にてウェハの電気的テストを行った結果と取り込んで、データ解析用ＥＷＳ２上で図２２及び図２３〜図２５で示した処理を自動的に実行することにより、予め定められたＺ種類の仮想設定置換能力に基づく致命不良抽出を自動的に行うことができる。
このように、実施の形態２の不良解析システムは、実施の形態１と同様、ＬＳＩテスタ１にてウェハの電気的テストを行った結果と取り込んで、データ解析用ＥＷＳ２上で図２２及び図２３〜図２５で示した処理を自動的に実行することにより、予め定められたＺ種類の仮想設定置換能力に基づく致命不良抽出を自動的に行うことができる。
すなわち、ステップＳ１４９の処理は、不良ピクセルのある場所を「レベル０」の救済不可不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、Ｙ（ｂｘ、ｂｙ）で表現されるＹライン置換対象エリア内の不良ビット情報を消去し、次のＹライン置換対象エリアを検証するためステップＳ１５３に進ませる処理である。
また、ステップＳ１５１の処理は、Ｙ（ｂｘ、ｂｙ）で表現されるＹライン置換対象エリア全体を「レベルＮ（Ｎはｂ−α，ａ−βの大きい方）」の救済不可不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、このＹライン置換対象エリア内の不良ビット情報を消去し、次のＹライン置換対象エリアを検証するためステップＳ１５３に進ませる処理である。
＜効果＞
このように、実施の形態３の不良解析システムは、実施の形態１と同様、ＬＳＩテスタ１にてウェハの電気的テストを行った結果と取り込んで、データ解析用ＥＷＳ２上で図２６及び図２７〜図３０及び図３１で示した処理を自動的に実行することにより、従来、人間が手作業で行っていた致命不良抽出を自動的に行うことができる。
このように、実施の形態３の不良解析システムは、実施の形態１と同様、ＬＳＩテスタ１にてウェハの電気的テストを行った結果と取り込んで、データ解析用ＥＷＳ２上で図２６及び図２７〜図３０及び図３１で示した処理を自動的に実行することにより、従来、人間が手作業で行っていた致命不良抽出を自動的に行うことができる。
＜＜実施の形態８＞＞
図３７は、この発明の実施の形態８である致命不良自動抽出方法における致命不良集計処理の出力結果を示す説明図である。図３７で示した出力結果は、図２２及び図２３で示した実施の形態２の全体処理のステップＳ７６あるいは図２６及び図２７で示した実施の形態３の全体処理のステップＳ１１７による１ウェハ当たりの致命不良の集計処
図３７は、この発明の実施の形態８である致命不良自動抽出方法における致命不良集計処理の出力結果を示す説明図である。図３７で示した出力結果は、図２２及び図２３で示した実施の形態２の全体処理のステップＳ７６あるいは図２６及び図２７で示した実施の形態３の全体処理のステップＳ１１７による１ウェハ当たりの致命不良の集計処
＜＜実施の形態１０＞＞
図４０は、この発明の実施の形態１０である致命不良自動抽出方法における致命不良集計処理における分類方法を示す説明図である。図４０で示した分離方法は、図２２及び図２３で示した実施の形態２の全体処理のステップＳ７６あるいは図４０で示した実施の形態３の全体処理のステップＳ１１７による１ウェハ当たりの致命不良の集計処理の出力結果の分離方法である。なお、実施の形態１０の不良解析システムのハードウェア構成は図３８で示した実施の形態９の構成と同様である。
理の出力結果に相当する。
図４０は、この発明の実施の形態１０である致命不良自動抽出方法における致命不良集計処理における分類方法を示す説明図である。図４０で示した分離方法は、図２２及び図２３で示した実施の形態２の全体処理のステップＳ７６あるいは図４０で示した実施の形態３の全体処理のステップＳ１１７による１ウェハ当たりの致命不良の集計処理の出力結果の分離方法である。なお、実施の形態１０の不良解析システムのハードウェア構成は図３８で示した実施の形態９の構成と同様である。
理の出力結果に相当する。
ＷＴデータベース３には、解析用ウェハ上の複数のチップの電気的試験による良否判定を行うウェハテスト（ＷＴ）の結果が蓄積されている。ＷＴは置換用のメモリセルによる置き換えが可能か否かを含めて行われるため、ＷＴで不良と判定されたチップは置換用メモリセルでの救済不可能な致命不良を有するチップである。また、ＷＴではファンクション不良、スタンバイ電流異常不良等のカテゴリ別のテストが行われる。このようなＷＴ情報が蓄積されたＷＴデータベース３はコネクタ１２によって、ＬＳＩテスタ１、データ解析用ＥＷＳ２との間にネットワークを構築している。なお、他の構成は図１と同様であるため、説明は省略する。
なお、ステップＳ１８における判断基準は、(1)不良チップのみを対象とする、(2)不良チップの中で特定のカテゴリ（ファンクション不良、スタンバイ電流異常不良等）に属する不良チップのみを対象とする、(3)複数のカテゴリのいずれかに属する不良チップのみを対象とする等の基準が考えられ、実施の形態１５では、これら判断基準に該当するチップに対してのみ致命不良自動抽出を行うようにしている。
請求項１３記載の不良解析システムのデータ解析手段における致命不良集計処理は、(f) 欠陥領域情報付与手段より得た欠陥領域情報で規定される欠陥領域を、第１のレベルの致命不良ビット情報で規定される不良領域を基点とした第１の領域内に存在する第１のレベルの致命不良欠陥領域と、第１のレベルと異なる第２のレベルの致命不良ビット情報で規定される不良領域を基点とした第２の領域内に存在する第２のレベルの致命不良欠陥領域と、不良ビット情報から第１及び第２のレベルの致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域を基点とした第３の領域内に存在する非致命不良欠陥領域と、第１〜第３の領域内に存在しない無影響欠陥領域とに分類するステップを含むため、欠陥領域を第１及び第２のレベルの致命不良ビット情報との関係において分類することができる。
【図１３】 チップ平面上におけるＹライン置換対象エリアを示す説明図である。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10545699A JP4290270B2 (ja) | 1999-04-13 | 1999-04-13 | 不良解析システム、致命不良抽出方法及び記録媒体 |
| US09/401,848 US6108253A (en) | 1999-04-13 | 1999-09-22 | Failure analysis system, fatal failure extraction method and recording medium |
| TW088118888A TW451208B (en) | 1999-04-13 | 1999-10-30 | Failure analysis system, fatal failure extraction method and recording medium |
| KR1020000019193A KR100363638B1 (ko) | 1999-04-13 | 2000-04-12 | 불량 해석 시스템, 치명 불량 추출 방법 및 기록 매체 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10545699A JP4290270B2 (ja) | 1999-04-13 | 1999-04-13 | 不良解析システム、致命不良抽出方法及び記録媒体 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000298998A JP2000298998A (ja) | 2000-10-24 |
| JP2000298998A5 true JP2000298998A5 (ja) | 2006-03-09 |
| JP4290270B2 JP4290270B2 (ja) | 2009-07-01 |
Family
ID=14408098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10545699A Expired - Fee Related JP4290270B2 (ja) | 1999-04-13 | 1999-04-13 | 不良解析システム、致命不良抽出方法及び記録媒体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6108253A (ja) |
| JP (1) | JP4290270B2 (ja) |
| KR (1) | KR100363638B1 (ja) |
| TW (1) | TW451208B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3782840B2 (ja) | 1995-07-14 | 2006-06-07 | 株式会社ルネサステクノロジ | 外部記憶装置およびそのメモリアクセス制御方法 |
| US6031758A (en) * | 1996-02-29 | 2000-02-29 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
| DE10064329A1 (de) * | 1999-12-27 | 2001-07-19 | Mitsubishi Electric Corp | Fehleranalyseverfahren, Kompressionsschwellenwertableitungsverfahren und Aufzeichnungsmedium |
| JP2001267389A (ja) * | 2000-03-21 | 2001-09-28 | Hiroshima Nippon Denki Kk | 半導体メモリ生産システム及び半導体メモリ生産方法 |
| DE102004036545B3 (de) * | 2004-07-28 | 2006-03-16 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit redundanten Speicherzellen |
| JP2006114149A (ja) * | 2004-10-15 | 2006-04-27 | Fujitsu Ltd | 半導体試験システム |
| JP2007287272A (ja) * | 2006-04-19 | 2007-11-01 | Hitachi Ltd | 冗長線所要量算出システムおよびそれを用いた不良解析方法 |
| JP5218228B2 (ja) * | 2008-04-23 | 2013-06-26 | 新東工業株式会社 | 搬送装置及びブラスト加工装置 |
| JP2012038368A (ja) * | 2010-08-04 | 2012-02-23 | Toshiba Corp | 不良解析装置及び不良解析方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6009545A (en) * | 1995-04-25 | 1999-12-28 | Mitsubishi Denki Kabushiki Kaisha | System for analyzing a failure in a semiconductor wafer by calculating correlation coefficient between collated data of defects per prescribed unit and failures per prescribed unit |
| JP3639636B2 (ja) * | 1995-04-25 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体ウェハの不良解析装置及び不良解析方法 |
| JP4033512B2 (ja) * | 1997-02-04 | 2008-01-16 | 株式会社 沖マイクロデザイン | メモリ試験方法及びメモリ試験装置 |
| US5946214A (en) * | 1997-07-11 | 1999-08-31 | Advanced Micro Devices | Computer implemented method for estimating fabrication yield for semiconductor integrated circuit including memory blocks with redundant rows and/or columns |
-
1999
- 1999-04-13 JP JP10545699A patent/JP4290270B2/ja not_active Expired - Fee Related
- 1999-09-22 US US09/401,848 patent/US6108253A/en not_active Expired - Lifetime
- 1999-10-30 TW TW088118888A patent/TW451208B/zh not_active IP Right Cessation
-
2000
- 2000-04-12 KR KR1020000019193A patent/KR100363638B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6789032B2 (en) | Method of statistical binning for reliability selection | |
| US7386418B2 (en) | Yield analysis method | |
| US20030120457A1 (en) | System and method for estimating reliability of components for testing and quality optimization | |
| US20070247937A1 (en) | Information processing system for calculating the number of redundant lines optimal for memory device | |
| JP2000298998A5 (ja) | ||
| US6192494B1 (en) | Apparatus and method for analyzing circuit test results and recording medium storing analytical program therefor | |
| US6920596B2 (en) | Method and apparatus for determining fault sources for device failures | |
| KR20030051064A (ko) | 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템 | |
| US20030169064A1 (en) | Selective trim and wafer testing of integrated circuits | |
| JP4290270B2 (ja) | 不良解析システム、致命不良抽出方法及び記録媒体 | |
| US20060226847A1 (en) | Defect analysis using a yield vehicle | |
| JP4080087B2 (ja) | 分析方法，分析システム及び分析装置 | |
| US6553521B1 (en) | Method for efficient analysis semiconductor failures | |
| TWI808595B (zh) | 分析缺陷的方法 | |
| US7035770B2 (en) | Fuzzy reasoning model for semiconductor process fault detection using wafer acceptance test data | |
| JP2904049B2 (ja) | 半導体装置の試験方法 | |
| JPS6233626B2 (ja) | ||
| US5994914A (en) | Semiconductor testing device with redundant circuits | |
| TWI731671B (zh) | 異常晶片檢測方法與異常晶片檢測系統 | |
| JP3771074B2 (ja) | 半導体不良解析システムおよび方法 | |
| CN112597715B (zh) | 验证方法、装置、电子设备及可读存储介质 | |
| TW557528B (en) | Automatic grading system of wafer product and method thereof | |
| JP2001250397A (ja) | 不良解析方法、縮退閾値の導出方法および記録媒体 | |
| Koren et al. | A model for enhanced manufacturability of defect tolerant integrated circuits | |
| JPH11110999A (ja) | 半導体試験装置及び半導体試験方法 |