KR100363638B1 - 불량 해석 시스템, 치명 불량 추출 방법 및 기록 매체 - Google Patents

Abstract

자동적으로 치명 불량의 원인 구명이 가능한 불량 해석 시스템을 제공한다.

데이터 해석용 EWS(2)는 테스터용 컴퓨터(1A)에서 집계된 FBM 정보에 기초하여, 치명 불량 자동 추출 처리를 자동적으로 행한다. 치명 불량 자동 추출 처리는 X라인 구제 판정 처리 및 Y라인 구제 판정 처리를 연속하여 행하고, X라인 구제 판정 처리는 Y라인 방향의 불량을 고려하여 행하며, Y라인 구제 판정 처리는 X라인 방향의 불량을 고려하여 행해진다. 또한, Y라인 및 X라인 치환 능력으로 결정되는 최대 능력으로부터 0에 걸쳐 Y라인 및 X라인 방향의 불량을 고려한다.

Description

불량 해석 시스템, 치명 불량 추출 방법 및 기록 매체{FAILURE ANALYSIS SYSTEM, FATAL FAILURE EXTRACTION METHOD AND RECORDING MEDIUM}

본 발명은, 각각이 복수의 메모리 셀을 갖는 칩이 여러개 형성되는 반도체 웨이퍼의 치명 불량을 자동적으로 추출하는 불량 해석 시스템에 관한 것이다.

복수의 메모리 셀(일반적으로 행 및 열로 특정되는 매트릭스형으로 배치되어 있다)을 갖는 반도체 칩이 여러개 형성되어 있는 반도체 웨이퍼의 불량 해석 방법으로서, 테스터(「LSI 테스터」라고도 불리운다)를 이용하는 방법이 일반적으로 알려져 있다. 이 방법은, 반도체 웨이퍼 내의 모든 메모리 셀에 대해 전기적 특성에 관한 테스트를 행하고, 그 결과 검출된 메모리 셀 불량을, 행 방향에 따른 x 좌표 및 열 방향에 따른 y 좌표에서 규정되는 좌표 공간 내에, 불량 패턴(일반적으로 페일 비트맵(이하, 단순히「FBM」이라 약칭))의 형식으로 표시하고, 이 FBM을 이용하여 불량 원인을 추정하는 것이다.

통상, 복수의 메모리 셀을 갖는 반도체 칩에서는, 불량 메모리 셀을 구제하기 위한 리던던시(redundancy; 치환용) 메모리 셀을 갖고 있고, 이 리던던시 메모리 셀에 의한 구제 가능한 범위에서 불량 메모리 셀을 구제하는 것이 가능하다. 이 때문에, 복수의 메모리 셀을 갖는 반도체 칩에서의 불량은, 구제할 수 있는 불량과 구제할 수 없는 불량으로 구분할 수가 있다. 여기서, 구제할 수 있는 불량은 수율에 영향받지 않는 불량, 구제할 수 없는 불량은 수율을 저하시키는 치명 불량과 각각 치환할 수 있고, 구제할 수 없는 불량(이하, 「치명 불량」이라 불리우는 경우가 있음)이 어떠한 것인지를 아는 것은, 각각이 복수의 메모리 셀을 갖는 반도체 칩이 여러개 형성되어 있는 반도체 웨이퍼의 불량 해석을 행하기 위해서 매우 중요하다. 그러나, 상술한 치명 불량이 어떠한 것인지를 알기 위해서, 종래, 불량 해석 엔지니어가 FBM 정보로부터 수작업으로 치명 불량을 추출하는 것밖에 행하고 있지 않아, 시간이 지나치게 걸리고, 또한, 샘플링수도 한정되어 버리는 문제점이 있었다.

본 발명은, 상기 문제점을 해소하기 위해 이루어진 것으로, 수작업에 의하지 않고 자동적으로 치명 불량의 원인 구명이 가능한 불량 해석 시스템을 제공하는 것을 목적으로 한다.

본 발명에 따른 불량 해석 시스템은, 복수의 칩을 갖는 해석용 웨이퍼에 대한 불량 해석 시스템으로서, 상기 복수의 칩은 각각, X방향 및 Y방향에서 규정되는 매트릭스형으로 배치된 복수의 메모리 셀과 상기 복수의 메모리 셀 중의 불량 메모리 셀로 치환 가능한 치환 메모리 셀군을 지니고, 상기 치환 메모리 셀군은 X방향 및 Y방향으로 각각 소정의 X방향 치환 능력 및 소정의 Y방향 치환 능력으로 치환 가능하며, 상기 복수의 칩 각각에 있어서의 상기 복수의 메모리 셀의 양호/불량을 검출하고 불량의 메모리 셀에는 불량 비트 정보를 부가한 메모리 셀 시험 결과를 출력하는 메모리 셀 시험 수단과, 상기 메모리 셀 시험 결과에 기초하여, 상기 Y방향의 불량을 고려한 상기 X방향 치환 능력에 의한 X방향 구제 판정 처리와 상기 X방향의 불량을 고려한 상기 Y방향 치환 능력에 의한 Y방향 구제 판정 처리와의 연속 처리 및 치명 불량 집계 처리를 포함하는 치명 불량 자동 추출 처리를 실행하는 데이터 해석 수단을 구비하며, 상기 X방향 구제 판정 처리는, (a) 상기 복수의 메모리 셀을 복수의 X방향 치환 대상 메모리 셀군으로 축퇴하고, 상기 복수의 X방향 치환 대상 메모리 셀군 각각에 대해, 상기 불량 비트 정보 및 미리 정해진 Y방향 가상 치환 능력에 기초하여, 상기 Y방향의 불량을 고려하여 양호/불량을 판정하는 스텝과, (b) 상기 복수의 X방향 치환 대상 메모리 셀군 중, 상기 스텝 (a)에서 불량으로 판정된 제1 수의 X방향 치환 대상 메모리 셀군 각각을, 상기 X방향 치환 능력에 기초하여 구제 가능한 범위에서 구제 판정하는 스텝을 포함하며, 상기 Y방향 구제 판정 처리는, (c) 상기 복수의 메모리 셀을 복수의 Y방향 치환 대상 메모리 셀군으로 축퇴하고, 상기 복수의 Y방향 치환 대상 메모리 셀군 각각에 대해, 상기 불량 비트 정보 및 미리 정해진 X방향 가상 치환 능력에 기초하여, 상기 X방향의 불량을 고려하여 양호/불량을 판정하는 스텝과, (d) 상기 복수의 Y방향 치환 대상 메모리 셀군 중, 상기 스텝 (c)에서 불량으로 판정된 제2 수의 Y방향 치환 대상 메모리 셀군 각각을, 상기 Y방향 치환 능력에 기초하여 구제 가능한 범위에서 구제 판정하는 스텝을 포함하며, 상기 치명 불량 집계 처리는, (e) 상기 메모리 셀 시험 결과의 상기 불량 비트 정보 중, 상기 X방향 구제 판정 처리 및 상기 Y방향 구제 판정 처리로 구제할 수 없던 메모리 셀의 불량 비트 정보인 치명 불량 비트 정보를 집계하는 스텝을 포함하고 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 상기 Y방향 가상 치환 능력은 상기 Y방향 치환 능력으로 결정되는 최대 능력으로부터 0에 걸쳐서 각각 설정되는 제3 수의 Y방향 설정 가상 치환 능력을 포함하며, 상기 X방향 가상 치환 능력은 상기 X방향 치환 능력으로 결정되는 최대 능력으로부터 0에 걸쳐 각각이 설정되는 상기 제3 수의 X방향 설정 가상 치환 능력을 포함하고, 상기 제3 수의 X방향 설정 가상 치환 능력은 상기 제3 수의 Y방향 설정 가상 치환 능력에 대응하고 있고, 상기 X방향 구제 판정 처리 및 상기 Y방향 구제 판정 처리는, 상기 제3 수의 Y방향 설정 가상 치환 능력 및 상기 X방향 가상 치환 능력마다 연속하여 상기 제3 수회 행해지고, 각회마다 구제 불능인 상기 치명 불량 비트 정보가 인식된다.

본 발명에 따른 불량 해석 시스템에 있어서, 상기 치명 불량 비트 정보는, 상기 제3 수회 행해지는 상기 X방향 구제 판정 처리 및 상기 Y방향 구제 판정 처리에서 구제 불능이 되었을 때의 Y방향 설정 가상 치환 능력 및 X방향 설정 가상 치환 능력 중 적어도 한쪽의 능력에 기초하여, 미리 설정된 복수의 레벨 중 어느 하나로 레벨 설정되고, 상기 치명 불량 집계 처리는, 상기 복수의 레벨로 분류하여 상기 치명 불량 비트 정보를 집계하고 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 상기 Y방향 가상 치환 능력은 제1∼제Z(Z≥2)의 레벨 설정이 이루어진 제1∼제Z의 Y방향 설정 가상 치환 능력을 포함하고, 상기 X방향 가상 치환 능력은 상기 제1∼제Z의 레벨 설정이 이루어진 제1∼제Z의 X방향 설정 가상 치환 능력을 포함하며, 상기 X방향 구제 판정 처리 및 상기 Y방향 구제 판정 처리는, 상기 제1∼제Z의 Y방향 설정 가상 치환 능력 및 상기 X방향 가상 치환 능력마다 연속하여 Z회 행해지고, 각회마다 구제 불능인 상기 치명 불량 비트 정보가 인식되고, 상기 치명 불량 비트 정보는, 제 i(i= 1∼Z 중 어느 하나)의 상기 X방향 구제 판정 처리 및 상기 Y방향 구제 판정 처리에서 구제 불능으로 인식되면, 제i의 레벨로 분류되고, 상기 치명 불량 집계 처리는, 제1∼ 제Z의 레벨로 분류하여 상기 치명 불량 비트 정보를 집계하고 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 상기 치명 불량 집계 처리는, 상기 스텝 (e)의 후, (f) 상기 복수의 칩 중 상기 치명 불량 비트 정보를 갖는 칩이 시각 인식 가능한 표시용 웨이퍼를 표시하는 스텝을 더욱 포함하고 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 상기 치명 불량 집계 처리는, 상기 스텝 (e)의 후, (f) 상기 치명 불량 비트 정보로 규정되는 불량 영역이 시각 인식 가능한 표시용 웨이퍼를 표시하는 스텝을 더욱 포함하고 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 상기 치명 불량 집계 처리는, 상기 스텝 (e)의 후, (f) 상기 불량 비트 정보로부터 상기 치명 불량 비트 정보를 제외한 비치명 불량 비트 정보로 규정되는 불량 영역이 시각 인식 가능한 표시용 웨이퍼를 표시하는 스텝을 더욱 포함하고 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 상기 치명 불량 집계 처리는, 상기 스텝 (e)의 후, (f) 제1 레벨의 상기 치명 불량 비트 정보로 규정되는 불량 영역이 시각 인식 가능한 제1 표시용 웨이퍼를 표시하는 스텝과, (g) 상기 제1 레벨과는 다른 제2 레벨의 상기 치명 불량 비트 정보로 규정되는 불량 영역이 시각 인식 가능한 제2 표시용 웨이퍼를 표시하는 스텝을 더욱 포함하고 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 상기 치명 불량 집계 처리는, 상기 스텝 (e)의 후, (f) 제1 레벨의 상기 치명 불량 비트 정보로 규정되는 불량 영역과, 상기 제1 레벨과는 다른 제2 레벨의 상기 치명 불량 비트 정보로 규정되는 불량 영역을 식별하여 시각 인식 가능한 표시용 웨이퍼를 표시하는 스텝을 더욱 포함하고 있다.

본 발명에 따른 불량 해석 시스템은, 상기 해석용 웨이퍼에 있어서의 패턴 결함을 포함하는 결함 영역을 규정한 결함 영역 정보를 부여하는 결함 영역 정보 부여 수단을 더욱 구비하고, 상기 치명 불량 집계 처리는, 상기 스텝 (e)의 후, (f) 상기 결함 영역 정보 부여 수단으로부터 얻은 상기 결함 영역 정보로 규정되는 상기 결함 영역을, 상기 치명 불량 비트 정보로 규정되는 불량 영역을 기점으로 한 제1 영역 내에 존재하는 치명 불량 결함 영역과, 상기 불량 비트 정보로부터 상기 치명 불량 비트 정보를 제외한 비치명 불량 비트 정보로 규정되는 불량 영역을 기점으로 한 제2 영역 내에 존재하는 비치명 불량 결함 영역과, 상기 제1 및 제2 영역 내에 존재하지 않는 무영향 결함 영역으로 분류하는 스텝을 더욱 포함하고 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 상기 치명 불량 집계 처리는, 상기 스텝 (f)의 후, (g) 상기 치명 불량 결함 영역이 시각 인식 가능한 제1 표시용 웨이퍼를 표시하는 스텝과, (h) 상기 비치명 불량 결함 영역이 시각 인식 가능한 제2 표시용 웨이퍼를 표시하는 스텝과, (i) 상기 무영향 결함 영역이 시각 인식 가능한 제3 표시용 웨이퍼를 표시하는 스텝을 더욱 포함하고 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 상기 치명 불량 집계 처리는, 상기 스텝 (f)의 후, (g) 상기 치명 불량 결함 영역, 상기 비치명 불량 결함 영역 및 상기 무영향 결함 영역의 각 영역을 식별하여 시각 인식 가능한 표시용 웨이퍼를 표시하는 스텝을 더욱 포함하고 있다.

본 발명에 따른 불량 해석 시스템은, 상기 해석용 웨이퍼에 있어서의 패턴 결함을 포함하는 결함 영역을 규정한 결함 영역 정보를 부여하는 결함 영역 정보 부여 수단을 더욱 구비하고, 상기 치명 불량 집계 처리는, 상기 스텝 (e)의 후, (f) 상기 결함 영역 정보 부여 수단으로부터 얻은 상기 결함 영역 정보로 규정되는 상기 결함 영역을, 제1 레벨의 상기 치명 불량 비트 정보로 규정되는 불량 영역을 기점으로 한 제1 영역 내에 존재하는 제1 레벨의 치명 불량 결함 영역과, 상기 제1 레벨과 다른 제2 레벨의 상기 치명 불량 비트 정보로 규정되는 불량 영역을 기점으로 한 제2 영역 내에 존재하는 제2 레벨의 치명 불량 결함 영역과, 상기 불량 비트 정보로부터 상기 치명 불량 비트 정보를 제외한 비치명 불량 비트 정보로 규정되는 불량 영역을 기점으로 한 제3 영역 내에 존재하는 비치명 불량 결함 영역과, 상기 제1∼제3 영역 내에 존재하지 않는 무영향 결함 영역으로 분류하는 스텝을 더욱 포함하고 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 상기 치명 불량 집계 처리는, 상기 스텝 (f)의 후, (g) 상기 제1 레벨의 치명 불량 결함 영역이 시각 인식 가능한 제1 표시용 웨이퍼를 표시하는 스텝과, (h) 상기 제2 레벨의 치명 불량 결함 영역이 시각 인식 가능한 제2 표시용 웨이퍼를 표시하는 스텝과, (i) 상기 비치명 불량 결함 영역이 시각 인식 가능한 제3 표시용 웨이퍼를 표시하는 스텝과, (j) 상기 무영향 결함 영역이 시각 인식 가능한 제4 표시용 웨이퍼를 표시하는 스텝을 더욱 포함하고 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 상기 치명 불량 집계 처리는, 상기 스텝 (f)의 후, (g) 상기 제1 레벨의 치명 불량 결함 영역, 상기 제2 레벨의 치명 불량 결함 영역, 상기 비치명 불량 결함 영역 및 상기 무영향 결함 영역의 각 영역을 식별하여 시각 인식 가능한 표시용 웨이퍼를 표시하는 스텝을 더욱 포함하고 있다.

본 발명에 따른 불량 해석 시스템은, 상기 해석용 웨이퍼의 상기 복수의 칩각각에 대해, 상기 복수의 메모리 셀 중의 불량 메모리 셀을 상기 치환용 메모리 셀군으로 치환한 후의 전기적 특성의 양부 판정 결과를 포함하는 웨이퍼 테스트 정보를 부여하는 웨이퍼 테스트 정보 부여 수단을 더욱 구비하며, 상기 치명 불량 자동 추출 처리는, 상기 X방향 구제 판정 처리 및 상기 Y방향 구제 판정 처리 전에 행해지고, 상기 웨이퍼 테스트 정보에 기초하여, 상기 복수의 칩 중 소정의 조건을 만족시키는 칩에 대해서만, 상기 X방향 구제 판정 처리 및 상기 Y방향 구제 판정 처리를 행하게 하는 칩 선별 처리를 더욱 포함하고 있다.

본 발명에 따른 치명 불량 집계 방법은, 복수의 칩을 갖는 해석용 웨이퍼에 대한 치명 불량을 추출하는 방법으로서, 상기 복수의 칩은 각각, X방향 및 Y방향에서 규정되는 매트릭스형으로 배치된 복수의 메모리 셀과 상기 복수의 메모리 셀 중의 불량 메모리 셀로 치환 가능한 치환 메모리 셀군을 지니고, 상기 치환 메모리 셀군은 X방향 및 Y방향으로 각각 소정의 X방향 치환 능력 및 소정의 Y방향 치환 능력으로 치환 가능하며, (a) 상기 복수의 칩 각각에 있어서의 상기 복수의 메모리 셀의 양호/불량을 검출하여 불량의 메모리 셀에는 불량 비트 정보를 부가한 메모리 셀 시험 결과를 얻는 스텝과, (b) 상기 복수의 메모리 셀을 복수의 X방향 치환 대상 메모리 셀군으로 축퇴하고, 상기 복수의 X방향 치환 대상 메모리 셀군 각각에 대해, 상기 메모리 셀 시험 결과의 상기 불량 비트 정보 및 미리 정해진 Y방향 가상 치환 능력에 기초하여, 상기 Y방향의 불량을 고려하여 양호/불량을 판정하는 스텝과, (c) 상기 복수의 X방향 치환 대상 메모리 셀군 중, 상기 스텝 (b)에서 불량으로 판정된 제1 수의 X방향 치환 대상 메모리 셀군 각각을, 상기 X방향 치환 능력에 기초하여 구제 가능한 범위에서 구제 판정하는 스텝과, (d) 상기 복수의 메모리 셀을 복수의 Y방향 치환 대상 메모리 셀군으로 축퇴하고, 상기 복수의 Y방향 치환 대상 메모리 셀군 각각에 대해, 상기 메모리 셀 시험 결과의 상기 불량 비트 정보 및 미리 정해진 X방향 가상 치환 능력에 기초하여, 상기 X방향의 불량을 고려하여 양호/불량을 판정하는 스텝과, (e) 상기 복수의 Y방향 치환 대상 메모리 셀군 중, 상기 스텝 (d)에서 불량으로 판정된 제2 수의 Y방향 치환 대상 메모리 셀군 각각을, 상기 Y방향 치환 능력에 기초하여 구제 가능한 범위에서 구제 판정하는 스텝과, (f) 상기 메모리 셀 시험 결과의 상기 불량 비트 정보 중, 상기 스텝 (c) 및 스텝 (e)에서 구제할 수 없던 메모리 셀의 불량 비트 정보인 치명 불량 비트 정보를 집계하는 스텝을 구비하고 있다.

본 발명에 따른 기록 매체는, 본 발명에 기재된 치명 불량 추출 방법을 컴퓨터에 실행시키기 위한 프로그램이 기록되어 있다.

도 1은 본 발명의 실시 형태1인 불량 해석 시스템의 시스템 구성을 나타낸 블록도.

도 2는 실시 형태1의 치명 불량 자동 추출 방법의 전체 처리를 나타낸 플로우차트.

도 3은 실시 형태1의 치명 불량 자동 추출 방법의 전체 처리를 나타낸 플로우차트.

도 4는 도 2 및 도 3의 X라인 구제 판정 처리의 상세를 나타낸 플로우차트.

도 5는 도 2 및 도 3의 X라인 구제 판정 처리의 상세를 나타낸 플로우차트.

도 6은 도 2 및 도 3의 Y라인 구제 판정 처리의 상세를 나타낸 플로우차트.

도 7은 도 2 및 도 3의 Y라인 구제 판정 처리의 상세를 나타낸 플로우차트.

도 8은 비트로 나타내는 칩 평면을 도시한 설명도.

도 9는 비트 사이즈, 치환 최소 단위 및 X라인 치환 대상 영역의 관계를 나타낸 설명도.

도 10은 비트 사이즈, 치환 최소 단위 및 Y라인 치환 대상 영역의 관계를 나타낸 설명도.

도 11은 치환 최소 단위로 축퇴된 칩 평면을 나타낸 설명도.

도 12는 칩 평면 상에 있어서의 X라인 치환 대상 영역을 나타낸 설명도.

도 13은 칩 평면 상에 있어서의 Y라인 치환 대상 영역을 나타낸 설명도.

도 14는 X라인 구제 판정 처리 설명용의 설명도.

도 15는 X라인 구제 판정 처리 설명용의 설명도.

도 16은 X라인 구제 판정 처리 설명용의 설명도.

도 17은 X라인 구제 판정 처리 설명용의 설명도.

도 18은 Y라인 구제 판정 처리 설명용의 설명도.

도 19는 Y라인 구제 판정 처리 설명용의 설명도.

도 20은 Y라인 구제 판정 처리 설명용의 설명도.

도 21은 Y라인 구제 판정 처리 설명용의 설명도이다.

도 22는 본 발명의 실시 형태 2인 치명 불량 자동 추출 방법의 전체 처리를 나타낸 플로우차트.

도 23은 본 발명의 실시 형태 2인 치명 불량 자동 추출 방법의 전체 처리를 나타낸 플로우차트.

도 24는 도 22 및 도 23의 X라인 구제 판정 처리의 상세를 나타낸 플로우차트.

도 25는 도 22 및 도 23의 Y라인 구제 판정 처리의 상세를 도시하는 플로우차트.

도 26은 본 발명의 실시 형태 3인 치명 불량 자동 추출 방법의 전체 처리를나타낸 플로우차트.

도 27은 본 발명의 실시 형태 3인 치명 불량 자동 추출 방법의 전체 처리를 나타낸 플로우차트.

도 28은 도 26 및 도 27의 X라인 구제 판정 처리의 상세를 나타낸 플로우차트.

도 29는 도 26 및 도 27의 X라인 구제 판정 처리의 상세를 나타낸 플로우차트.

도 30은 도 26 및 도 27의 Y라인 구제 판정 처리의 상세를 나타낸 플로우차트.

도 31은 도 26 및 도 27의 Y라인 구제 판정 처리의 상세를 나타낸 플로우차트.

도 32는 실시 형태 4에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 33은 실시 형태 5에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 34는 실시 형태 6에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 35는 실시 형태 7에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 36은 실시 형태 7에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 37은 실시 형태 8에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 38은 실시 형태 9의 불량 해석 시스템의 시스템 구성을 나타낸 블록도.

도 39는 실시 형태 9에 따른 분류 방법 설명용의 설명도.

도 40은 실시 형태 10에 따른 분류 방법 설명용의 설명도.

도 41은 실시 형태 11에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 42는 실시 형태 11에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 43은 실시 형태 11에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 44는 실시 형태 12에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 45는 실시 형태 12에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 46은 실시 형태 12에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 47은 실시 형태 12에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 48은 실시 형태 13에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 49는 실시 형태 14에 따른 집계 처리의 출력 결과를 나타낸 설명도.

도 50은 실시 형태 15의 불량 해석 시스템의 시스템 구성을 나타낸 블록도.

도 51은 실시 형태 15의 치명 불량 자동 추출 방법의 전체 처리의 제1 방법을 나타낸 플로우차트.

도 52는 실시 형태 15의 치명 불량 자동 추출 방법의 전체 처리의 제1 방법을 나타낸 플로우차트.

도 53은 실시 형태 15의 치명 불량 자동 추출 방법의 전체 처리의 제2 방법을 나타낸 플로우차트.

도 54는 실시 형태 15의 치명 불량 자동 추출 방법의 전체 처리의 제2 방법을 나타낸 플로우차트.

〈도면의 주요 부분에 대한 부호의 설명〉

1 : LSI 테스터

2 : 데이터 해석용 EWS

3 : WT 데이터 베이스

4 : 결함 데이터 베이스

5 : CD-ROM

<<실시 형태 1>>

<하드 구성>

도 1은 본 발명의 실시 형태 1인 불량 해석 시스템의 시스템 구성을 나타낸 블록도이다. 도 1에 도시한 바와 같은 네트워크 상에 LSI 테스터(1), 데이터 해석용 EWS(2)가 설치되고, LSI 테스터(1)는 해석용의 반도체 웨이퍼의 복수의 칩에서의 치환용 메모리 셀을 제외하는 메모리 셀에 대해 전기적 특성에 관한 테스트를 칩 단위로 행하고, 메모리 셀 불량을 검출한 테스트 결과를 생성한다.

LSI 테스터(1)에 비치된 테스터용 컴퓨터(1A)는, LSI 테스터(1)로부터 얻은 테스트 결과에 기초하여, 불량 메모리 셀을 불량 비트 정보로서 표현한 FBM 정보가 집계된다. 데이터 해석용 EWS(Engineering Work Station: 2)는 테스터용 컴퓨터(1A)에서 집계된 FBM 정보에 기초하여, 후술하는 치명 불량 자동 추출 처리를 행한다. 또, 데이터 해석용 EWS(2)는 CD-ROM(5) 등의 기록 매체에 기록된 프로그램을 실행하는 것도 가능해진다.

테스터용 컴퓨터(1A) 및 데이터 해석용 EWS(2)는 각각 대응의 커넥터(12)에 접속되고, 각 커넥터(12, 12) 사이가 케이블(13)로 접속됨으로써, 테스터용 컴퓨터(1A), 데이터 해석용 EWS(2) 사이에서 데이터의 교환이 가능해진다. 또, 케이블(13)의 종단부에는 터미널(14)이 설치된다.

<방법>

<전체 처리>

도 2 및 도 3은, 실시 형태 1의 불량 해석 시스템에 의한 치명 불량 자동 추출 처리(방법)의 전체 처리의 흐름을 나타낸 플로우차트이다. 이하, 상기 도면을 참조하여, 실시 형태 1의 치명 불량 자동 추출 방법을 설명한다. 또, 이하에 진술하는 치명 불량 자동 추출 방법은, 테스터용 컴퓨터(1A)에서 집계된 FBM 정보를 데이터 해석용 EWS에서는 입력되는 스텝을 실행한 후에 행해진다.

우선, 스텝 S1에서, 해석용 웨이퍼마다 설정되는 품종마다의 룰을 설정하여, 칩 사이즈를 n×m 비트로, 치환 최소 단위를 n1×m1 비트로, X라인 치환 대상 영역을 nx×mx 픽셀로, Y라인 치환 대상 영역을 ny×my 픽셀로, X라인 치환 대상 픽셀수를 a 픽셀로, Y라인 치환 대상 픽셀수를 b 픽셀로 각각 설정한다. 이하, 각 설정 룰의 상세를 설명한다. 또, X라인 치환 대상 영역, Y라인 치환 대상 영역 사이에서 mx> my, nx<ny의 관계를 만족하고 있다.

칩 사이즈 (x×y 비트)는, 도 8에 도시한 바와 같이, 1칩 내에 매트릭스형으로 배치되어 있는 메모리 셀의 X방향 및 Y방향 각각의 비트수로 규정된다. 도 8에서는 X방향으로 n 비트, Y방향으로 m 비트의 n×m의 매트릭스를 나타내고 있다.

치환 최소 단위 (x×y비트)는, 치환을 행할 때의 최소의 X방향 및 Y방향의 라인 폭(이 라인 폭 단위로 치환은 행해진다)을 의미한다. 예를 들면, 치환 최소 단위가 3×3 비트인 경우, 도 9에 도시한 바와 같이, 9개(3×3)의 비트 영역 BA가 1개의 치환 최소 단위로 되어, 이것이 1단위의 픽셀 영역 PA가 된다.

X라인 치환 대상 영역(x×y 픽셀)에 있어서의「X라인」이란 공통의 X 어드레스를 갖는 라인을 의미하고, X라인 치환 대상 영역은, X라인용의 리던던시 메모리 셀을 치환할 수 있는 범위를 의미한다. 예를 들면, 치환 최소 단위가 3×3 비트이고, X라인 치환 대상 영역이 2×4 픽셀의 경우, 도 9에 도시한 바와 같이, 8개(2×4)의 픽셀 영역 PA에 의해서 X라인 치환 대상 영역이 규정된다.

Y라인 치환 대상 영역(x×y 픽셀)에 있어서의「Y라인」이란, 공통의 Y 어드레스를 갖는 라인의 것을 의미하여, Y라인 치환 대상 영역은, Y라인용의 리던던시 메모리 셀이 치환할 수 있는 범위를 의미한다. 예를 들면, 치환 최소 단위가 3×3 비트에서, Y라인 치환 대상 영역이 5×1 픽셀인 경우, 도 10에 도시한 바와 같이, 6개(6×1)의 픽셀 영역 PA에 의해서 Y라인 치환 대상 영역 YA가 규정된다.

X라인 치환 가능 픽셀수란, X라인 치환 대상 영역 내에서 치환할 수 있는 X라인용의 리던던시 메모리 셀의 갯수를 치환 최소 단위의 X방향 비트로 나눈 것이다. X라인 방향의 치환 능력을 나타내고 있다.

Y라인 치환 가능 픽셀수란, Y라인 치환 대상 영역내에서 치환할 수 있는 Y라인용의 리던던시 메모리 셀의 갯수를 치환 최소 단위의 Y방향 비트로 나눈 것으로, Y라인 방향의 치환 능력을 나타내고 있다.

스텝 S1이 종료하면, 스텝 S2에서 대상 칩을 선택한 후, 스텝 S3에서, 도 11에 도시한 바와 같이, 대상 칩에서의 FBM을 치환 최소 단위(n1×m1)로 축퇴한다.

다음에, 스텝 S4에 있어서, 도 12에 도시한 바와 같이, 도 11에서 도시한 FBM 상에 X라인 치환 대상 영역(nx×mx 픽셀)을 설정함과 함께, 각 X라인 치환 대상 영역마다 X라인 치환 가능 픽셀수 (a)를 설정한다. 즉, X라인 치환 대상 영역을 X (ax, ay)로 표현함과 함께, {a (ax, ay)= a; ax= 1∼n/(n1nx), ay= 1∼m/(m1·mx)}이 되도록 설정한다.

다음에, 스텝 S5에 있어서, 도 13에 도시한 바와 같이, 도 11에서 도시한 FBM 상에 Y라인 치환 대상 영역(ny×my 픽셀)을 설정함과 함께, 각 Y라인 치환 대상 영역마다 Y라인 치환 가능 픽셀수 (b)를 설정한다. 즉, Y라인 치환 대상 영역을 Y(bx, by)로 표현함과 함께, {(b(bx, by)= b;bx=1∼n/(n1·ny), by= 1∼m/(m1·my)}가 되도록 설정한다.

다음에, 스텝 S6에서, Y라인 방향의 가상 치환 능력을 나타내는 변수 α에 Y라인 치환 가능 픽셀수 b를, X라인 방향의 가상 치환 능력을 나타내는 변수 β에 X라인의 치환 가능 픽셀수 a를 각각 입력하여, 변수 α,β의 초기 설정을 행한다. 후술하는 바와 같이, 이들 변수 α,β를 각각 b, a로부터 0에 걸쳐서 변화시킴으로써 복수의 가상 설정 치환 능력을 설정할 수가 있다.

다음에, 스텝 S7에서, 불량 메모리 셀의 구제 판정순을 X라인 우선으로 행하는 것인지 Y라인 우선으로 행하는 것인지를 판정하고, X라인 우선으로 행하는 경우에는 스텝 S8a에, Y라인 우선으로 행하는 경우에는 스텝 S8b로 진행한다. 또, 구제 판정순은 미리 초기 설정해 놓아도 좋다.

우선, X라인 우선으로 행하는 처리에 대해 설명한다.

스텝 S8a에서, Y라인 방향의 불량을 고려한 X라인의 구제 처리를 행하고, 다음에, 스텝 S9a에서, X라인 방향의 불량을 고려하여 Y라인의 구제 판정 처리를 행한다.

그 후, 스텝 S1Oa에서, α=β=O인지의 여부를 판정하고, α=β=O이 아니면, 스텝 S11로 이행하고, α=β=0이면 스텝 S14로 이행한다.

스텝 S11a에서 α=β인지를 판정하고, α=β의 경우에는 스텝 S12a로 이행하고, α=β가 아니면 스텝 S13a로 이행한다.

스텝 S12a는, α, β로부터 각각 1씩 감산한 후, 스텝 S8a로 되돌아간다. 한편, 스텝 S13a는 α의 쪽이 β보다도 크면 α만큼 1 감산하고, β의 쪽이 α보다도 크면 β만큼 1 감산하는 처리를 행한 후, 스텝 S8a로 되돌아간다. 이후, 스텝 S10a에서 α=β=0이 판정될 때까지, 스텝 S8 a∼S13a를 반복한다.

다음에, Y라인 우선으로 행하는 처리에 대해 설명한다.

스텝 S8b에서, X라인 방향의 불량을 고려하여 Y라인의 구제 판정 처리를 행하고, 다음에, 스텝 S9b에서 Y라인 방향의 불량을 고려하여 X라인의 구제 판정 처리를 행한다.

그 후, 스텝 S1Ob에서, α=β=0인지의 여부를 판정하고, α=β=0이 아니면, 스텝 S11b로 이행하고, α=β=0이면 스텝 S14로 이행한다.

스텝 S1lb에서 α=β인지를 판정하고, α=β의 경우에는 스텝 S12b로 이행하고, α=β가 아니면 스텝 S13b로 이행한다.

스텝 S12b는, α, β로부터 각각 1씩 감산한 후, 스텝 S8b로 되돌아간다. 한편, 스텝 S13b는, α의 쪽이 β보다도 크면 α만큼 1 감산하고, β의 쪽이 α보다도 크면 β만큼 1 감산하는 처리를 행한 후, 스텝 S8b로 되돌아간다. 이후, 스텝 S10b에서 α=β=0이 판정될 때까지, 스텝 S8b∼S13b를 반복한다.

이들의, 다른 방향의 라인을 고려한 구제 판정 처리를 행하는 스텝(스텝 S8a, S8b, S9a 및 S9b)의 내용에 대해서는 후에 상술한다. 상술한 X라인 우선 혹은 Y라인 우선으로 행하는 처리가 종료하면 스텝 S14로 이행한다.

스텝 S14에서는, 구제 불능이라고 판단된 불량 비트 정보로 규정되는 영역의 불량 형상의 분류 처리를 행하고, 스텝 S15에서, 이 칩이 최후의 칩인지를 판정하고, 최후의 칩이면 스텝 S17로 이행하고, 최후가 아니면 스텝 S16에서 다음의 칩을선택한 후, 스텝 S3으로 되돌아간다. 이후, 스텝 S15에서 최후의 칩이라고 판정될 때까지, 스텝 S3∼S16을 반복한다.

스텝 S15에서 최후 칩이라고 판정되면, 스텝 S17에서, 1웨이퍼당 치명 불량 비트 정보의 집계 처리를 출력하여, 치명 불량 자동 추출 처리를 종료한다.

<X라인 구제 판정 처리 ①>

도 4 및 도 5는, 상술한 Y라인 방향의 불량을 고려한 X라인의 구제 판정 처리를 행하는 스텝(S8a, S9b)의 처리 내용의 상세를 나타내는 플로우차트이다. 이하, 도 4 및 도 5를 참조하여, Y라인 방향의 불량을 고려한 X라인의 구제 판정 처리의 흐름을 설명한다.

우선, 스텝 S21에서, 치환 최소 단위(n1×m1)로 축퇴한 FBM을 도 14에 도시한 바와 같이, (1×my 픽셀)마다 구획하고, 그 영역 내의 불량수를 검증하고, 불량수가 α를 넘고 있으면 불량인 제1 축퇴 픽셀로서 축퇴하고, 불량수가 α 이하이면 정상적인 제1 축퇴 픽셀로서 축퇴하면서, 도 15에 도시한 바와 같은 축퇴 FBM을 작성한다. 따라서, 도 15에 도시한 각 제1 축퇴 픽셀은, 불량 혹은 정상적인 축퇴픽셀로서 식별 가능하다.

다음에, 스텝 S22에서는, 스텝 S21에서 BM을 1×(mx/my) 픽셀로 더욱 축퇴하고, 도 16에 도시한 바와 같이, X라인의 치환 최소 단위의 Y방향이 1개의 영역에서 표현되는 제2 축퇴 픽셀로 이루어지는 축퇴 FBM을 작성한다. 또, 제1 축퇴 픽셀 중의 적어도 1개의 픽셀 불량 픽셀의 경우에는 축퇴 후의 제2 축퇴 픽셀도 불량으로 된다.

다음에, 스텝 S23에서, ax, ay에 "1"을 대입하여 초기 설정을 행한다. 계속해서, 스텝 S24에서, 치환 가능 픽셀수 a(ax, ay)가 "0" 미만인지 "O" 이상인지를 판정하고, O 미만이면 X(ax, ay)로 표현되는 X라인 치환 대상 영역의 구제는 불가능하다고 판단하여 다음 영역으로 진행하기 위해서 스텝 S33으로 이행하고, O 이상이면 X(ax, ay)로 표현되는 X라인 치환 대상 영역 XA(도 17 참조)의 리던던시 메모리 셀이 남아 있고, 구제 가능하다고 판단하여 다음 스텝 S25로 진행한다.

스텝 S25에서는, X(ax, ay)에 해당하는 X라인 치환 대상 영역 내의 불량 픽셀수를 카운트하고, 치환 가능 픽셀수 a(ax, ay)로부터 카운트한 불량 픽셀수를 감산한다.

다음에, 스텝 S26에서, 스텝 S25의 감산 처리 후의 치환 가능 픽셀수 a(ax, ay)의 값이 O 미만(마이너스)인지 O 이상인지를 판정하고, O 이상이면, 정상 구제 가능하다고 판단하고, 스텝 S27에서, X(ax, ay)로 표현되는 X라인 치환 대상 영역 내의 불량픽셀 내에서 발생하고 있는 불량 비트의 정보를 소거하고, 다음의 X라인 치환 대상 영역을 검증하기 위해서 스텝 S33으로 진행한다.

한편, 스텝 S26에서 0 미만이라고 판정되면, 스텝 S28에서, α, β의 값이 초기치(즉, α=b, β=a)인지를 판정한다. 여기서α, β의 값이 초기치이면, 절대 구제 불가능하다고 판단하고, 스텝 S29에서, 불량 픽셀이 있는 장소를 구제 불가 불량 발생 장소(치명 불량 비트 정보)로서 데이터 해석용 EWS(2) 내의 소정의 기억부에 기억하고, X(ax, ay)로 표현되는 X라인 치환 대상 영역 내의 불량 비트 정보를 소거하고, 다음 X라인 치환 대상 영역을 검증하기 위해서 스텝 S33으로 진행한다.

한편, 스텝 S28에서 α, β가 초기치 이외라고 판정되면, 또한, 스텝 S30에서, 구제 판정순이 X라인 우선으로 행하고 있는 것인지 Y라인 우선으로 행하고 있는 것인지를 판정한다.

여기서 구제 판정순이 Y라인 우선으로 행하고 있는 경우에는, X라인 구제가 최후의 구제 처리이기 때문에 절대 구제 불가능하다고 판단하고, 스텝 S31에서, X(ax, ay)로 표현되는 X라인 치환 대상 영역 전체를 구제 불가 불량 발생 장소(치명 불량 비트 정보)로서 데이터 해석용 EWS(2) 내의 소정의 기억부에 기억하고, 이 X라인 치환 대상 영역 내의 불량 비트 정보를 소거하여, 다음의 X라인 치환 대상 영역을 검증하기 위해서 스텝 S33으로 진행한다.

한편, 스텝 S30에서 구제 판정순이 X라인 우선으로 행하고 있다고 판정되면, Y라인에서 구제할 수 있는 가능성이 남아 있다고 판단하고, 스텝 S32에서, 불량 픽셀 내의 불량 비트수를 카운트하고, 불량 비트를 많이 갖는 픽셀로부터, 구제 가능한 픽셀수(스텝 S25에서 감산하기 전의 갯수)분의 불량픽셀을 선택하고, 그 중에있는 불량 비트 정보를 소거하여, 스텝 S33으로 진행한다.

스텝 S33에서, 다음 X라인 치환 대상 영역에 검증 대상을 바꾸기 위해서, ax를 "1" 인크리먼트한다. 그리고, 스텝 S34에서, ax의 값이 {n/(n1·nx)} (=ax의 최대치) 이하인지의 여부를 판정하고, ax≤{n/(n1·nx)}의 경우에는 스텝 S24로 되돌아가, 다음 X라인 치환 대상 영역의 구제 판정을 행한다. 이후, 스텝 S34에서 ax>{n/(n1·nx)}라고 판정될 때까지, 스텝 S24∼S34를 반복한다.

스텝 S34에서 ax>{n/(n1·nx)}라고 판정되면, ax에 대해서는 1 라인분 완료하였다고 판단하고, 스텝 S35에서 ax를 초기치 (1)로 복귀하여, ay를 "1"인크리먼트한다.

그리고, 스텝 S36에서, ay의 값에 대해 {m/(m1·mx)}(=ay의 최대치) 이하인지의 여부를 판정하고, ay≤{m/(m1·mx)}의 경우에는 스텝 S24로 되돌아가, 다음의 X라인 치환 대상 영역의 구제 판정을 행한다. 이후, 스텝 S36에서 ay>{m/(m1·mx)}라고 판정될 때까지, 스텝 S24∼S36을 반복한다.

최종적으로, 스텝 S36에서 ay>{m/(m1·mx)}가 판정되면, 1칩 내의 전 X라인 치환 대상 영역의 구제 판정 처리를 완료한 것으로 되기 때문에, 본 처리를 종료한다.

<Y라인 구제 판정 처리 ②>

도 6 및 도 7은, 상술한 X라인 방향의 불량을 고려한 Y라인의 구제 판정 처리를 행하는 스텝(S8b, S9a)의 처리 내용을 나타내는 플로우차트이다. 이하, 도 6 및 도 7을 참조하여, X라인 방향의 불량을 고려한 Y라인의 구제 판정 처리의 흐름을 설명한다.

우선, 스텝 S41에서, 치환 최소 단위(n1×m1)로 축퇴한 FBM을 도 18에 도시한 바와 같이, (nx×1픽셀)마다 구획하고, 그 영역 내의 불량수를 검증하여, 불량수가 α를 넘고 있으면 불량인 제3 축퇴 픽셀로서 축퇴하고, 불량수가 α 이하 있으면 정상적인 제3 축퇴 픽셀로서 축퇴하면서, 도 19에 도시한 바와 같은 축퇴 FBM을 작성한다. 따라서, 도 19에 도시한 각 제3 축퇴 픽셀은, 불량 혹은 정상의 축퇴 픽셀로서 식별 가능하다.

다음에, 스텝 S42에서는, 스텝 S41에서 축퇴한 FBM을 (ny/nx)1×픽셀로 더욱 축퇴하고, 도 20에 도시한 바와 같이, Y라인의 치환 최소 단위의 X방향이 1픽셀로 표현되는 제4 축퇴 픽셀로 이루어지는 축퇴 FBM을 작성한다. 또, 제3 축퇴 픽셀 중의 적어도 1개의 픽셀이 불량 픽셀인 경우에는 축퇴 후의 제4 축퇴 픽셀도 불량으로 된다.

다음에, 스텝 S43에서, bx, by에 "1"을 대입한다. 계속해서, 스텝 S44에서, 치환가능 픽셀수 b(bx, by)가 "0" 미만인지 "0" 이상인지를 판정하여, 0 미만이면 Y(bx, by)로 표현되는 Y라인 치환 대상 영역의 구제는 불가능하다고 판단하고 다음 영역으로 진행하기 때문에 스텝 S53으로 이행하고, 0 이상이면 Y(bx, by)로 표현되는 Y라인 치환 대상 영역 YA(도 21 참조)의 리던던시 메모리 셀이 남아 있고, 구제 가능하다고 판단하여 다음 스텝 S45로 진행한다.

스텝 S45에서는, Y(bx, by)에 해당하는 Y라인 치환 대상 영역 내의 불량 픽셀수를 카운트하고, 치환 가능 픽셀수 b (bx, by)로부터 카운트한 불량 픽셀수를감산한다.

다음에, 스텝 S46에서, 스텝 S45의 감산 처리 후의 치환 가능 픽셀수 b(bx, by)의 값이 0 미만(마이너스)인지 O 이상인지를 판정하고, 0 이상이면, 정상 구제 가능하다고 판단하고, 스텝 S47에서, Y(bx, by)로 표현되는 Y라인 치환 대상 영역 내의 불량 픽셀 내에서 발생하고 있는 불량 비트의 정보를 소거하고, 다음의 Y라인 치환 대상 영역을 검증하기 위해서 스텝 S53으로 진행한다.

한편, 스텝 S46에서 0 미만이라고 판정되면, 스텝 S48에서, α, β의 값이 초기치(즉, α=b, β=a)인지를 판정한다. 여기서 α, β의 값이 초기치이면, 절대 구제 불가능하다고 판단하고, 스텝 S49에서, 불량 픽셀이 있는 장소를 구제 불가 불량 발생 장소(치명 불량 비트 정보)로서 데이터 해석용 EWS(2) 내의 소정의 기억부에 기억하고, Y(bx, by)로 표현되는 Y라인 치환 대상 영역 내의 불량 비트 정보를 소거하여, 다음 Y라인 치환 대상 영역을 검증하기 위해서 스텝 S53으로 진행한다.

한편, 스텝 S48에서 α, β가 초기치 이외가 아니라고 판정하면, 또한, 스텝 S50에서, 구제 판정순이 Y라인 우선으로 행하고 있는 것인지 X라인 우선으로 행하고 있는 것인지를 판정한다.

여기서 구제 판정순이 X라인 우선으로 행하고 있는 경우에는, Y라인 구제가 최후의 구제 처리이기 때문에 절대 구제 불가능이라고 판단하고, 스텝 S51에서, Y(bx, by)로 표현되는 Y라인 치환 대상 영역 전체를 구제 불가 불량 발생 장소(치명 불량 비트 정보)로서 데이터 해석용 EWS(2) 내의 소정의 기억부에 기억하고, 이Y라인 치환 대상 영역 내의 불량 비트 정보를 소거하고, 다음의 Y라인 치환 대상 영역을 검증하기 위해서 스텝 S53으로 진행한다.

한편, 스텝 S50에서 구제 판정순이 Y라인 우선으로 행하고 있다고 판정되면, X라인에서 구제할 수 있는 가능성이 남아 있다고 판단하여, 스텝 S52에서, 불량 픽셀 내의 불량 비트수를 카운트하고, 불량 비트를 많이 갖는 픽셀로부터, 구제 가능한 픽셀수(스텝 S45에서 감산하기 전의 갯수)분의 불량픽셀을 선택하고, 그 중에 있는 불량 비트 정보를 소거하여, 스텝 S53으로 진행한다.

스텝 S53에서, 다음의 Y라인 치환 대상 영역에 검증 대상을 바꾸기 위해서, bx를 "1" 인크리먼트한다. 그리고, 스텝 S54에서, bx의 값이 {n/(n1·ny)} (=bx의 최대치) 이하인지의 여부를 판정하고, bx≤{n/(n1·ny)}의 경우에는 스텝 S44로 되돌아가, 다음의 Y라인 치환 대상 영역의 구제 판정 처리를 행한다. 이후, 스텝 S54에서 bx>{n/(n1·ny)}라고 판정될 때까지, 스텝 S44∼S54를 반복한다.

스텝 S54에서 bx>{n/(n1·ny)}라고 판정되면, bx에 대해서는 1라인분 완료하였다고 판단하여, 스텝 S55에서 bx를 초기치 (1)로 복귀하고, by를 "1" 인크리먼트한다.

그리고, 스텝 S56에서, by의 값에 대해 {m/(m1·my)} (=by의 최대치) 이하인지의 여부를 판정하고, by≤{m/(m1·my)}의 경우에는 스텝 S44로되돌아가, 다음 Y라인 치환 대상 영역의 구제 판정을 행한다. 이후, 스텝 S56에서 by>{m/(m1·my)}라고 판정될 때까지, 스텝 S44∼S56을 반복한다.

최종적으로, 스텝 S56에서 by>{m/(m1·my)}가 판정되면, 1칩 내의 전 Y라인치환 대상 영역의 구제 판정을 완료한 것으로 되기 때문에, 본 처리를 종료한다.

<효과>

이와 같이, 실시 형태 1의 불량 해석 시스템은, LSI 테스터(1)로써 해석용 웨이퍼의 전기적 테스트를 행한 테스트 결과로 입력하여, 데이터 해석용 EWS(2) 상에서 도 2∼도 7에서 도시한 치명 불량 자동 추출 처리를 자동적으로 실행함으로써, 종래, 인간이 수작업으로 행하고 있는 치명 불량 추출을 자동적으로 행할 수 있다.

이 때, X라인 구제 판정 처리는 Y라인 방향의 불량을 고려하여 행하고, Y라인 구제 판정 처리는 X라인 방향의 불량을 고려하여 행해지기 때문에, 비교적 정밀도가 높은 치명 불량 비트 정보를 얻을 수 있다.

또한, Y라인 및 X라인 치환 능력으로 결정되는 최대 능력 (b, a)로부터 0에 걸쳐서 Y라인 및 X라인 설정 가상 치환 능력을 나타내는 α, β가 순차 설정되기 때문에, 실제의 Y라인 및 X라인 치환 능력에 따라서 미세하게 Y라인 방향 및 X라인 방향의 불량을 고려한 X방향 및 Y방향 구제 판정 처리를 각각 행할 수 있어, 그 결과, 정확한 치명 불량 비트 정보를 얻을 수 있다.

<<실시 형태 2>>

<전체 처리>

도 22 및 도 23은, 실시 형태 2의 불량 해석 시스템에 의한 치명 불량 자동 추출 방법의 전체 처리의 흐름을 나타내는 플로우차트이다. 이하, 상기 도면을 참조하여, 도 2 및 도 3에서 도시한 실시 형태 1의 처리와 비교하면서 실시 형태 2의치명 불량 자동 추출 방법을 설명한다. 또, 실시 형태 2의 불량 해석 시스템의 하드웨어 구성은 도 1에서 도시한 실시 형태 1의 구성과 마찬가지이고, 실시 형태 1과 마찬가지로 이하에 진술하는 치명 불량 자동 추출 방법은, 테스터용 컴퓨터(1A)에서 집계된 FBM 정보를 데이터 해석용 EWS에서는 입력하는 스텝을 실행한 후에 행해진다.

우선, 스텝 S61에서, 실시 형태 1의 스텝 S1과 마찬가지로 품종마다의 룰을 설정한다. 다만, 실시 형태 1과 달리, X라인 및 Y라인 방향의 가상 설정 치환 능력을 나타내는, X라인 가상 설정 치환 대상 픽셀수 및 Y라인 가상 설정 치환 대상 픽셀수를 Z종류의 레벨(제1∼ 제Z의 레벨)로 나눠 미리 설정한다.

즉, 제1 레벨∼제Z 레벨에 걸쳐, X라인 가상 설정 치환 대상 픽셀수를 a1∼az 픽셀로, Y라인 가상 설정 치환 대상 픽셀수를 b1∼bz 픽셀로 각각 설정한다. 이들 X라인 및 Y라인 가상 설정 치환 대상 픽셀수(a1∼az, b1∼bz)는 X라인 및 Y라인 치환 대상 픽셀수(a, b)에 관련지어 설정하여도, 전혀 관련짓지 않고 설정하여도 좋다.

스텝 S61이 종료하면, 스텝 S62에서 대상 칩을 선택한 후, 스텝 S63에서 레벨 설정용의 변수 N에 "1"을 대입하여 초기 설정을 행한다.

그리고, 스텝 S64에서, 실시 형태 1의 스텝 S3과 마찬가지로, 대상 칩에서의 FBM을 치환 최소 단위 (n1×m1)로 축퇴한다.

다음에, 스텝 S65에 있어서, 실시 형태 1의 스텝 S4와 마찬가지로, FBM 상에 X라인 치환 대상 영역(nx×mx 픽셀)을 설정한다. 단, 스텝 S4와 달리, 레벨 N에서의 각 X라인 치환 대상 영역마다 X라인 가상 설정 치환 가능 픽셀수(aN)를 설정한다. 즉, X라인 치환 대상 영역을 X(ax, ay)로 표현함과 함께, {a(ax, ay)= aN;ax=1∼n/(n1·nx), ay= 1∼m/(m1·mx)}이 되도록 설정한다.

다음에, 스텝 S66에 있어서, 실시 형태 1의 스텝 S5와 마찬가지로, FBM 상에 Y라인 치환 대상 영역(ny×my 픽셀)을 설정한다. 단, 스텝 S5와 달리, 레벨 N에서의 각 Y라인 치환 대상 영역마다 Y라인 가상 설정 치환 가능 픽셀수(bN)를 설정한다. 즉, Y라인 치환 대상 영역을 Y(bx, by)로 표현함과 함께, {(b(bx, by)= bN;bx= 1∼n/(n1·ny), by= 1∼m/(m1·my)}이 되도록 설정한다.

다음에, 스텝 S67에서, 변수 α에 Y라인 가상 설정 치환 가능 픽셀수 bN을, 변수 β에 X라인 가상 설정 치환 가능 픽셀수 aN을 각각 입력한다.

다음에, 스텝 S68에서, 구제 판정순이 X라인 우선으로 행하는 것인지 Y라인 우선으로 행하는 것인지를 판정하여, X라인 우선으로 행하는 경우에는 스텝 S69a로, Y라인 우선으로 행하는 경우에는 스텝 S69b로 진행한다. 또, 구제 판정순은 미리 초기 설정할 수가 있다.

우선, X라인 우선으로 행하는 처리는, 스텝 S69a에서 Y라인 방향의 불량을 고려한 X라인의 구제 판정을 행하고, 다음에, 스텝 S70a에서 X라인 방향의 불량을 고려한 Y라인의 구제 판정을 행한다.

다음에, Y라인 우선으로 행하는 처리는, 스텝 S69b에서 X라인 방향의 불량을 고려한 Y라인의 구제 판정을 행하고, 다음에, 스텝 S70b에서 Y라인 방향의 불량을 고려한 X라인의 구제 판정을 행한다.

이들의, 다른 방향의 라인을 고려한 구제 판정을 행하는 스텝(스텝 S69a, S69b, S70a 및 S70b)의 내용에 대해서는 후에 상술한다. 상술한 X라인 우선 혹은 Y라인 우선으로 행하는 처리가 종료하면 스텝 S71로 이행한다.

스텝 S71에서, 구제 불능이라고 판단된 영역에서 발생하고 있는 불량 형상의 분류 처리를 행하고, 불량 모드(불량 형상)를 분류하여 레벨 N의 치명 불량 비트 정보를 데이터 해석용 EWS(2)의 소정의 기억부에 기억한다.

그리고, 스텝 S72에서, N=Z인지의 여부를 검증하고, N=Z가 아니면, 스텝 S73로 N을 "1" 인크리먼트하여 스텝 S64로 되돌아간다. 이후, 스텝 S72에서 N=Z라고 판정될 때까지, 스텝 S64∼S73을 반복한다.

스텝 S72에서 N=Z가 판정되면, 스텝 S74에서, 이 칩이 최후의 칩인지의 여부를 판정하고, 최후의 칩이면 스텝 S76으로 이행하고, 최후가 아니면 스텝 S75에서 다음의 칩을 선택한 후, 스텝 S63으로 되돌아간다. 이후, 스텝 S74에서 최후의 칩이라고 판정될 때까지, 스텝 S63∼S75를 반복한다.

스텝 S74로 최후의 칩이라고 판정되면, 스텝 S76에서 1웨이퍼당 치명 불량 비트 정보의 집계 처리를 출력하고, 치명 불량 자동 추출 처리를 종료한다.

<X라인 구제 판정 처리 ③>

도 24는, 상술한 Y라인 방향의 불량을 고려한 X라인의 구제 판정 처리를 행하는 스텝(S69a, S70b)의 처리 내용을 나타내는 플로우차트이다. 이하, 도 24를 참조하여, 도 4 및 도 5에서 도시한 실시 형태 1의 X라인 구제 판정 처리 ①과 비교하면서, Y라인 방향의 불량을 고려한 X라인의 구제 판정 처리 ③의 흐름을 설명한다.

우선, 스텝 S81에서, 실시 형태 1의 스텝 S21과 마찬가지로, 치환 최소 단위 (n1×m1)로 축퇴한 FBM을 제1 축퇴 픽셀로서 축퇴한다.

스텝 S82에서는, 실시 형태 1의 스텝 S22와 마찬가지로, 스텝 S81에서 축퇴한 FBM을 1×(mx/my) 픽셀로 더욱 축퇴하여 제2 축퇴 픽셀로 이루어지는 축퇴 FBM을 작성한다.

다음에, 스텝 S83에서, ax, ay에 "1"을 대입한다. 계속해서, 스텝 S84에서, 실시 형태 1의 스텝 S25와 마찬가지로, X(ax, ay)의 X라인 치환 대상 영역 내의 불량 픽셀수를 카운트하여, 치환 가능 픽셀수 a(ax, ay)로부터 카운트한 불량 픽셀수를 감산한다.

다음에, 스텝 S85에서, 스텝 S84의 감산 처리 후의 치환 가능 픽셀수 a(ax, ay)의 값이 O 미만(마이너스)인지 O 이상인지를 판정하고, O 이상이면, 정상 구제 가능하다고 판단하고, 스텝 S86A에서, X(ax, ay)로 표현되는 X라인 치환 대상 영역 내의 불량 픽셀 내에서 발생하고 있는 불량 비트의 정보를 소거하고, 다음의 X라인 치환 대상 영역을 검증하기 위해서 스텝 S87로 진행한다.

한편, 스텝 S85에서 0 미만이라고 판정되면, 레벨 N에서는 구제 불가능하다고 판단하고, 스텝 S86B에서, 불량 픽셀이 있는 장소를 레벨 N의 불량 발생 장소(치명 불량 비트 정보)로서 데이터 해석용 EWS(2) 내의 소정의 기억부에 기억하고, 불량픽셀 내의 불량 비트 정보를 소거하고, 다음의 X라인 치환 대상 영역을 검증하기 위해서 스텝 S87로 진행한다.

스텝 S87에서, 다음의 X라인 치환 대상 영역에 검증 대상을 바꾸기 위해서, ax를 "1" 인크리먼트한다. 그리고, 스텝 S88에서, ax의 값이 {n/(n1·nx)} (= ax의 최대치) 이하인지의 여부를 판정하고, ax≤{n/(n1· nx)}의 경우에는 스텝 S84로 되돌아가, 다음의 X라인 치환 대상 영역의 구제 판정을 행한다. 이후, 스텝 S88에서 ax>{n/(n1·nx)}라고 판정될 때까지, 스텝 S84∼S88을 반복한다.

스텝 S88에서 ax>{n/(n1·nx)}라고 판정하면, ax에 대해서는 1라인분 완료하였다고 판단하고, 스텝 S89에서 ax를 초기치 (1)로 복귀하여, ay를 "1" 인크리먼트한다.

그리고, 스텝 S90에서, ay의 값에 대해 {m/(m1·mx)} (=ay의 최대치) 이하인지의 여부를 판정하고, ay≤{m/(m1·mx)}의 경우에는 스텝 S84로 되돌아가, 다음의 X라인 치환 대상 영역의 구제 판정을 행한다. 이후, 스텝 S90에서 ay>{m/(m1·mx)}라고 판정될 때까지, 스텝 S84∼S90을 반복한다.

최종적으로, 스텝 S90에서 ay>{m/(m1·mx)}가 판정되면, 1칩 내의 전 X라인 치환 대상 영역의 구제 판정을 완료한 것으로 되기 때문에, 본 처리를 종료한다.

<Y라인 구제 판정 처리 ④>

도 25는, 상술한 X라인 방향의 불량을 고려한 Y라인의 구제 판정 처리를 행하는 스텝(S70a, S69b)의 처리 내용을 나타내는 플로우차트이다. 이하, 도 25를 참조하여, 도 6 및 도 7에서 도시한 실시 형태 1의 Y라인 구제 판정 처리 ②와 비교하면서, X라인 방향의 불량을 고려한 Y라인의 구제 판정 처리 ④의 흐름을 설명한다.

우선, 스텝 S91에서, 실시 형태 1의 스텝 S41과 마찬가지로, 치환 최소 단위(n1×m1)로 축퇴한 FBM을 제3 축퇴 픽셀로서 축퇴한다.

스텝 S92에서는, 실시 형태 1의 스텝 S42와 마찬가지로, 스텝 S91에서 축퇴한 FBM을 (ny/nx)×1픽셀로 더욱 축퇴하여 제4 축퇴 픽셀로 이루어지는 축퇴 FBM을 작성한다.

다음에, 스텝 S93에서, bx, by에 "1"을 대입한다. 계속해서, 스텝 S94에서, 실시 형태 1의 스텝 S45와 마찬가지로, Y(bx, by)의 Y라인 치환 대상 영역 내의 불량 픽셀수를 카운트하고, 치환 가능 픽셀수 b(bx, by)로부터 카운트한 불량 픽셀수를 감산한다.

다음에, 스텝 S95에서, 스텝 S94의 감산 처리 후의 치환 가능 픽셀수 b(bx, by)의 값이 0 미만(마이너스)인지 O 이상인지를 판정하여, O 이상이면, 정상 구제 가능하다고 판단하고, 스텝 S96A에서 Y(bx, by)로 표현되는 Y라인 치환 대상 영역 내의 불량 픽셀 내에서 발생하고 있는 불량 비트의 정보를 소거하고, 다음의 Y라인 치환 대상 영역을 검증하기 위해서 스텝 S97로 진행한다.

한편, 스텝 S95에서 0 미만이라고 판정되면, 레벨 N에서는 구제 불가능하다고 판단하고, 스텝 S96B에서, 불량 픽셀이 있는 장소를 레벨 N의 불량 발생 장소(치명 불량 비트 정보)로서 데이터 해석용 EWS(2) 내의 소정의 기억부에 기억하고, 불량 픽셀 내의 불량 비트 정보를 소거하여, 다음의 Y라인 치환 대상 영역을 검증하기 위해서 스텝 S97로 진행한다.

스텝 S97에서, 다음의 Y라인 치환 대상 영역에 검증 대상을 바꾸기 위해서,bx를 "1" 인크리먼트한다. 그리고, 스텝 S98에서, bx의 값이 {n/(n1·nx)}(=bx의 최대치) 이하인지의 여부를 판정하고, bx≤{n/(n1· nx)}의 경우에는 스텝 S94로 되돌아가, 다음의 Y라인 치환 대상 영역의 구제 판정을 행한다. 이후, 스텝 S98에서 bx>{n/(n1·nx)}라고 판정될 때까지, 스텝 S94∼S98을 반복한다.

스텝 S98에서 bx>{n/(n1·nx)}라고 판정하면, bx에 대해서는 1라인분 완료하였다고 판단하고, 스텝 S99에서 bx를 초기치 (1)로 복귀하여, by를 "1" 인크리먼트한다.

그리고, 스텝 S100에서, by의 값에 대해 {m/(m1·my)} (= by의 최대치) 이하인지의 여부를 판정하고, by≤{m/(m1·my)}의 경우에는 스텝 S94로 되돌아가, 다음의 Y라인 치환 대상 영역의 구제 판정을 행한다. 이후, 스텝 S100에서 by>{m/(m1·my)}라고 판정될 때까지, 스텝 S94∼S100을 반복한다.

최종적으로, 스텝 S1OO에서 by>{m/(m1·my)}가 판정되면, 1칩 내의 전 Y라인 치환 대상 영역의 구제 판정을 완료한 것으로 되기 때문에, 본 처리를 종료한다.

<효과>

이와 같이, 실시 형태 2의 불량 해석 시스템은, 실시 형태 1과 마찬가지로, LSI 테스터(1)로써 웨이퍼의 전기적 테스트를 행한 결과로 입력하여, 데이터 해석용 EWS(2) 상에서 도 22 및 도 23∼도 25에서 도시한 처리를 자동적으로 실행함으로써, 미리 정해진 Z종류의 가상 설정 치환 능력에 기초하는 치명 불량 추출을 자동적으로 행할 수 있다.

이 때, X라인 구제 판정 처리는 Y라인 방향의 불량을 고려하여 행하고, Y라인 구제 판정 처리는 X라인 방향의 불량을 고려하여 행해지기 때문에, 비교적 정밀도가 높은 치명 불량 비트 정보를 얻을 수 있다.

또한, 실시 형태 2의 불량 해석 시스템은, 제1∼제Z의 레벨마다 치명 불량 비트 정보의 분류 처리를 행함으로써, 치명 불량 비트 정보의 레벨을 검증함으로써 불량의 위험도를 인식할 수가 있어, 위험도에 기초함으로써 불량 해석 시의 샘플링 등을 효율적으로 행할 수 있다.

<<실시 형태 3>>

<전체 처리>

도 26 및 도 27은, 본 발명의 실시 형태 3의 불량 해석 시스템에 의한 치명 불량 자동 추출 방법의 전체 처리의 흐름을 나타내는 플로우차트이다. 실시 형태 3의 전체 처리는 도 2 및 도 3에서 도시한 실시 형태 1의 전체 처리와 거의 마찬가지의 처리를 행하고, 실시 형태 3의 스텝 S101∼S117이 실시 형태 1의 스텝 S1∼S17에 대응하고 있다. 또, 실시 형태 3의 불량 해석 시스템의 하드웨어 구성은 도 1에서 도시한 실시 형태 1의 구성과 마찬가지이고, 이하에 진술하는 치명 불량 자동 추출 방법은, 테스터용 컴퓨터(1A)에서 집계된 FBM 정보를 데이터 해석용 EWS에서는 입력되는 스텝을 실행한 후에 행해진다.

단, 스텝 S108a 및 S109b의 Y라인 방향의 불량을 고려한 X라인의 구제 판정 처리 ⑤의 내용 및 S108b 및 S109a의 X라인 방향의 불량을 고려한 Y라인의 구제 판정 처리 ⑥의 내용은 후술하지만 도 4 및 도 5, 도 6 및 도 7에서 도시한 실시 형태 1의 구제 판정 처리 내용 ①, ②와는 다르다.

또한, 스텝 S114의 처리는, 구제 불능이라고 판단된 영역에서 발생하고 있는 불량 형상의 분류 처리를 행할 때까지는 실시 형태 1의 스텝 S14와 마찬가지이지만, 그 후, 설정된 레벨마다의 불량수를 데이터 해석용 EWS(2)의 소정의 기억부에 보존하는 점에서 다르다.

<X라인 구제 판정 처리 ⑤>

도 28 및 도 29은, 상술한 Y라인 방향의 불량을 고려한 X라인의 구제 판정 처리를 행하는 스텝(S108a, S109b)의 처리 내용을 나타내는 플로우차트이다. 실시 형태 3의 X라인 구제 판정 처리 ⑤는 도 4 및 도 5에서 도시한 실시 형태 1의 X라인 구제 판정 처리 ①과 거의 마찬가지의 처리를 행하고, 실시 형태 3의 스텝 S121∼S136이 실시 형태 1의 스텝 S21∼S36에 대응하고 있다.

단, 스텝 S129 및 스텝 S131의 처리 내용은 스텝 S29 및 S31의 처리 내용 외에, 불량의 레벨을 고려하고 있다.

즉, 스텝 S129의 처리는, 불량 픽셀이 있는 장소를「레벨 0」의 구제 불가 불량 발생 장소(치명 불량 비트 정보)로서 데이터 해석용 EWS(2) 내의 소정의 기억부에 기억하고, X(ax, ay)로 표현되는 X라인 치환 대상 영역 내의 불량 비트 정보를 소거하여, 다음의 X라인 치환 대상 영역을 검증하기 위해서 스텝 S133으로 진행하게 하는 처리이다.

또한, 스텝 S131의 처리는, X(ax, ay)로 표현되는 X라인 치환 대상 영역 전체를「레벨 N(N은 b-α, a-β가 큰 쪽)」의 구제 불가 불량 발생 장소(치명 불량 비트 정보)로서 데이터 해석용 EWS2내의 소정의 기억부에 기억하고, 이 X라인 치환대상 영역 내의 불량 비트 정보를 소거하여, 다음 X라인 치환 대상 영역을 검증하기 위해 스텝 S133으로 진행하게 하는 처리이다.

<Y라인 구제 판정 처리 ⑥>

도 30 및 도 31은, 상술한 X라인 방향의 불량을 고려한 Y라인의 구제 판정 처리를 행하는 스텝(S108b, S109a)의 처리 내용을 나타내는 플로우차트이다. 실시 형태 3의 Y라인 구제 판정 처리 ⑥은 도 4 및 도 5에서 도시한 실시 형태 1의 Y라인 구제 판정 처리 ②와 거의 마찬가지의 처리를 행하고, 실시 형태3의 스텝 S141∼S156이 실시 형태 1의 스텝 S41∼S56에 대응하고 있다.

단, 스텝 S149 및 스텝 S151의 처리 내용은 스텝 S49 및 S51의 처리 내용 외에, 불량의 레벨을 고려하고 있다.

즉, 스텝 S149의 처리는, 불량 픽셀이 있는 장소를「레벨 0」의 구제 불가 불량 발생 장소(치명 불량 비트 정보)로서 데이터 해석용 EWS(2) 내의 소정의 기억부에 기억하고, Y(bx, by)로 표현되는 Y라인 치환 대상 영역 내의 불량 비트 정보를 소거하여, 다음의 Y라인 치환 대상 영역을 검증하기 위해서 스텝 S153으로 진행하게 하는 처리이다.

또한, 스텝 S151의 처리는, Y(bx, by)로 표현되는 Y라인 치환 대상 영역 전체를「레벨 N(N은 b-α, a-β가 큰 쪽)」의 구제불가 불량 발생 장소(치명 불량 비트 정보)로서 데이터 해석용 EWS(2) 내의 소정의 기억부에 기억하고, 이 Y라인 치환 대상 영역 내의 불량 비트 정보를 소거하고, 다음의 Y라인 치환 대상 영역을 검증하기 위해 스텝 S153으로 진행하게 하는 처리이다.

<효과>

이와 같이, 실시 형태 3의 불량 해석 시스템은, 실시 형태 1과 마찬가지로, LSI 테스터(1)로써 웨이퍼의 전기적 테스트를 행한 결과로 입력하여, 데이터 해석용 EWS(2) 상에서 도 26 및 도 27∼도 30 및 도 31에서 도시한 처리를 자동적으로 실행함으로써, 종래, 인간이 수작업으로 행하고 있는 치명 불량 추출을 자동적으로 행하는 것이 가능하다.

이 때, X라인 구제 판정 처리는 Y라인 방향의 불량을 고려하여 행하고, Y라인 구제 판정 처리는 X라인 방향의 불량을 고려하여 행해지기 때문에, 비교적 정밀도가 높은 치명 불량 비트 정보를 얻을 수 있다.

또한, Y라인 및 X라인 치환 능력으로 결정되는 최대 능력(b, a)로부터 0에 걸쳐서 Y라인 및 X라인 설정 가상 치환 능력을 나타내는 α, β가 순차 설정되기 때문에, 실시 형태 1과 마찬가지로 정확한 치명 불량 비트 정보를 얻을 수 있다.

또한, 실시 형태 3의 불량 해석 시스템은, 레벨마다 치명 불량 비트 정보의 분류 처리를 행함으로써, 치명 불량 비트 정보의 레벨을 검증함으로써 불량의 위험도를 인식할 수가 있어, 위험도에 기초함으로써 불량 해석 시의 샘플링 등을 효율적으로 행할 수 있다.

<<실시 형태 4>>

도 32는, 본 발명의 실시 형태 4인 치명 불량 자동 추출 방법에 있어서의 치명 불량 집계 처리의 출력 결과를 나타내는 설명도이다. 도 32에서 도시한 출력 결과는, 도 2에서 도시한 실시 형태 1의 전체 처리의 스텝 S17에 의한 1웨이퍼당치명 불량의 집계 처리의 출력 결과에 상당한다.

도 32에 도시한 바와 같이, 피측정 샘플인 표시용의 웨이퍼(37) 상에 설치된 복수의 칩(38)을, 치명 불량 발생 칩(38a) 혹은 치명 불량 미발생 칩(38b)으로 분류하여 표시하고 있다.

이와 같이, 실시 형태 4는, 실시 형태 1의 치명 불량 자동 추출 방법에 의한 구제 판정 결과에 기초하여, 치명 불량 발생 칩과 치명 불량 미발생 칩을 식별 가능하게 웨이퍼맵으로서 표시함으로써, 해석용 웨이퍼 상의 치명 불량 칩의 분포를 시각적으로 파악할 수 있다.

또, 도 32에서 도시한 출력 결과는, 레벨 분류를 생략하여 모든 레벨로 치명 불량 비트 정보를 공통화함으로써, 도 22 및 도 23에서 도시한 실시 형태 2의 전체 처리의 스텝 S76 혹은 도 26 및 도 27에서 도시한 실시 형태 3의 전체 처리의 스텝 S117에 의한 1웨이퍼당 치명 불량의 집계 처리의 출력 결과로서도 출력 가능하다.

<<실시 형태 5>>

도 33은, 본 발명의 실시 형태 5인 치명 불량 자동 추출 방법에 있어서의 치명 불량 집계 처리의 출력 결과를 나타내는 설명도이다. 도 33에서 도시한 출력 결과는, 도 2에서 도시한 실시 형태 1의 전체 처리의 스텝 S17에 의한 1웨이퍼당 치명 불량의 집계 처리의 출력 결과에 상당한다.

도 33에 도시한 바와 같이, 피측정 샘플인 표시용의 웨이퍼(37) 상에 설치된 복수의 칩(38) 중의 치명 불량 발생 칩 상에, 치명 불량 비트 정보로 규정된 불량 영역인 페일 비트 영역(39a)을 표시하고 있다.

이와 같이, 실시 형태 5는, 실시 형태 1의 치명 불량 자동 추출 방법에 의한 구제 판정 결과에 기초하여, 치명 불량 발생 칩에서의 페일 비트 영역을 웨이퍼맵 상에 표시함으로써, 페일 비트 영역의 분포, 종류(블록, 라인, 비트 등)를 시각적으로 파악할 수 있다.

또, 도 33에서 도시한 출력 결과는, 레벨 분류를 생략하여 모든 레벨로 치명 불량 비트 정보를 공통화함으로써, 도 22 및 도 23에서 도시한 실시 형태 2의 전체 처리의 스텝 S76 혹은 도 26 및 도 27에서 도시한 실시 형태 3의 전체 처리의 스텝 S117에 의한 1웨이퍼당 치명 불량의 집계 처리의 출력 결과로서도 출력 가능하다.

<<실시 형태 6>>

도 34는, 본 발명의 실시 형태 6인 치명 불량 자동 추출 방법에 있어서의 치명 불량 집계 처리의 출력 결과를 나타내는 설명도이다. 도 34에서 도시한 출력 결과는, 도 2에서 도시한 실시 형태 1의 전체 처리의 스텝 S17에 의한 1웨이퍼당 치명 불량의 집계 처리의 출력 결과에 상당한다.

도 34에 도시한 바와 같이, 피측정 샘플인 표시용의 웨이퍼(37) 상에 설치된 복수의 칩(38) 상에, 비치명 불량의 페일 비트 영역(39b)을 표시하고 있다. 비치명 불량의 페일 비트 영역(39b)은, FBM 정보에서의 불량 비트 정보 중 치명 불량 비트 정보를 제외한 불량 비트 정보로 규정되는 불량 영역이다.

이와 같이, 실시 형태 6은, 실시 형태 1의 치명 불량 자동 추출 방법에 의한 구제 판정 결과에 기초하여, 비치명 불량의 페일 비트 영역을 웨이퍼맵 상에 표시함으로써, 수율에 영향받지 않는 페일 비트 영역의 분포, 종류(블록, 라인, 비트등)를 시각적으로 파악할 수 있다.

또한, 도 34에서 도시한 출력 결과는, 레벨 분류를 생략하여 모든 레벨로 치명 불량 비트 정보를 공통화함으로써, 도 22 및 도 23에서 도시한 실시 형태 2의 전체 처리의 스텝 S76 혹은 도 26 및 도 27에서 도시한 실시 형태 3의 전체 처리의 스텝 S117에 의한 1웨이퍼당 치명 불량의 집계 처리의 출력 결과로서도 출력 가능하다.

<<실시 형태 7>>

도 35 및 도 36은, 본 발명의 실시 형태 7인 치명 불량 자동 추출 방법에 있어서의 치명 불량 집계 처리의 출력 결과를 나타내는 설명도이다. 도 35 및 도 36에서 도시한 출력 결과는, 도 22 및 도 23에서 도시한 실시 형태 2의 전체 처리의 스텝 S76 혹은 도 26 및 도 27에서 도시한 실시 형태 3의 전체 처리의 스텝 S117에 의한 1웨이퍼당 치명 불량의 집계 처리의 출력 결과에 상당한다.

도 35에 도시한 바와 같이, 피측정 샘플인 표시용의 웨이퍼(37) 상에 설치된 복수의 칩(38) 중에 레벨 A(A=0, 1, 2, …중 어느 하나)의 치명 불량 비트 정보로 규정되는 페일 비트 영역(36A)을 표시하고 있다.

도 36에 도시한 바와 같이, 피측정 샘플인 웨이퍼(37) 상에 설치된 복수의 칩(38) 중에 레벨 B(B=0, 1, 2, …중 어느 하나에서, 레벨 A와 다르다)의 치명 불량 비트 정보로 규정되는 페일 비트 영역(36B)을 표시하고 있다. 또, 도 35 및 도 36의 표시는 동시에 행하여도 별도로 행하여도 좋다.

이와 같이, 실시 형태 7은, 실시 형태 2 혹은 실시 형태 3의 치명 불량 자동추출 방법에 의한 판정 결과에 기초하여, 치명 불량 발생 칩에서의 페일 비트 영역을 레벨 단위에 웨이퍼맵 상에 표시함으로써, 레벨마다의 페일 비트 영역의 분포, 종류( 블록, 라인, 비트 등)를 시각적으로 파악할 수 있다.

<<실시 형태 8>>

도 37은, 본 발명의 실시 형태 8인 치명 불량 자동 추출 방법에 있어서의 치명 불량 집계 처리의 출력 결과를 나타내는 설명도이다. 도 37에서 도시한 출력 결과는, 도 22 및 도 23에서 도시한 실시 형태 2의 전체 처리의 스텝 S76 혹은 도 26 및 도 27에서 도시한 실시 형태 3의 전체 처리의 스텝 S117에 의한 1웨이퍼당 치명 불량의 집계 처리의 출력 결과에 상당한다.

도 37에 도시한 바와 같이, 피측정 샘플인 하나의 표시용의 웨이퍼(37) 상에 설치된 복수의 칩(38) 중에 레벨 A(A=0, 1, 2, …중 어느 하나)의 치명 불량 비트 정보로 규정되는 페일 비트 영역(36A)과, 레벨 B(B=0, 1, 2, ···중 어느 하나로, 레벨 A와는 다르다)의 치명 불량 비트 정보로 규정되는 페일 비트 영역(36B)을 일괄해서 표시하고 있다.

이와 같이, 실시 형태 8은, 실시 형태 2 혹은 실시 형태 3의 치명 불량 자동 추출 방법에 의한 구제 판정 결과에 기초하여, 치명 불량 비트 정보로 규정되는 페일 비트 영역을 복수의 레벨 단위로 웨이퍼맵 상에 일괄 표시함으로써, 레벨마다의 페일 비트 영역의 분포, 종류(블록, 라인, 비트 등)를 시각적으로 파악할 수 있기 때문에, 일괄 표시된 복수의 레벨 사이의 페일 비트 영역의 분포, 종류의 상관 관계를 시각적으로 순간에 파악할 수 있다.

<<실시 형태 9>>

<하드 구성>

도 38은 본 발명의 실시 형태 9인 불량 해석 시스템의 시스템 구성을 나타내는 블록도이다. 상기 도면에 도시한 바와 같이, 도 1에서 도시한 실시 형태 1의 불량 해석 시스템과 거의 마찬가지의 구성이지만, 결함 데이터 베이스(4)가 추가된 점이 다르다.

결함 데이터 베이스(4)에는, 해석용 웨이퍼 상의 패턴 결함, 이물 등을 포함하는 결함 영역의 정보가 축적되어 있다. 결함 영역은 기존의 결함 검사 장치로 검출할 수가 있다. 이러한 결함 영역의 정보가 축적된 결함 데이터 베이스(4)는 대응의 커넥터(12)에 의해, LSI 테스터(1), 데이터 해석용 EWS(2) 사이에 네트워크를 구축하고 있다. 또, 다른 구성은 도 1과 마찬가지이므로, 설명은 생략한다.

<분류 방법>

도 39는, 실시 형태 9의 치명 불량 자동 추출 방법에 있어서의 치명 불량 집계 처리에 있어서의 분류 방법을 나타내는 설명도이다. 도 39에서 도시한 분류 방법은, 도 2 및 도 3에서 도시한 실시 형태 1의 전체 처리의 스텝 S17에 의한 1웨이퍼당 치명 불량의 집계 처리로 행하는 분류 방법에 상당한다.

도 39에 도시한 바와 같이, 결함 데이터 베이스(4)로부터 얻어진 패턴 결함 영역(41a∼41c)과, 치명 불량의 페일 비트 영역(40a) 및 비치명 불량의 페일 비트 영역(40b)을 좌표계를 일치시켜 동일 평면 상에서 비교한다.

패턴 결함 영역(41a∼41c)은 상술한 바와 같이 해석용 웨이퍼 상의 패턴 결함, 이물 등의 영역이다. 치명 불량의 페일 비트 영역(40a) 및 비치명 불량의 페일 비트 영역(40b)은 실시 형태 1의 치명 불량 자동 추출 방법으로 추출된 치명 불량의 페일 비트 영역(39a: 도 33 참조) 및 비치명 불량의 페일 비트 영역(39b: 도 34 참조)을 상기 패턴 결함 영역(41a∼41c)의 좌표계로 변환하여 얻어진 영역이다.

도 39에 도시한 바와 같이, 치명 불량의 페일 비트 영역(40a) 및 비치명 불량의 페일 비트 영역(40b)의 좌표로부터 거리 T의 영역을 설정하고, 패턴 결함 영역(41a∼41c)이 치명 불량의 페일 비트 영역(40a) 혹은 비치명 불량의 페일 비트 영역(40b)으로부터 거리 T의 범위 내에 있는지 범위 외에 있는지를 판정한다.

그리고, 도 39에 도시한 바와 같이, 치명 불량의 페일 비트 영역(40a)으로부터 거리 T의 범위인 제1 영역 내에 존재하는 패턴 결함 영역(41a)을 치명 결함, 비치명 불량의 페일 비트 영역(40b)으로부터 거리 T의 범위 내인 제2 영역 내에 존재하는 패턴 결함 영역(41b)을 비치명 불량 결함, 제1 및 제2 영역 내에 존재하지 않는 패턴 결함 영역(41c)을 무영향 결함으로서 식별하고 있다.

이와 같이, 실시 형태 9는, 실시 형태 1의 치명 불량 자동 추출 방법에 의한 구제 판정 결과와 결함 데이터 베이스로부터 얻어지는 패턴 결함 영역을 대조함으로써, 수율에 영향을 주는 치명 결함과, 불량에는 영향을 주지만 수율에는 영향을 주지 않는 비치명 불량 결함과, 불량에 영향을 주지 않는 무영향 결함과 패턴 결함을 분류할 수가 있다.

또, 도 39에서 도시한 분류 방법은, 레벨 분류를 생략하여 모든 레벨로 치명 불량 비트 정보를 공통화함으로써, 도 22 및 도 23에서 도시한 실시 형태 2의 전체처리의 스텝 S76 혹은 도 26 및 도 27에서 도시한 실시 형태3의 전체 처리의 스텝 S117에 의한 1웨이퍼당 치명 불량의 집계 처리의 분류 방법으로서 이용하는 것도 가능해진다.

<<실시 형태 10>>

도 40은, 본 발명의 실시 형태 10인 치명 불량 자동 추출 방법에 있어서의 치명 불량 집계 처리에 있어서의 분리 방법을 나타내는 설명도이다. 도 40에서 도시한 분리 방법은, 도 22 및 도 23에서 도시한 실시 형태 2의 전체 처리의 스텝 S76 혹은 도 40에서 도시한 실시 형태 3의 전체 처리의 스텝 S117에 의한 1웨이퍼당 치명 불량의 집계 처리의 출력 결과의 분리 방법이다. 또, 실시 형태 10의 불량 해석 시스템의 하드웨어 구성은 도 38에서 도시한 실시 형태 9의 구성과 마찬가지이다.

도 40에 도시한 바와 같이, 패턴 결함 영역(41d∼41g)과, 레벨 A(A=0, 1, 2, … 중 어느 하나)의 페일 비트 영역(35A), 레벨 B (B=0, 1, 2,… 중 어느 하나로, 레벨 A와는 다른)의 페일 비트 영역(35B) 및 비치명 불량의 페일 비트 영역(40b)을 동일한 웨이퍼 영역(33) 상에서 비교한다.

패턴 결함 영역(41d∼41g)은 상술한 바와 같이 웨이퍼 상의 패턴 결함, 이물 등의 영역이다. 레벨 A의 페일 비트 영역(35A), 레벨 B의 페일 비트 영역(35B) 및 비치명 불량의 페일 비트 영역(40b)는 실시 형태 2 혹은 실시 형태 3의 치명 불량 자동 추출 방법으로 추출된 레벨 A의 페일 비트 영역(36A: 도 35 참조), 레벨 B의 페일 비트 영역(36B: 도 36 참조) 및 비치명 불량의 페일 비트 영역(39)을, 상기패턴 결함 영역(41d∼41g)의 좌표계로 변환한 영역이다.

도 40에 도시한 바와 같이, 레벨 A의 페일 비트 영역(35A), 레벨 B의 페일 비트 영역(35B) 및 비치명 불량의 페일 비트 영역(40b)의 좌표에서 거리 T의 영역을 설정하고, 패턴 결함 영역(41d∼41g)이 레벨 A의 페일 비트 영역(35A), 레벨 B의 페일 비트 영역(35B) 혹은 비치명 불량의 페일 비트 영역(40b)으로부터 거리 T의 범위 내에 있는지 범위 외에 있는 지를 판정한다.

그리고, 도 40에 도시한 바와 같이, 레벨 A의 페일 비트 영역(35A)에서 거리 T의 범위인 제1 영역 내에 존재하는 패턴 결함 영역(41d)을 레벨 A의 치명 결함, 레벨 B의 페일 비트 영역(35B)으로부터 거리 T의 범위인 제2 영역 내에 존재하는 패턴 결함 영역(41e)을 레벨 B의 치명 결함, 비치명 불량의 페일 비트 영역(40b)에서 거리 T의 범위 내인 제3 영역 내에 존재하는 패턴 결함 영역(41f)을 치명 불량 이외의 불량과 일치하는 비치명 불량 결함, 제1∼제3 영역 내에 존재하지 않는 패턴 결함 영역(41g)을 무영향 결함으로서 식별하고 있다.

이와 같이, 실시 형태 10은, 실시 형태 2 혹은 실시 형태 3의 치명 불량 자동 추출 방법에 의한 판정 결과와 결함 데이터 베이스로부터 얻어지는 패턴 결함 영역을 대조함으로써, 레벨 분류된 수율에 영향을 주는 치명 결함과, 불량에는 영향을 주지만 수율에는 영향을 주지 않는 비치명 불량 결과와, 불량에 영향을 주지 않는 무영향 결함과 패턴 결함을 분류할 수가 있다.

<<실시 형태 11>>

도 41∼도 43은, 본 발명의 실시 형태 11인 치명 불량 자동 추출 방법에 있어서의 치명 불량 집계 처리의 출력 결과를 나타내는 설명도이다. 도 41∼도 43에서 도시한 출력 결과는, 도 39에서 도시한 실시 형태 9의 분류 방법에 기초하는 출력 결과이다.

도 41에 도시한 바와 같이, 피측정 샘플인 표시용의 웨이퍼(37) 상에 설치된 복수의 칩(38) 중에 있어서의 치명 결함 영역[42a: 도 39의 패턴 결함 영역(41a)에 상당]을 표시하고 있다.

도 42에 도시한 바와 같이, 웨이퍼(37) 상에 설치된 복수의 칩(38) 중에 있어서의 비치명 불량 결함 영역[42b: 도 39의 패턴 결함 영역(41b)에 상당)을 표시하고 있다.

도 43에 도시한 바와 같이, 웨이퍼(37) 상에 설치된 복수의 칩(38) 중에 있어서의 무영향 결함 영역[42c : 도 39의 패턴 결함 영역(41c)에 상당)을 표시하고 있다. 또, 도 41∼도 43의 표시는 동시에 행하여도 별도로 행하여도 좋다.

이와 같이, 실시 형태 11은, 실시 형태9의 식별 방법을 이용하여, 수율에 영향을 주는 치명 결함과, 불량에는 영향을 주지만 수율에는 영향을 주지 않는 비치명 불량 결함과, 불량에 영향을 주지 않는 무영향 결함으로 분류된, 패턴 결함의 무게마다의 발생 분포를 시각적으로 파악할 수 있다.

<<실시 형태 12>>

도 44∼도47은, 본 발명의 실시 형태 12인 치명 불량 자동 추출 방법에 있어서의 치명 불량 집계 처리의 출력 결과를 나타내는 설명도이다. 도 44∼도 47에서 도시한 출력 결과는, 도 40에서 도시한 실시 형태 10의 분류 방법에 기초하는 출력결과이다.

도 44에 도시한 바와 같이, 피측정 샘플인 표시용의 웨이퍼(37) 상에 설치된 복수의 칩(38) 중에 있어서의 레벨 A의 치명 결함 영역[34A : 도 40의 패턴 결함 영역(41d)에 상당]을 표시하고 있다.

도 45에 도시한 바와 같이, 피측정 샘플인 웨이퍼(37) 상에 설치된 복수의 칩(38)중에 있어서의 레벨 B의 치명 결함 영역[34B : 도 40의 패턴 결함 영역(41e)에 상당]을 표시하고 있다.

도 46에 도시한 바와 같이, 웨이퍼(37) 상에 설치된 복수의 칩(38) 중에 있어서의 비치명 불량 결함 영역[34C : 도 40의 패턴 결함 영역(41f)에 상당]을 표시하고 있다.

도 47에 도시한 바와 같이, 웨이퍼(37) 상에 설치된 복수의 칩(38) 중에 있어서의 무영향 결함 영역[34D: 도 40의 패턴 결함 영역(41g)에 상당]을 표시하고 있다. 또, 도 44∼도 47의 표시는 동시에 행하여도 별도로 행하여도 좋다.

이와 같이, 실시 형태 12는, 실시 형태 10의 식별 방법을 이용하여, 수율에 영향을 주는 레벨 분류된 치명 결함과, 불량에는 영향을 주지만 수율에는 영향을 주지 않는 비치명 불량 결함과, 불량에 영향을 주지 않는 무영향 결함으로 분류된, 레벨마다의 패턴 결함의 발생 분포를 시각적으로 파악할 수 있다.

<<실시 형태 13>>

도 48은, 본 발명의 실시 형태 13인 치명 불량 자동 추출 방법에 있어서의 치명 불량 집계 처리의 출력 결과를 나타내는 설명도이다. 도 48에서 도시한 출력결과는, 도 39에서 도시한 실시 형태 9의 분류 방법에 기초하는 출력 결과이다.

도 48A에 도시한 바와 같이, 피측정 샘플인 하나의 표시용의 웨이퍼(37) 상에 설치된 복수의 칩(38) 중에 있어서의 치명 결함 영역[42a : 도 39의 패턴 결함 영역(41a)에 상당]과 비치명 불량 결함 영역[42b : 도 39의 패턴 결함 영역(41b)에 상당]과 무영향 결함 영역[42c : 도 39의 패턴 결함 영역(41c)에 상당]을 일괄 표시하고 있다.

이와 같이, 실시 형태 13은, 실시 형태 9의 식별 방법을 이용하여, 수율에 영향을 주는 치명 결함과, 불량에는 영향을 주지만 수율에는 영향을 주지 않는 비치명 불량 결함과, 불량에 영향을 주지 않는 무영향 결함으로 분류된 패턴 결함을 하나의 웨이퍼 상에 식별 가능하게 표시함으로써, 패턴 결함의 무게마다의 발생 분포를 시각적으로 순간에 파악할 수 있다.

<<실시 형태 14>>

도 49는, 본 발명의 실시 형태 14인 치명 불량 자동 추출 방법에 있어서의 치명 불량 집계 처리의 출력 결과를 나타내는 설명도이다. 도 49에서 도시한 출력 결과는, 도 40에서 도시한 실시 형태 10의 분류 방법에 기초하는 출력 결과이다.

도 49에 도시한 바와 같이, 피측정 샘플인 하나의 웨이퍼(37) 상에 설치된 복수의 칩(38) 중에 있어서의 레벨 A의 치명 결함 영역[34A: 도 40의 패턴 결함 영역(41d)에 상당] 레벨 B의 치명 결함 영역[34B : 도 40의 패턴 결함 영역(41e)에 상당], 비치명 불량 결함 영역[34C : 도 40의 패턴 결함 영역(41f)에 상당] 및 무영향 결함 영역[34D: 도 40의 패턴 결함 영역(41g)에 상당]을 일괄해서 표시하고있다.

이와 같이, 실시 형태 14는, 실시 형태 10의 식별 방법을 이용하여, 수율에 영향을 주는 레벨로 분류된 치명 결함과, 불량에는 영향을 주지만 수율에는 영향을 주지 않는 비치명 불량 결함과, 불량에 영향을 주지 않는 무영향 결함으로 분류된 패턴 결함을 하나의 웨이퍼 상에 식별 가능하게 표시함으로써, 레벨마다의 패턴 결함의 발생 분포를 시각적으로 순간에 파악할 수 있다.

<<실시 형태 15>>

<하드 구성>

도 50은 본 발명의 실시 형태 15인 불량 해석 시스템의 시스템 구성을 나타내는 블록도이다. 상기 도면에 도시한 바와 같이, 도 1에서 도시한 실시 형태 1의 불량 해석 시스템과 거의 마찬가지의 구성이지만, WT 데이터 베이스(3)가 추가된 점이 다르다.

WT 데이터 베이스(3)에는, 해석용 웨이퍼 상의 복수의 칩의 전기적 시험에 의한 양부 판정을 행하는 웨이퍼 테스트(WT)의 결과가 축적되어 있다. WT는 치환용의 메모리 셀에 의한 치환이 가능한지의 여부를 포함해서 행해지기 때문에, WT에서 불량이라고 판정된 칩은 치환용 메모리 셀에서의 구제 불가능한 치명 불량을 갖는 칩이다. 또한, WT에서는 기능 불량, 스탠바이 전류 이상 불량 등의 카테고리별의 테스트가 행해진다. 이러한 WT 정보가 축적된 WT 데이터 베이스(3)는 커넥터(12)에 의해, LSI 테스터(1), 데이터 해석용 EWS(2) 사이에 네트워크를 구축하고 있다. 또, 다른 구성은 도 1과 마찬가지이기 때문에, 설명은 생략한다.

<제1 방법>

<전체 처리>

도 51 및 도 52는, 실시 형태 15의 불량 해석 시스템에 의한 치명 불량 자동 추출 방법의 제1 방법의 전체 처리의 흐름을 나타내는 플로우차트이다. 상기 도면에 도시한 바와 같이, 제1 방법의 전체 처리의 흐름은 도 2 및 도 3에서 도시한 실시 형태 1의 전체 처리의 흐름과 거의 마찬가지이며, 스텝 S2, S3 사이에 스텝 S18이 추가된 점만 다르다.

스텝 S18은, 스텝 S2의 다음에 실행되고, WT 데이터 베이스(3)에 축적된 과거의 WT 결과에 기초하여, 스텝 S2에서 선택된 칩에 대해, 스텝 S3∼S14의 치명 불량 자동 추출 처리 처리를 행하는지의 여부를 판정한다.

스텝 S18에서, 치명 불량 자동 추출 처리를 행한다고 판정한 경우에는 스텝 S3으로 이행하고, 실시 형태 1과 마찬가지의 치명 불량 자동 추출 처리가 실행되고, 치명 불량 자동 추출 처리를 행하지 않는다고 판정한 경우에는 스텝 S15로 이행하고, 치명 불량 자동 추출 처리를 행하지 않고 즉시 다음의 칩 선택 처리가 행해진다.

또, 스텝 S18에 있어서의 판단 기준은, (1) 불량 칩만을 대상으로 한다, (2) 불량 칩의 중에서 특정한 카테고리(기능 불량, 스탠바이 전류 이상 불량 등)에 속하는 불량 칩만을 대상으로 한다, (3) 복수의 카테고리 중 어느 하나에 속하는 불량 칩만을 대상으로 하는 등의 기준이 생각되고, 실시 형태 15에서는,이들 판단 기준에 해당하는 칩에 대해서만 치명 불량 자동 추출을 행하도록 하고 있다.

<제2 방법>

<전체 처리>

도 53 및 도 54는, 실시 형태 15의 불량 해석 시스템에 의한 치명 불량 자동 추출 방법의 제2 방법의 전체 처리의 흐름을 나타내는 플로우차트이다. 상기 도면 도시한 바와 같이, 제2 방법의 전체 처리의 흐름은 도 26 및 도 27에서 도시한 실시 형태 3의 전체 처리의 흐름과 거의 마찬가지이며, 스텝 S118이 추가된 점만 다르다.

스텝 S118은, 스텝 S102의 다음에 실행되고, WT 데이터 베이스(3)에 축적된 과거의 WT 결과에 기초하여, 스텝 S102에서 선택된 칩에 대한 스텝 S103∼S114의 치명 불량 자동 추출 처리를 행하는지의 여부를 판정한다.

스텝 S118에서, 치명 불량 자동 추출 처리를 행한다고 판정한 경우에는 스텝 S103으로 이행하고, 실시 형태 3과 마찬가지의 치명 불량 자동 추출 처리가 실행되고, 치명 불량 자동 추출 처리를 행하지 않는다고 판정한 경우에는 스텝 S115로 이행하여, 치명 불량 자동 추출 처리를 행하지 않고 즉시 다음의 칩 선택 처리가 행해진다.

또, 스텝 S118에 있어서의 판단 기준은, 제1 방법의 스텝 S18에 있어서의 판단 기준과 마찬가지이다.

<효과>

이와 같이, 치명 불량 자동 추출 방법의 실행 시에 WT 데이터 베이스(3)에 축적된 WT 결과를 참조하여, 치명 불량 자동 추출 대상의 칩을 압축시킴으로써, 치명 불량 자동 추출 처리를 단시간에 행할 수 있다. 또한, 판단 기준으로서 상기한 (2) 혹은 (3)을 채용함으로써, 불량 카테고리마다의 치명 불량의 자동 집계를 행하는 것도 가능해진다.

<<기록 매체에의 적용>>

실시 형태 1∼실시 형태 15에서 진술한 치명 불량 자동 추출 방법을 기술한 치명 불량 자동 추출 처리 실행 프로그램을 데이터 해석용 EWS(2)의 CPU가 판독 가능한 CD-ROM(5: 도 1 참조) 등의 기록 매체에 기록시키고, CD-ROM(5)에 기록된 치명 불량 자동 추출 처리 실행 프로그램에 기초하여 데이터 해석용 EWS(2)가 치명 불량 자동 추출 처리를 실행하도록 구성하여도 좋다.

이상 설명한 바와 같이, 본 발명에 있어서의 불량 해석 시스템의 데이터 해석 수단은, 메모리 셀 시험 결과에 기초하여, Y방향의 불량을 고려한 X방향 치환 능력에 의한 X방향 구제 판정 처리와 X방향의 불량을 고려한 Y방향 치환 능력에 의한 Y방향 구제 판정 처리와의 연속 처리 및 치명 불량 집계 처리를 포함하는 치명 불량 자동 추출 처리를 실행함으로써, 자동적으로 치명 불량 비트 정보를 집계할 수가 있다.

이 때, X방향 구제 판정 처리는 Y방향의 불량을 고려하여 행하고, Y방향 구제 판정 처리는 X방향의 불량을 고려하여 행해지기 때문에, 비교적 정밀도가 높은 치명 불량 비트 정보를 얻을 수 있다.

본 발명에 따른 불량 해석 시스템에 있어서, Y방향 및 X방향 가상 치환 능력은 각각 Y방향 및 X방향 치환 능력으로 결정되는 최대 능력으로부터 0에 걸쳐서 각각 설정되는 제3 수의 Y방향 및 X방향 설정 가상 치환 능력을 포함하며, X방향 및 Y방향 구제 판정 처리는, 제3 수의 Y방향 및 X방향 가상 치환 능력마다 연속하여 제3 수회 행해지기 때문에, 실제의 Y방향 및 X방향 치환 능력에 따라서 정밀하게 Y방향 및 X방향의 불량을 고려한 X방향 및 Y방향 구제 판정 처리를 각각 행할 수 있고, 그 결과, 정확한 치명 불량 비트 정보를 얻을 수 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 치명 불량 비트 정보는, 제3 수회 행해지는 X방향 구제 판정 처리 및 Y방향 구제 판정 처리에서 구제 불능이라고 판정될 때의 Y방향 설정 가상 치환 능력 및 X방향 설정 가상 치환 능력 중 적어도 한쪽의 능력에 기초하여, 미리 설정된 복수의 레벨 중 어느 하나로 레벨 설정되기 때문에, 치명 불량 비트 정보의 레벨을 검증함으로써 불량의 위험도를 인식할 수가 있다.

본 발명에 따른 불량 해석 시스템에 있어서, 치명 불량 비트 정보는, 제 i(i= 1∼Z 중 어느 하나)의 X방향 구제 판정 처리 및 Y방향 구제 판정 처리에서 구제 불능이라고 인식되면, 제i의 레벨로 분류할 수가 있기 때문에, 치명 불량 비트 정보의 레벨을 검증함으로써 불량의 위험도를 인식할 수가 있다.

본 발명에 따른 불량 해석 시스템의 데이터 해석 수단에 있어서의 치명 불량 집계 처리는, (f) 복수의 칩중 치명 불량 비트 정보를 갖는 칩이 시각 인식 가능한 표시용 웨이퍼를 표시하는 스텝을 포함하기 때문에, 표시용 웨이퍼를 관찰함으로써, 웨이퍼 상의 치명 불량의 칩의 분포를 인식할 수가 있다.

본 발명에 따른 불량 해석 시스템의 데이터 해석 수단에 있어서의 치명 불량 집계 처리는, (f) 치명 불량 비트 정보로 규정되는 불량 영역이 시각 인식 가능한 표시용 웨이퍼를 표시하는 스텝을 포함하기 때문에, 표시용 웨이퍼를 관찰함으로써, 웨이퍼 상의 치명 불량 영역의 분포를 인식할 수가 있다.

본 발명에 따른 불량 해석 시스템의 데이터 해석 수단에 있어서의 치명 불량 집계 처리는, (f) 불량 비트 정보로부터 치명 불량 비트 정보를 제외한 비치명 불량 비트 정보로 규정되는 불량 영역이 시각 인식 가능한 표시용 웨이퍼를 표시하는 스텝을 포함하기 때문에, 표시용 웨이퍼를 관찰함으로써, 웨이퍼 상의 비치명 불량 영역의 분포를 인식할 수가 있다.

본 발명에 따른 불량 해석 시스템의 데이터 해석 수단에 있어서의 치명 불량 집계 처리는, (f) 제1 레벨의 치명 불량 비트 정보로 규정되는 불량 영역이 시각 인식 가능한 제1 표시용 웨이퍼를 표시하는 스텝과, (g) 제1 레벨과는 다른 제2 레벨의 치명 불량 비트 정보로 규정되는 불량 영역이 시각 인식 가능한 제2 표시용 웨이퍼를 표시하는 스텝을 포함하기 때문에, 제1 및 제2 표시용 웨이퍼를 각각 관찰함으로써, 웨이퍼 상의 제1 및 제2 레벨의 치명 불량 영역의 분포를 인식할 수가 있다.

본 발명에 따른 불량 해석 시스템의 데이터 해석 수단에 있어서의 치명 불량 집계 처리는, (f) 제1 레벨의 치명 불량 비트 정보로 규정되는 불량 영역과, 제1 레벨과는 다른 제2 레벨의 치명 불량 비트 정보로 규정되는 불량 영역을 식별하여 시각 인식 가능한 표시용 웨이퍼를 표시하는 스텝을 포함하기 때문에, 표시용 웨이퍼를 관찰함으로써, 웨이퍼 상의 제1 및 제2 레벨의 치명 불량 영역의 분포를 동시에 인식할 수가 있다.

본 발명에 따른 불량 해석 시스템의 데이터 해석 수단에 있어서의 치명 불량 집계 처리는, (f) 결함 영역 정보부여 수단으로부터 얻은 결함 영역 정보로 규정되는 결함 영역을, 치명 불량 비트 정보로 규정되는 불량 영역을 기점으로 한 제1 영역내에 존재하는 치명 불량 결함 영역과, 불량 비트 정보로부터 치명 불량 비트 정보를 제외한 비치명 불량 비트 정보로 규정되는 불량 영역을 기점으로 한 제2 영역내에 존재하는 비치명 불량 결함 영역과, 제1 및 제2 영역 내에 존재하지 않는 무영향 결함 영역으로 분류하는 스텝을 포함하기 때문에, 결함 영역을 치명 불량 비트 정보와의 관계에 있어서 분류할 수가 있다.

본 발명에 따른 불량 해석 시스템의 데이터 해석 수단에 있어서의 치명 불량 집계 처리는, 스텝 (f)의 후, (g) 치명 불량 결함 영역이 시각 인식 가능한 제1 표시용 웨이퍼를 표시하는 스텝과, (h) 비치명 불량 결함 영역이 시각 인식 가능한 제2 표시용 웨이퍼를 표시하는 스텝과, (i) 무영향 결함 영역이 시각 인식 가능한 제3 표시용 웨이퍼를 표시하는 스텝을 더욱 포함하기 때문에, 제1∼제3 표시용 웨이퍼를 각각 관찰함으로써, 웨이퍼 상의 치명 불량 결함 영역, 비치명 불량 결함 영역 및 무영향 결함 영역의 분포를 각각 인식할 수가 있다.

본 발명에 따른 불량 해석 시스템의 데이터 해석 수단에 있어서의 치명 불량 집계 처리는, 스텝 (f)의 후, (g) 치명 불량 결함 영역, 비치명 불량 결함 영역 및 무영향 결함 영역의 각 영역을 식별하여 시각 인식 가능한 표시용 웨이퍼를 표시하는 스텝을 더욱 포함하기 때문에, 표시용 웨이퍼를 각각 관찰함으로써, 웨이퍼 상의 치명 불량 결함 영역, 비치명 불량 결함 영역 및 무영향 결함 영역의 분포를 동시에 인식할 수가 있다.

본 발명에 따른 불량 해석 시스템의 데이터 해석 수단에 있어서의 치명 불량 집계 처리는, (f) 결함 영역 정보 부여 수단으로부터 얻은 결함 영역 정보로 규정되는 결함 영역을, 제1 레벨의 치명 불량 비트 정보로 규정되는 불량 영역을 기점으로 한 제1 영역 내에 존재하는 제1 레벨의 치명 불량 결함 영역과, 제1 레벨과 다른 제2 레벨의 치명 불량 비트 정보로 규정되는 불량 영역을 기점으로 한 제2 영역 내에 존재하는 제2 레벨의 치명 불량 결함 영역과, 불량 비트 정보로부터 치명 불량 비트 정보를 제외한 비치명 불량 비트 정보로 규정되는 불량 영역을 기점으로 한 제3 영역 내에 존재하는 비치명 불량 결함 영역과, 제1∼ 제3 영역 내에 존재하지 않는 무영향 결함 영역으로 분류하는 스텝을 포함하기 때문에, 결함 영역을 제1 및 제2 레벨의 치명 불량 비트 정보와의 관계에 있어서 분류할 수가 있다.

본 발명에 따른 불량 해석 시스템의 데이터 해석 수단에 있어서의 치명 불량 집계 처리는, 스텝 (f)의 후, (g) 제1 레벨의 치명 불량 결함 영역이 시각 인식 가능한 제1 표시용 웨이퍼를 표시하는 스텝과, (h) 제2 레벨의 치명 불량 결함 영역이 시각 인식 가능한 제2 표시용 웨이퍼를 표시하는 스텝과, (i) 비치명 불량 결함 영역이 시각 인식 가능한 제3 표시용 웨이퍼를 표시하는 스텝과, (j) 무영향 결함 영역이 시각 인식 가능한 제4 표시용 웨이퍼를 표시하는 스텝을 포함하기 때문에, 제1∼제4 표시용 웨이퍼를 각각 관찰함으로써, 웨이퍼 상의 제1 및 제2 레벨의 치명 불량 결함 영역, 비치명 불량 결함 영역 및 무영향 결함 영역의 분포를 각각 인식할 수가 있다.

본 발명에 따른 불량 해석 시스템의 데이터 해석 수단에 있어서의 치명 불량 집계 처리는, 스텝 (f)의 후, (g) 치명 불량 결함 영역, 비치명 불량 결함 영역 및 무영향 결함 영역의 각 영역을 식별하여 시각 인식 가능한 표시용 웨이퍼를 표시하는 스텝을 더욱 포함하기 때문에, 표시용 웨이퍼를 각각 관찰함으로써, 웨이퍼 상의 제1 및 제2 레벨의 치명 불량 결함 영역, 비치명 불량 결함 영역 및 무영향 결함 영역의 분포를 동시에 인식할 수가 있다.

본 발명에 따른 불량 해석 시스템의 데이터 해석 수단에 있어서의 치명 불량 집계 처리는, X방향 구제 판정 처리 및 Y방향 구제 판정 처리 전에 행해지고, 웨이퍼 테스트 정보에 기초하여, 복수의 칩중 소정의 조건을 만족하는 칩에 대해서만, X방향 구제 판정 처리 및 Y방향 구제 판정 처리를 행하게 하는 칩 선별 처리를 더욱 포함하기 때문에, X방향 구제 판정 처리 및 Y방향 구제 판정 처리를 필요 최소한의 칩에 대해 행할 수 있어, 실행 시간의 단축을 도모할 수 있다.

본 발명에 있어서의 본 발명에 따른 치명 불량 추출 방법은, 스텝 (a)에서 얻은 메모리 셀 시험 결과에 기초하여, 스텝 (b) 및 스텝 (c)에 의한 Y방향의 불량을 고려한 X방향 치환 능력에 의한 X방향 구제 판정 처리와, 스텝 (d) 및 스텝 (e)에 의한 X방향의 불량을 고려한 Y방향 치환 능력에 의한 Y방향 구제 판정 처리 및 스텝 (f)에 의한 치명 불량 집계 처리에 따라서 행해진다.

상기 X방향 구제 판정 처리는 Y방향의 불량을 고려하여 행하고, 상기 Y방향구제 판정 처리는 X방향의 불량을 고려하여 행해지기 때문에, 비교적 정밀도가 높은 치명 불량 비트 정보를 얻을 수 있다.

본 발명에 있어서의 본 발명에 따른 기록 매체는, 본 발명에 따른 치명 불량 추출 방법을 컴퓨터에 실행시키기 위한 프로그램이 기록되어 있기 때문에, 이 프로그램을 컴퓨터에 실행시킴으로써, 자동적으로 치명 불량 비트 정보를 집계할 수가 있다.

Claims (3)

1. 복수의 칩을 갖는 해석용 웨이퍼에 대한 불량 해석 시스템 - 상기 복수의 칩은 각각, X방향 및 Y방향으로 규정되는 매트릭스형으로 배치된 복수의 메모리 셀과 상기 복수의 메모리 셀중의 불량 메모리 셀로 치환 가능한 치환 메모리 셀군을 지니고, 상기 치환 메모리 셀군은 X방향 및 Y방향으로 각각 소정의 X방향 치환 능력 및 소정의 Y방향 치환 능력으로 치환 가능함 - 에 있어서,

   상기 복수의 칩 각각에 있어서의 상기 복수의 메모리 셀의 양호/불량을 검출하여 불량의 메모리 셀에는 불량 비트 정보를 부가한 메모리 셀 시험 결과를 출력하는 메모리 셀 시험 수단과,

   상기 메모리 셀 시험 결과에 기초하여, 상기 Y방향의 불량을 고려한 상기 X방향 치환 능력에 의한 X방향 구제 판정 처리와 상기 X방향의 불량을 고려한 상기 Y방향 치환 능력에 의한 Y방향 구제 판정 처리와의 연속 처리 및 치명 불량 집계 처리를 포함하는 치명 불량 자동 추출 처리를 실행하는 데이터 해석 수단

   을 구비하고,

   상기 X방향 구제 판정 처리는,

   (a) 상기 복수의 메모리 셀을 복수의 X방향 치환 대상 메모리 셀군으로 축퇴하고, 상기 복수의 X방향 치환 대상 메모리 셀군 각각에 대해, 상기 불량 비트 정보 및 미리 정해진 Y방향 가상 치환 능력에 기초하여, 상기 Y방향의 불량을 고려하여 양호/불량을 판정하는 스텝과,

   (b) 상기 복수의 X방향 치환 대상 메모리 셀군 중, 상기 스텝 (a)에서 불량으로 판정된 제1 수의 X방향 치환 대상 메모리 셀군 각각을, 상기 X방향 치환 능력에 기초하여 구제 가능한 범위에서 구제 판정하는 스텝을 포함하며,

   상기 Y방향 구제 판정 처리는,

   (c) 상기 복수의 메모리 셀을 복수의 Y방향 치환 대상 메모리 셀군으로 축퇴하고, 상기 복수의 Y방향 치환 대상 메모리 셀군 각각에 대해, 상기 불량 비트 정보 및 미리 정해진 X방향 가상 치환 능력에 기초하여, 상기 X방향의 불량을 고려하여 양호/불량을 판정하는 스텝과,

   (d) 상기 복수의 Y방향 치환 대상 메모리 셀군 중, 상기 스텝 (c)에서 불량으로 판정된 제2 수의 Y방향 치환 대상 메모리 셀군 각각을, 상기 Y방향 치환 능력에 기초하여 구제 가능한 범위에서 구제 판정하는 스텝을 포함하며,

   상기 치명 불량 집계 처리는,

   (e) 상기 메모리 셀 시험 결과의 상기 불량 비트 정보 중, 상기 X방향 구제 판정 처리 및 상기 Y방향 구제 판정 처리에서 구제할 수 없던 메모리 셀의 불량 비트 정보인 치명 불량 비트 정보를 집계하는 스텝을 포함하는 불량 해석 시스템.
2. 복수의 칩을 갖는 해석용 웨이퍼에 대한 치명 불량 추출 방법 - 상기 복수의 칩은 각각, X방향 및 Y방향에서 규정되는 매트릭스형으로 배치된 복수의 메모리 셀과 상기 복수의 메모리 셀 중의 불량 메모리 셀로 치환 가능한 치환 메모리 셀군을 지니고, 상기 치환 메모리 셀군은 X방향 및 Y방향으로 각각 소정의 X방향 치환 능력 및 소정의 Y방향 치환 능력으로 치환 가능함 - 에 있어서,

   (a) 상기 복수의 칩 각각에 있어서의 상기 복수의 메모리 셀의 양호/불량을 검출하여 불량의 메모리 셀에는 불량 비트 정보를 부가한 메모리 셀 시험 결과를 얻는 스텝과,

   (b) 상기 복수의 메모리 셀을 복수의 X방향 치환 대상 메모리 셀군으로 축퇴하고, 상기 복수의 X방향 치환 대상 메모리 셀군 각각에 대해, 상기 메모리 셀 시험 결과의 상기 불량 비트 정보 및 미리 정해진 Y방향 가상 치환 능력에 기초하여, 상기 Y방향의 불량을 고려하여 양호/불량을 판정하는 스텝과,

   (c) 상기 복수의 X방향 치환 대상 메모리 셀군 중, 상기 스텝 (b)에서 불량으로 판정된 제1 수의 X방향 치환 대상 메모리 셀군 각각을, 상기 X 방향 치환 능력에 기초하여 구제 가능하는 범위에서 구제 판정하는 스텝과,

   (d) 상기 복수의 메모리 셀을 복수의 Y방향 치환 대상 메모리 셀으로 축퇴하고, 상기 복수의 Y방향 치환 대상 메모리 셀군 각각에 대해, 상기 메모리 셀 시험 결과의 상기 불량 비트 정보 및 미리 정해진 X방향 가상 치환 능력에 기초하여, 상기 X방향의 불량을 고려하여 양호/불량을 판정하는 스텝과,

   (e) 상기 복수의 Y방향 치환 대상 메모리 셀군 중, 상기 스텝 (d)에서 불량으로 판정된 제2 수의 Y방향 치환 대상 메모리 셀군 각각을, 상기 Y방향 치환 능력에 기초하여 구제 가능한 범위에서 구제 판정하는 스텝과,

   (f) 상기 메모리 셀 시험 결과의 상기 불량 비트 정보 중, 상기 스텝 (c) 및 스텝 (e)에서 구제할 수 없던 메모리 셀의 불량 비트 정보인 치명 불량 비트 정보를 집계하는 스텝

   을 포함하는 치명 불량 추출 방법.
3. 제2항에 따른 치명 불량 추출 방법을 컴퓨터에 실행시키기 위한 프로그램이 기록되어 있는 컴퓨터 판독 가능한 기록 매체.