CN112597715B - 验证方法、装置、电子设备及可读存储介质 - Google Patents
验证方法、装置、电子设备及可读存储介质 Download PDFInfo
- Publication number
- CN112597715B CN112597715B CN202011462535.2A CN202011462535A CN112597715B CN 112597715 B CN112597715 B CN 112597715B CN 202011462535 A CN202011462535 A CN 202011462535A CN 112597715 B CN112597715 B CN 112597715B
- Authority
- CN
- China
- Prior art keywords
- conflict
- area
- collision
- risk
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本申请提供一种验证方法、装置、电子设备及可读存储介质，验证方法包括：从版图中被放弃的冲突区域中，筛选出第一冲突区域；第一冲突区域为被放弃的冲突区域中，与密度相关的冲突区域；在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点；将得到的缺陷点与第一冲突区域进行相交判断，得到各第一冲突区域相交的缺陷点的数量；将与各第一冲突区域相交的缺陷点的数量，与各第一冲突区域对应的缺陷风险阈值进行比较；确定缺陷点的数量大于缺陷风险阈值的第一冲突区域存在风险。这样，可以在一定程度上解决目前无法评估版图设计中被放弃的冲突区域对芯片实际流片的影响的问题。
Description
技术领域
本申请涉及数据处理技术领域，具体而言，涉及一种验证方法、装置、电子设备及可读存储介质。
背景技术
在芯片版图的DRC(Design RuleCheck，设计规则检查)过程中，实际的芯片版图设计可能并不符合FAB(晶圆厂商)的物理设计和制程规则。因此在实际流片前需要对版图进行版图验证，当设计版图与规则不一致时便会产生冲突。工程师会对这些冲突区域(某些文献中也称为violation区域)进行标注。
在实际应用中，有一部分冲突区域确实会对芯片功能及生产带来严重影响，这部分冲突区域需要进行版图修改，以满足FAB的物理设计和制程规则的要求。而有一部分冲突区域则由于第三方IP(Intellectual Property，知识产权核)或风险较低等各种原因，可以被放弃掉(某些文献中也称为被waive掉，即不对这部分版图进行修改)。
为了实现对于需要修改的冲突区域和可以被放弃的冲突区域的区分，就需要重新进行芯片版图验证。目前，常规的验证方式是，通过对按照现有版图生产的流片的初期晶圆测试数据进行扫描链诊断(某些文献中也称为scan诊断)，获得制程缺陷点的坐标，并将这些缺陷点坐标与实际版图中的冲突区域的进行相交判断(即判断缺陷点坐标是否落入冲突区域内或与冲突区域部分重合)，并依据相交的具体情况进行风险评估，确定出需要修改的冲突区域和可以被放弃的冲突区域。
然而，目前的方式中并没有评估得到的可以被放弃的冲突区域对芯片实际流片的影响。而在实际应用中，除了工艺制程上的缺陷会导致实际芯片缺陷的出现外，版图中被放弃的冲突区域也有可能会导致实际芯片缺陷的出现。例如，实际的芯片版图metal(金属)space(间隔)过大或者过小时，都有可能引发在实际制程中的开短路问题。又例如，对于版图中一些具体的图形Density(密度)不够，也会引起的芯片缺陷。而目前的方式中对这些问题无法进行合理判断。
发明内容
本申请实施例的目的在于提供一种验证方法、装置、电子设备及可读存储介质，用以解决目前无法评估版图设计中被放弃的冲突区域对芯片实际流片的影响的问题。
本申请实施例提供了一种验证方法，包括：从版图中被放弃的冲突区域中，筛选出第一冲突区域；所述第一冲突区域为所述被放弃的冲突区域中，与密度相关的冲突区域；在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点；将得到的缺陷点与所述第一冲突区域进行相交判断，得到各所述第一冲突区域相交的缺陷点的数量；将与各所述第一冲突区域相交的缺陷点的数量，与各所述第一冲突区域对应的缺陷风险阈值进行比较；确定所述缺陷点的数量大于所述缺陷风险阈值的第一冲突区域存在风险。
在上述实现过程中，通过从版图中被放弃的冲突区域中，筛选出与密度相关的第一冲突区域，然后利用扫描链诊断方式，得到缺陷点。从而通过相交判断的方式得到各第一冲突区域相交的缺陷点的数量，从而实现对于第一冲突区域的风险判定。这样，即可有效识别出原本被放弃的冲突区域中，可能存在潜在风险，会引起的芯片缺陷的那一部分与密度相关的第一冲突区域。从而可以在一定程度上解决目前无法评估版图设计中被放弃的冲突区域对芯片实际流片的影响的问题。使得工程师可以进一步地针对原本被放弃的冲突区域中，仍旧可能导致芯片缺陷的那一部分与密度相关的冲突区域进行版图修改，从而减少芯片生产过程中可能出现的缺陷，提高芯片的品质与良品率。
进一步地，所述从版图中被放弃的冲突区域中，筛选出第一冲突区域，包括：根据预先构建的工艺风险规则库中的规则，判断各所述被放弃的冲突区域对应的冲突是否与密度相关；其中，所述工艺风险规则库根据晶圆厂商提供的物理设计和制程规则中对工艺制程产生直接影响的规则建立得到；确定与密度相关的冲突所对应的所述被放弃的冲突区域为第一冲突区域。
在实际应用中，晶圆厂商提供的物理设计和制程规则中，往往会具有与工艺风险以及版图密度相关的规则。基于该部分规则，可以实现对于被放弃的冲突区域中，与密度相关的冲突区域以及不与密度相关的冲突区域的可靠区分。
进一步地，所述测试数据包括在所述芯片测试中收集到的与缺陷相关的失败日志。
在本申请实施例中，利用芯片投片后，对芯片测试中收集的大量fail log(即与缺陷相关的失败日志)进行分析，利用扫描链诊断，即可获得潜在的FAB工艺缺陷信息(包括缺陷点的数量)，从而保证本申请实施例的可行性。此外，将投片后芯片测试中的数据反映到实际的版图验证过程，从而能够更有效查找和排出芯片缺陷，缩短芯片的调试时间，减少测试成本。
进一步地，所述方法还包括：根据对芯片测试中的测试数据进行扫描链诊断得到的缺陷点的数量，所有所述第一冲突区域的面积，芯片的有效面积，以及预先为各所述第一冲突区域分配的工艺复杂度因子，确定出各所述第一冲突区域的缺陷风险阈值。
进一步地，根据芯片测试中的测试数据进行扫描链诊断得到的缺陷点的数量，所有所述第一冲突区域的面积，芯片的有效面积，以及预先为各所述第一冲突区域分配的工艺复杂度因子，确定出各所述第一冲突区域的缺陷风险阈值，包括：按照以下公式确定各所述第一冲突区域对应的缺陷风险阈值：
Drf＝α×Nbaseline；其中：ADensity为所有所述第一冲突区域的面积，AChip为芯片的有效面积，TN为对芯片测试中的测试数据进行扫描链诊断得到的缺陷点的数量，α为预先为各所述第一冲突区域分配的工艺复杂度因子，Drf为所述缺陷风险阈值。
在上述实现过程中，通过结合缺陷点的数量，第一冲突区域的面积，芯片的有效面积，以及各第一冲突区域的工艺复杂度因子，从而确定出各第一冲突区域的缺陷风险阈值。这就实现了各第一冲突区域按照各自区域大小以及相应的器件复杂度实现了区别化设置，使得各第一冲突区域用于进行风险判定的缺陷风险阈值得以与该冲突区域的实际情况相适应，从而提高了本申请实施例中，对于风险判定的准确性和可靠性。
进一步地，所述工艺复杂度因子大于1，且与冲突区域的器件的复杂度，以及线宽或pitch的收缩度正相关；所述pitch为版图或芯片中相邻部件或层之间的距离。
随着冲突区域的器件的复杂度越高，以及冲突区域中线宽或pitch(pitch为版图或芯片中相邻部件或层之间的距离)收缩度越大(即冲突区域中部件或层越密集)，芯片出现风险的概率会低些，工艺复杂度因子可以设定的高些，从而符合实际设计情况。
进一步地，所述方法还包括：对所述被放弃的冲突区域中的第二冲突区域进行面积修订；所述第二冲突区域为所述被放弃的冲突区域中除所述第一冲突区域外的冲突区域；将对所述芯片测试中的测试数据进行扫描链诊断得到的缺陷点，与面积修订后的各所述第二冲突区域进行相交判断，得到各所述第二冲突区域相交的缺陷点；根据各所述第二冲突区域相交的缺陷点，确定各所述第二冲突区域的风险值；确定风险值大于预设风险临界值的第二冲突区域存在风险。
在实际应用中，对于不与密度相关的第二冲突区域，通常是单独的一个小区域，对应的是具体的问题点。而考虑到标注的第二冲突区域(例如minimum space violation(最小空间冲突)等)可能并非是实际上出现开短路的缺陷区域，也可能是相邻的metal(金属)，cell(单元)，via contact(通过接点)等区域，因此需要对第二冲突区域重新进行面积修订，以防止出现漏检的情况。而基于面积修订后的各第二冲突区域与扫描链诊断得到的缺陷点进行相交判断，得到各第二冲突区域相交的缺陷点，从而基于第二冲突区域相交的缺陷点实现对于各第二冲突区域的风险值的确定，进而判定出各第二冲突区域是否存在风险。这样即可有效识别出原本被放弃的冲突区域中，可能存在潜在风险，会引起的芯片缺陷的那一部分不与密度相关的第二冲突区域。从而可以进一步的解决目前无法评估版图设计中被放弃的冲突区域对芯片实际流片的影响的问题。使得工程师可以进一步地针对原本被放弃的冲突区域中，仍旧可能导致芯片缺陷的那一部分不与密度相关的冲突区域进行版图修改，从而减少芯片生产过程中可能出现的缺陷，提高芯片的品质与良品率。
进一步地，对所述被放弃的冲突区域中的第二冲突区域进行面积修订包括：识别出所述第二冲突区域中的第一类第二冲突区域和第二类第二冲突区域；所述第一类第二冲突区域为不与后段制程相关的第二冲突区域，所述第二类第二冲突区域为与后段制程相关的第二冲突区域；根据所述第一类第二冲突区域对应的预设第一修正系数，对所述第一类第二冲突区域在轴向和纵向进行扩展；根据所述第二类第二冲突区域对应的预设第二修正系数，对所述第二类第二冲突区域在轴向和纵向进行扩展。
在实际应用中，在制程工艺中，前段制程工艺针对的主要是器件层，而后段制程工艺针对的主要是金属层，因此两者存在区别。为此，在上述实现过程中，通过对第二冲突区域进行分类，并采用不同的修正系数来进行面积扩展，从而可以使得修订后的面积更为符合实际制程情况的需要。
进一步地，根据所述第一类第二冲突区域对应的预设第一修正系数，对所述第一类第二冲突区域在轴向和纵向进行扩展包括：根据公式β×[max(pitch，Rule SPEC)]确定所述第一类第二冲突区域对应的扩展值；对所述第一类第二冲突区域在轴向和纵向按照所述扩展值进行扩展；
根据所述第二类第二冲突区域对应的预设第二修正系数，对所述第二类第二冲突区域在轴向和纵向进行扩展包括：根据公式γ×[max(pitch，Rule SPEC)]确定所述第二类第二冲突区域对应的扩展值；对所述第二类第二冲突区域在轴向和纵向按照所述扩展值进行扩展；
其中，所述β为所述第一类第二冲突区域对应的预设第一修正系数，所述γ为所述第二类第二冲突区域对应的预设第二修正系数，所述pitch为版图或芯片中相邻部件或层之间的距离，所述Rule SPEC为晶圆厂商提供的物理设计和制程规则中提供的芯片中相邻部件或相邻层的间隔值。
在上述实现过程中，通过从芯片的pitch值和晶圆厂商提供的物理设计和制程规则中提供的芯片中相邻部件或相邻层的间隔值中，取最大值来作为扩展值进行扩展，可以使得修订后的面积能够有效涵盖相邻的metal，cell，via contact等区域，从而提高本申请实施例方案的可靠性。
进一步地，所述预设第一修正系数和所述预设第二修正系数大于1，且与版图中掩膜(某些文献中也称为mask)的最小制程线宽呈反比。
应理解，版图中掩膜的最小制程线宽越小，则周边相邻的metal，cell，viacontact等区域往往就越大，为此通过配置修正系数大于1且与版图中掩膜的最小制程线宽呈反比，从而提高修订后的面积能够有效涵盖相邻的metal，cell，via contact等区域的能力，从而提高本申请实施例方案的可靠性。
进一步地，根据各所述第二冲突区域相交的缺陷点，确定各所述第二冲突区域的风险值，包括：针对每一个第二冲突区域，获取该第二冲突区域相交的各缺陷点的风险值；根据各缺陷点的风险值确定出该第二冲突区域的风险值。
在上述实现过程中，每一个相交的缺陷点均代表了第二冲突区域存在一定的出现芯片缺陷的风险值。因此基于各缺陷点的风险值来总体确定第二冲突区域的风险值，可以使得各第二冲突区域的风险判定更为准确。
进一步地，根据各缺陷点的风险值确定出该第二冲突区域的风险值包括：计算各缺陷点的风险值之和；所述各缺陷点的风险值之和为该第二冲突区域的风险值。
本申请实施例还提供了一种验证方法，包括：从版图中被放弃的冲突区域中，筛选出第二冲突区域；所述第二冲突区域为所述被放弃的冲突区域中，不与密度相关的冲突区域；在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点，并对所述第二冲突区域进行面积修订；将扫描链诊断得到的缺陷点，与面积修订后的各所述第二冲突区域进行相交判断，得到各所述第二冲突区域相交的缺陷点；根据各所述第二冲突区域相交的缺陷点，确定各所述第二冲突区域的风险值；确定风险值大于预设风险临界值的第二冲突区域存在风险。
在实际应用中，对于不与密度相关的第二冲突区域，通常是单独的一个小区域，对应的是具体的问题点。而考虑到标注的第二冲突区域可能并非是实际上出现开短路的缺陷区域，也可能是相邻的metal，cell，via contact等区域，因此需要对第二冲突区域重新进行面积修订，以防止出现漏检的情况。而基于面积修订后的各第二冲突区域与扫描链诊断得到的缺陷点进行相交判断，得到各第二冲突区域相交的缺陷点，从而基于第二冲突区域相交的缺陷点实现对于各第二冲突区域的风险值的确定，进而判定出各第二冲突区域是否存在风险。这样即可有效识别出原本被放弃的冲突区域中，可能存在潜在风险，会引起的芯片缺陷的那一部分不与密度相关的第二冲突区域。从而可以在一定程度上解决目前无法评估版图设计中被放弃的冲突区域对芯片实际流片的影响的问题。使得工程师可以针对原本被放弃的冲突区域中，仍旧可能导致芯片缺陷的那一部分不与密度相关的冲突区域进行版图修改，从而减少芯片生产过程中可能出现的缺陷，提高芯片的品质与良品率。
进一步地，所述从版图中被放弃的冲突区域中，筛选出第二冲突区域，包括：根据预先构建的工艺风险规则库中的规则，判断各所述被放弃的冲突区域对应的冲突是否与密度相关；其中，所述工艺风险规则库根据晶圆厂商提供的物理设计和制程规则中对工艺制程产生直接影响的规则建立得到；确定不与密度相关的冲突所对应的所述被放弃的冲突区域为第二冲突区域。
在实际应用中，晶圆厂商提供的物理设计和制程规则中，会具有与工艺风险以及版图密度相关的规则。基于该部分规则，可以实现对于被放弃的冲突区域中，对于不与密度相关的冲突区域的可靠区分。
进一步地，所述测试数据包括在所述芯片测试中收集到的与缺陷相关的失败日志。
在本申请实施例中，利用芯片投片后，对芯片测试中收集的大量fail log进行分析，利用扫描链诊断，即可获得潜在的FAB工艺缺陷信息，从而保证本申请实施例的可行性。同时，将投片后芯片测试中的数据反映到实际的版图验证过程，从而能够更有效查找和排出芯片缺陷，缩短芯片的调试时间，减少测试成本。
进一步地，对所述第二冲突区域进行面积修订包括：识别出所述第二冲突区域中的第一类第二冲突区域和第二类第二冲突区域；所述第一类第二冲突区域为不与后段制程相关的第二冲突区域，所述第二类第二冲突区域为与后段制程相关的第二冲突区域；根据所述第一类第二冲突区域对应的预设第一修正系数，对所述第一类第二冲突区域在轴向和纵向进行扩展；根据所述第二类第二冲突区域对应的预设第二修正系数，对所述第二类第二冲突区域在轴向和纵向进行扩展。
在实际应用中，在制程工艺中，前段制程工艺针对的主要是器件层，而后段制程工艺针对的主要是金属层，因此两者存在较大区别。为此，在上述实现过程中，通过对第二冲突区域进行分类，并采用不同的修正系数来进行面积扩展，从而可以使得修订后的面积更为符合实际制程情况的需要。
进一步地，根据所述第一类第二冲突区域对应的预设第一修正系数，对所述第一类第二冲突区域在轴向和纵向进行扩展包括：根据公式β×[max(pitch，Rule SPEC)]确定所述第一类第二冲突区域对应的扩展值；对所述第一类第二冲突区域在轴向和纵向按照所述扩展值进行扩展；
根据所述第二类第二冲突区域对应的预设第二修正系数，对所述第二类第二冲突区域在轴向和纵向进行扩展包括：根据公式γ×[max(pitch，Rule SPEC)]确定所述第二类第二冲突区域对应的扩展值；对所述第二类第二冲突区域在轴向和纵向按照所述扩展值进行扩展；
其中，所述β为所述第一类第二冲突区域对应的预设第一修正系数，所述γ为所述第二类第二冲突区域对应的预设第二修正系数，所述pitch为版图或芯片中相邻部件或层之间的距离，所述Rule SPEC为晶圆厂商提供的物理设计和制程规则中提供的芯片中相邻部件或相邻层的间隔值。
在上述实现过程中，通过从芯片的pitch值和晶圆厂商提供的物理设计和制程规则中提供的芯片中相邻部件或相邻层的间隔值中，取最大值来作为扩展值进行扩展，可以使得修订后的面积能够有效涵盖相邻的metal，cell，via contact等区域，提高本申请实施例方案的可靠性。
进一步地，所述预设第一修正系数和所述预设第二修正系数大于1，且与版图中掩膜的最小制程线宽呈反比。
上述实现过程，通过配置修正系数大于1且与版图中掩膜的最小制程线宽呈反比，从而提高修订后的面积能够有效涵盖相邻的metal，cell，via contact等区域的能力，从而提高本申请实施例方案的可靠性。
进一步地，根据各所述第二冲突区域相交的缺陷点，确定各所述第二冲突区域的风险值，包括：针对每一个第二冲突区域，获取该第二冲突区域相交的各缺陷点的风险值；根据各缺陷点的风险值确定出该第二冲突区域的风险值。
在上述实现过程中，每一个相交的缺陷点均代表了第二冲突区域存在一定的出现芯片缺陷的风险值。因此基于各缺陷点的风险值来总体确定第二冲突区域的风险值，可以使得各第二冲突区域的风险判定更为准确。
进一步地，根据各缺陷点的风险值确定出该第二冲突区域的风险值包括：计算各缺陷点的风险值之和；所述各缺陷点的风险值之和为该第二冲突区域的风险值。
本申请实施例还提供了一种验证装置，包括：第一筛选模块、第一诊断模块、第一判断模块和第一风险确定模块；所述第一筛选模块，用于从版图中被放弃的冲突区域中，筛选出第一冲突区域；所述第一冲突区域为所述被放弃的冲突区域中，与密度相关的冲突区域；所述第一诊断模块，用于在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点；所述第一判断模块，用于将得到的缺陷点与所述第一冲突区域进行相交判断，得到各所述第一冲突区域相交的缺陷点的数量；所述第一风险确定模块，用于将与各所述第一冲突区域相交的缺陷点的数量，与各所述第一冲突区域对应的缺陷风险阈值进行比较；确定所述缺陷点的数量大于所述缺陷风险阈值的第一冲突区域存在风险。
本申请实施例还提供了一种验证装置，包括：第二筛选模块、第二诊断模块、第二判断模块和第二风险确定模块；所述第二筛选模块，用于从版图中被放弃的冲突区域中，筛选出第二冲突区域；所述第二冲突区域为所述被放弃的冲突区域中，不与密度相关的冲突区域；所述第二诊断模块，用于在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点，并对所述第二冲突区域进行面积修订；所述第二判断模块，用于将扫描链诊断得到的缺陷点，与面积修订后的各所述第二冲突区域进行相交判断，得到各所述第二冲突区域相交的缺陷点；所述第二风险确定模块，用于根据各所述第二冲突区域相交的缺陷点，确定各所述第二冲突区域的风险值；确定风险值大于预设风险临界值的第二冲突区域存在风险。
本申请实施例还提供了一种电子设备，包括处理器、存储器及通信总线；所述通信总线用于实现处理器和存储器之间的连接通信；所述处理器用于执行存储器中存储的一个或者多个程序，以实现上述任一种的验证方法。
本申请实施例中还提供了一种可读存储介质，所述可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现上述任一种的验证方法。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种验证方法的流程示意图；
图2为本申请实施例提供的另一种验证方法的流程示意图；
图3为本申请实施例提供的一种冲突区域的扩展示意图；
图4为本申请实施例提供的另一种验证方法的流程示意图；
图5为本申请实施例提供的一种验证装置的结构示意图；
图6为本申请实施例提供的另一种验证装置的结构示意图；
图7为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
实施例一：
目前在通过对按照现有版图生产的流片的初期晶圆测试数据进行扫描链诊断获得缺陷点的坐标，并将这些缺陷点坐标与实际版图中的冲突区域的进行相交判断确定出需要修改的冲突区域和可以被放弃的冲突区域后，不会继续对可以被放弃的冲突区域进行再评估。然而在实际应用中，除了工艺制程上的缺陷会导致实际芯片缺陷的出现外，版图中被放弃的冲突区域也有可能会导致实际芯片缺陷的出现。
因此，为了解决目前无法评估版图设计中被放弃的冲突区域对芯片实际流片的影响的问题，本申请实施例中提供了一种继续对版图中被放弃的冲突区域进行进一步验证评估的方法。可以参见图1所示，图1为本申请实施例中提供的一种验证方法的流程示意图，包括：
S101：从版图中被放弃的冲突区域中，筛选出第一冲突区域。
需要说明的是，本申请实施例中的被放弃的冲突区域可以通过前文介绍的方式得到，但不作为限制。
还需要说明的是，在本申请实施例中，第一冲突区域是指，被放弃的冲突区域中，与版图或芯片中部件或层的密度相关的冲突区域。
应当理解的是，在实际应用中，晶圆厂商会提供物理设计和制程规则。在该物理设计和制程规则中，会具有与工艺风险相关的规则。为此，在本申请实施例中可以根据晶圆厂商提供的物理设计和制程规则中对工艺制程产生直接影响的规则建立得到工艺风险规则库。而这些对工艺制程产生直接影响的规则，可以用于评判冲突是否与密度相关，从而可以基于该工艺风险规则库中的规则，判断出各被放弃的冲突区域对应的冲突是否与密度相关。
在本申请实施例，与密度相关的冲突所对应的冲突区域即为第一冲突区域。
S102：在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点。
需要理解的是，在根据常规方式确定出需要修改的冲突区域和可以被放弃的冲突区域后，工程师会对需要修改的冲突区域进行版图修改，以消除冲突。
而在本申请实施例中，可以根据修改后的版图进行芯片投片生产，进而进行芯片测试。当然，在本申请实施例中也可以采用未经修改的版图进行芯片投片生产，进而进行芯片测试，在本申请实施例中并不做限制。
需要理解的是，本申请实施例中，在进行芯片测试时，可以对芯片测试中出现良率损失的晶片进行fail log(与缺陷相关的失败日志)收集，从而可以通过对fail log的分析以及扫描链诊断，即可获得潜在的晶圆厂商的工艺缺陷信息(比如缺陷点数量、缺陷点坐标、缺陷点对应的掩膜层等信息)。
S103：将得到的缺陷点与第一冲突区域进行相交判断，得到各第一冲突区域相交的缺陷点的数量。
应理解，芯片投片后，是按照提供的版图进行芯片生产的，检测出的缺陷点位置与版图存在对应关系。缺陷点的坐标可以用在版图中。因此，在得到缺陷点后，可以很容易地实现缺陷点与第一冲突区域的相交判断，从而得到各第一冲突区域相交的缺陷点分别是哪些，数量是多少。
S104：将与各第一冲突区域相交的缺陷点的数量，与各第一冲突区域对应的缺陷风险阈值进行比较。
S105：确定缺陷点的数量大于缺陷风险阈值的第一冲突区域存在风险。
应理解，在实际应用中，与密度相关的冲突区域通常是一大片面积。因此，对于与密度相关的第一冲突区域而言，相交的缺陷点的数量是衡量该第一冲突区域风险高低的重要指标。据此，根据缺陷点的数量与各第一冲突区域对应的缺陷风险阈值进行比较，即可实现对于各第一冲突区域是否具有风险的有效判断。
在本申请实施例的一种可行实施例中，可以根据对芯片测试中的测试数据进行扫描链诊断得到的缺陷点的数量，所有第一冲突区域的面积，芯片的有效面积，以及预先为各第一冲突区域分配的工艺复杂度因子，来确定出各第一冲突区域的缺陷风险阈值。
示例性的，基于晶圆厂商的良率模型理论，一般假定缺陷点随机掉落在芯片的有效面积上。因此可以按照以下公式，先确定出理论上落入所有第一冲突区域的缺陷点的数量，然后根据落入所有第一冲突区域的缺陷点的数量，确定各第一冲突区域对应的缺陷风险阈值：
其中：ADensity为所有第一冲突区域的面积，AChip为芯片的有效面积，TN为对芯片测试中的测试数据进行扫描链诊断得到的缺陷点的数量，Nbaseline即为理论上落入所有第一冲突区域的缺陷点的数量，α为预先为各第一冲突区域分配的工艺复杂度因子，Drf为缺陷风险阈值。
按照上述方式，即可确定出各第一冲突区域的缺陷风险阈值。
应理解，在本申请实施例的一种可选实施方式中，可以为各第一冲突区域配置相同的工艺复杂度因子值。但是，在实际应用中，不同的第一冲突区域，其上的器件的复杂度、线宽或pitch可能不同。那么若各第一冲突区域都采用相同的工艺复杂度因子值，则会导致不同的第一冲突区域都具有相同的缺陷风险阈值。然而，不同的第一冲突区域都具有相同的缺陷风险阈值，可能导致不同的第一冲突区域的评价标准不同，从而导致对于某些第一冲突区域的风险判定不准确。
为此，为了提高对于第一冲突区域的风险判定的准确性，在本申请实施例中，可以为配置工艺复杂度因子的值大于1，且与第一冲突区域的器件的复杂度，以及线宽或pitch的收缩度正相关。应理解，各第一冲突区域的工艺复杂度因子的具体值，可以由工程师结合实际经验，按照前述要求进行配置。
此外，在本申请实施例的另一种可行实施例中，也可以采用多个芯片样品中的缺陷点数量来确定缺陷风险阈值。
示例性的，可以按照公式：
确定各第一冲突区域对应的缺陷风险阈值。其中，AChip为芯片的有效面积，M为芯片样品数量，D1、D2、...、DM分别为在第一个至第M个芯片样品中，待确定缺陷风险阈值的第一冲突区域相较的缺陷点数量，Drf为缺陷风险阈值。
应理解，以上可行实施方式，以及所示例的具体实现公式，仅是本申请实施例中所提供的几种可行的实现方式，不代表本申请实施例的方案仅可采用上述方式实现。事实上，只要能够实现对于各第一冲突区域的缺陷风险阈值的合理配置的方式，均可被本申请实施例的方案所采用。比如，本申请实施例中各第一冲突区域的缺陷风险阈值还可以是由工程师根据实际经验进行设置的。
通过上述方法，可以实现对于原本被放弃的冲突区域中，与密度相关的各第一冲突区域的风险识别，从而可以实现对于版图设计的被放弃的冲突区域中，与密度相关的各第一冲突区域对芯片实际流片的影响的评估。这就使得工程师可以进一步地针对原本被放弃的冲突区域中，仍旧可能导致芯片缺陷的那一部分与密度相关的冲突区域进行版图修改，从而减少芯片生产过程中可能出现的缺陷，提高芯片的品质与良品率。
前述方法是通过实现对于被放弃的冲突区域中，与密度相关的各第一冲突区域的评估，从而解决的目前无法评估版图设计中被放弃的冲突区域对芯片实际流片的影响的问题。除此之外，本申请实施例中还提供了一种通过实现对于被放弃的冲突区域中，不与密度相关的各冲突区域的评估，从而解决的目前无法评估版图设计中被放弃的冲突区域对芯片实际流片的影响的问题的验证方法。可以参见图2所示，图2为本申请实施例中提供的另一种验证方法的流程示意图，包括：
S201：从版图中被放弃的冲突区域中，筛选出第二冲突区域。
在本申请实施例中，第二冲突区域是指，被放弃的冲突区域中，不与密度相关的冲突区域。
应当理解，对于被放弃的冲突区域而言，其只可能存在与密度相关的冲突区域和不与密度相关的冲突区域这两类。即只可能存在第一冲突区域和第二冲突区域这两种冲突区域。因此，参见前文关于第一冲突区域筛选方式描述，基于该筛选方式，同样可以实现对于第二冲突区域的筛选，故在此不再赘述。
S202：在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点，并对第二冲突区域进行面积修订。
参见前文关于缺陷点的获取方式的描述，在此可采用相同方式实现缺陷点获取，在此不再赘述。
此外，应理解，在实际应用中，对于不与密度相关的第二冲突区域，通常是单独的一个小区域，对应的是具体的问题点。而考虑到标注的第二冲突区域(例如minimum spaceviolation等)可能并非是实际上出现开短路的缺陷区域，也可能是相邻的metal，cell，viacontact等区域，因此需要对第二冲突区域重新进行面积修订，以防止出现漏检的情况。
为了实现对于第二冲突区域重新进行面积修订，在本申请实施例中，可以通过对第二冲突区域在轴向和纵向进行扩展的方式实现面积修订。
示例性的，可参见图3所示。图三中左侧出了一个第二冲突区域，右侧则示出了第二冲突区域在轴向和纵向上进行扩展后的区域。需要说明的，图3的示例中假设的扩展值为轴向和纵向上均为x。
而需要注意的是，在实际应用中，在制程工艺中，前段制程工艺针对的主要是器件层，而后段制程工艺针对的主要是金属层，两者无论是材质还是工艺难度上都不一样。因此与前段制程相关的第二冲突区域所需的扩展值(扩展值即为用于进行扩展的值)，和与后段制程相关的第二冲突区域所需的扩展值会存在差别。
为此，在本申请实施例中，可以先识别出第二冲突区域中的第一类第二冲突区域和第二类第二冲突区域(第一类第二冲突区域为不与后段制程相关的第二冲突区域，第二类第二冲突区域为与后段制程相关的第二冲突区域)。然后根据所述第一类第二冲突区域对应的预设第一修正系数，对第一类第二冲突区域在轴向和纵向进行扩展，根据第二类第二冲突区域对应的预设第二修正系数，对第二类第二冲突区域在轴向和纵向进行扩展。
需要说明的是，本申请实施例中，可以直接根据各第二冲突区域所对应的掩膜实现对于第二冲突区域是与前段制程相关还是后段制程相关的区分。
可选的，在本申请实施例中，可以根据公式β×[max(pitch，Rule SPEC)]确定第一类第二冲突区域对应的扩展值，从而对第一类第二冲突区域在轴向和纵向按照扩展值进行扩展。可以根据公式γ×[max(pitch，Rule SPEC)]确定第二类第二冲突区域对应的扩展值，从而对第二类第二冲突区域在轴向和纵向按照扩展值进行扩展。
其中，β为第一类第二冲突区域对应的预设第一修正系数，γ为第二类第二冲突区域对应的预设第二修正系数，pitch为版图或芯片中相邻部件或层之间的距离，Rule SPEC为晶圆厂商提供的物理设计和制程规则中提供的芯片中相邻部件或相邻层的间隔值。而max(pitch，Rule SPEC)是指，取pitch和Rule SPEC中的最大值。
需要说明的是，在本申请实施例中，第一修正系数和第二修正系数的值可以由工程师根据实际经验进行配置。此外，应理解，版图中掩膜的最小制程线宽越小，则周边相邻的metal，cell，via contact等区域往往就越大，因此可以限制第一修正系数和第二修正系数的值大于1且与版图中掩膜的最小制程线宽呈反比，从而提高修订后的面积能够有效涵盖相邻的metal，cell，via contact等区域的能力。
应当理解的是，以上方式仅为本申请实施例的一种可行实施方式，不代表本申请实施例中仅可采用上述方式来实现扩展。事实上，只要能够实现对于扩展值的合理确定的方式，都可被本申请实施例的方案所采用。
还需要说明的是，在本申请实施例中，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点的过程，和对第二冲突区域进行面积修订的过程之间不存在时序限制。
S203：将扫描链诊断得到的缺陷点，与面积修订后的各第二冲突区域进行相交判断，得到各第二冲突区域相交的缺陷点。
芯片投片后，是按照提供的版图进行芯片生产的，检测出的缺陷点位置与版图存在对应关系。缺陷点的坐标可以用在版图中。因此，在得到缺陷点后，可以很容易地实现缺陷点与第二冲突区域的相交判断，从而得到各第二冲突区域相交的缺陷点分别是哪些，数量是多少。
S204：根据各第二冲突区域相交的缺陷点，确定各第二冲突区域的风险值。
在本申请实施例中，可以针对每一个第二冲突区域，获取与该第二冲突区域相交的各缺陷点的风险值，然后根据各缺陷点的风险值确定出该第二冲突区域的风险值。
示例性的，可以针对每一个第二冲突区域，计算与该第二冲突区域相交的各缺陷点的风险值之和，然后以各缺陷点的风险值之和作为该第二冲突区域的风险值。
需要说明的是，在扫描链诊断的过程中，可以得到各缺陷点的风险值。因此在计算各第二冲突区域的风险值时，可以直接调用与所计算的第二冲突区域相交的各缺陷点的风险值，从而实现对于各第二冲突区域的风险值的计算。
还需要说明的是，上述求和作为第二冲突区域的风险值的方式仅是本申请实施例中所示例的一种可选的示例方式，不代表本申请实施例中仅可采用该种示例方式实现。事实上，只要能够实现根据与第二冲突区域相交的各缺陷点的风险值确定出该第二冲突区域的风险值的方式，都可被本申请实施例的方案所采用。
S205：确定风险值大于预设风险临界值的第二冲突区域存在风险。
在本申请实施例中，风险临界值的设置依赖于实际制程的成熟程度，可以由工程师根据实际经验进行设定。
可选的，风险临界值可以在0.5至0.9之间，依据实际的制程成熟程度选取，比如可以选取为0.9。
通过上述方法，可以实现对于原本被放弃的冲突区域中，不与密度相关的各第二冲突区域的风险识别，从而可以实现对于版图设计的被放弃的冲突区域中，不与密度相关的各第二冲突区域对芯片实际流片的影响的评估。这就使得工程师可以进一步地针对原本被放弃的冲突区域中，仍旧可能导致芯片缺陷的那一部分不与密度相关的冲突区域进行版图修改，从而减少芯片生产过程中可能出现的缺陷，提高芯片的品质与良品率。
应当理解的是，以上两种方式可以结合在一起实现，从而可以实现对于版图设计的被放弃的冲突区域中，与密度相关的各第一冲突区域和不与密度相关的各第二冲突区域对芯片实际流片的影响的评估。
此时，可以参见图4所示，包括：
S401：从版图中被放弃的冲突区域中，筛选出第一冲突区域和第二冲突区域。
第一冲突区域是指被放弃的冲突区域中，与版图或芯片中部件或层的密度相关的冲突区域。第二冲突区域是指被放弃的冲突区域中，不与版图或芯片中部件或层的密度相关的冲突区域。
S402：在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点。
S403：对于第一冲突区域，将得到的缺陷点与第一冲突区域进行相交判断，得到各第一冲突区域相交的缺陷点的数量。
S404：将与各第一冲突区域相交的缺陷点的数量，与各第一冲突区域对应的缺陷风险阈值进行比较。
S405：确定缺陷点的数量大于缺陷风险阈值的第一冲突区域存在风险。
S406：对于第二冲突区域，对第二冲突区域进行面积修订。
应理解，步骤S406和步骤S402之间不具有时序限制。也即步骤S406可以在步骤S402之前、之后或同时执行。
S407：将扫描链诊断得到的缺陷点，与面积修订后的各第二冲突区域进行相交判断，得到各第二冲突区域相交的缺陷点。
S408：根据各第二冲突区域相交的缺陷点，确定各第二冲突区域的风险值。
S409：确定风险值大于预设风险临界值的第二冲突区域存在风险。
需要说明的是，图4中各步骤的具体实现已在前文中进行了详细描述，故在此不再赘述。
通过图4的方法，可以实现对于版图设计的被放弃的冲突区域对芯片实际流片的影响的评估。这就使得工程师可以进一步地针对原本被放弃的冲突区域中，仍旧可能导致芯片缺陷的那一部分冲突区域进行版图修改，从而减少芯片生产过程中可能出现的缺陷，提高芯片的品质与良品率。
实施例二：
本实施例在实施例一的基础上，以一种较具体的验证过程为例，为本申请做进一步示例说明。
1.基于晶圆厂商提供的物理设计和制程规则，筛选对工艺制程产生直接影响的规则，建立得到工艺风险规则库。
2.基于工艺风险规则库，对版图的被放弃的冲突区域中，存在直接工艺制程风险的冲突区域，进行再次分类筛选。分为与密度相关的第一冲突区域以及不与密度相关的第二冲突区域。
3.芯片投片后，对芯片测试中良率损失的晶片进行fail log收集。利用scan分析工具对芯片测试中收集的大量fail log数据进行分析，利用扫描链诊断，获得潜在的晶圆厂商的工艺缺陷信息(如：坐标，对应的掩膜层等)。
4.针对密度相关的第一冲突区域，将扫描链诊断获得的众多缺陷点与第一冲突区域进行相交判断，并统计各第一冲突区域相交的缺陷点的数量N。
需要说明的是，N代表的是实际扫描链诊断的得到的缺陷点与实际版图中各第一冲突区域相交的缺陷点个数。
5.将得到的N值与各第一冲突区域对应的Drf(defect risk factor，缺陷风险阈值)进行比较。当N大于Drf时，表示该第一冲突区域存在工艺制程风险。当N小于Drf时，表示该第一冲突区域不存在工艺制程风险。
本实施例中Drf计算方案如下：Drf为缺陷点数目风险阈值。基于FAB的良率模型理论，一般假定缺陷点随机掉落在芯片的有效面积上，有：
其中，设定α＞1，且与第一冲突区域的器件的复杂度，以及线宽或pitch的收缩度正相关。因此不同第一冲突区域可能对应不同的工艺复杂度因子。
6.针对不与密度相关的第二冲突区域，需要首先进行第二冲突区域面积的再修订。
示例性的，首先根据掩膜，将第二冲突区域分为不与后段制程相关的第一类第二冲突区域，和与后段制程相关的第二类第二冲突区域两大类：
对于第一类第二冲突区域，面积修订方式为：resized by+β×[max(pitch，RuleSPEC)]。对于第二类第二冲突区域，面积修订方式为：resized by+γ×[max(pitch，RuleSPEC)]。
上式中，符号“resized by+”表征在轴向和纵向进行扩展。β为第一类第二冲突区域对应的修正系数，γ为第二类第二冲突区域对应的修正系数，pitch为版图或芯片中相邻部件或层之间的距离，Rule SPEC为晶圆厂商提供的物理设计和制程规则中提供的芯片中相邻部件或相邻层的间隔值。
其中，β和γ大于1，且反比于所述掩膜的最小制程线宽。
7.将扫描链诊断获得的众多缺陷点与面积修订后的第二冲突区域进行相交判断，并计算各第二冲突区域的风险值：G＝S1+S2+S3……。
其中，G为任一第二冲突区域的风险值，S1、S2、S3...为与该第二冲突区域相交的各缺陷点的风险值，由扫描链诊断工具获取。
如果G值大于风险临界值Kc(例如设置为0.9)，则判定该第二冲突区域存在风险。
需要说明的是，风险临界值Kc依赖于实际制程的成熟程度，可在0.5至0.9之间依据实际情况选取。
面向未来的高阶工艺，版图设计面临的规则越加严苛和繁琐。而本实施例的方案，能够以投片后芯片测试的数据评估版图设计中被放弃的冲突区域的潜在工艺风险，通过将投片后芯片测试的数据反映到实际的版图验证过程，能够更有效查找和排出芯片缺陷，缩短芯片的调试时间，减少测试成本。
实施例三：
基于同一发明构思，本申请实施例中还提供了两种验证装置100和200。请参阅图5和图6所示，图5示出了采用图1所示的方法的验证装置，图6示出了采用图2所示的方法的验证装置。应理解，装置100和装置200具体的功能可以参见上文中的描述，为避免重复，此处适当省略详细描述。装置100和装置200包括至少一个能以软件或固件的形式存储于存储器中或固化在装置100、装置200的操作系统中的软件功能模块。具体地：
参见图5所示，装置100，包括：第一筛选模块101、第一诊断模块102、第一判断模块103和第一风险确定模块104。其中：
所述第一筛选模块101，用于从版图中被放弃的冲突区域中，筛选出第一冲突区域；所述第一冲突区域为所述被放弃的冲突区域中，与密度相关的冲突区域；
所述第一诊断模块102，用于在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点；
所述第一判断模块103，用于将得到的缺陷点与所述第一冲突区域进行相交判断，得到各所述第一冲突区域相交的缺陷点的数量；
所述第一风险确定模块104，用于将与各所述第一冲突区域相交的缺陷点的数量，与各所述第一冲突区域对应的缺陷风险阈值进行比较；确定所述缺陷点的数量大于所述缺陷风险阈值的第一冲突区域存在风险。
在本申请实施例中，所述第一筛选模块101具体用于，根据预先构建的工艺风险规则库中的规则，判断各所述被放弃的冲突区域对应的冲突是否与密度相关，确定与密度相关的冲突所对应的所述被放弃的冲突区域为第一冲突区域。其中，所述工艺风险规则库根据晶圆厂商提供的物理设计和制程规则中对工艺制程产生直接影响的规则建立得到。
在本申请实施例中，所述测试数据包括在所述芯片测试中收集到的与缺陷相关的失败日志。
在本申请实施例的一种可行实施方式中，装置100还可以包括缺陷风险阈值确定模块还用于，根据对芯片测试中的测试数据进行扫描链诊断得到的缺陷点的数量，所有所述第一冲突区域的面积，芯片的有效面积，以及预先为各所述第一冲突区域分配的工艺复杂度因子，确定出各所述第一冲突区域的缺陷风险阈值。
在上述可行实施方式中，所述缺陷风险阈值确定模块具体用于，按照以下公式确定各所述第一冲突区域对应的缺陷风险阈值：
Drf＝α×Nbaseline；其中：ADensity为所有所述第一冲突区域的面积，AChip为芯片的有效面积，TN为对芯片测试中的测试数据进行扫描链诊断得到的缺陷点的数量，α为预先为各所述第一冲突区域分配的工艺复杂度因子，Drf为所述缺陷风险阈值。
在上述可行实施方式中，所述工艺复杂度因子大于1，且与冲突区域的器件的复杂度，以及线宽或pitch的收缩度正相关。
在本申请实施例的一种可行实施方式中，装置100还可以包括修订模块，用于对所述被放弃的冲突区域中的第二冲突区域进行面积修订；所述第二冲突区域为所述被放弃的冲突区域中除所述第一冲突区域外的冲突区域。
而所述第一判断模块103还用于，将对所述芯片测试中的测试数据进行扫描链诊断得到的缺陷点，与面积修订后的各所述第二冲突区域进行相交判断，得到各所述第二冲突区域相交的缺陷点。
所述第一风险确定模块104还用于，根据各所述第二冲突区域相交的缺陷点，确定各所述第二冲突区域的风险值；确定风险值大于预设风险临界值的第二冲突区域存在风险。
在上述可行实施方式的一种可行示例中，所述修订模块具体用于，识别出所述第二冲突区域中的第一类第二冲突区域和第二类第二冲突区域；所述第一类第二冲突区域为不与后段制程相关的第二冲突区域，所述第二类第二冲突区域为与后段制程相关的第二冲突区域；根据所述第一类第二冲突区域对应的预设第一修正系数，对所述第一类第二冲突区域在轴向和纵向进行扩展；根据所述第二类第二冲突区域对应的预设第二修正系数，对所述第二类第二冲突区域在轴向和纵向进行扩展。
在上述可行示例中，所述修订模块具体用于，根据公式β×[max(pitch，RuleSPEC)]确定所述第一类第二冲突区域对应的扩展值，对所述第一类第二冲突区域在轴向和纵向按照所述扩展值进行扩展；以及，根据公式γ×[max(pitch，Rule SPEC)]确定所述第二类第二冲突区域对应的扩展值，对所述第二类第二冲突区域在轴向和纵向按照所述扩展值进行扩展。
其中，所述β为所述第一类第二冲突区域对应的预设第一修正系数，所述γ为所述第二类第二冲突区域对应的预设第二修正系数，所述pitch为版图或芯片中相邻部件或层之间的距离，所述Rule SPEC为晶圆厂商提供的物理设计和制程规则中提供的芯片中相邻部件或相邻层的间隔值。
在上述可行示例中，所述预设第一修正系数和所述预设第二修正系数大于1，且与版图中掩膜的最小制程线宽呈反比。
在上述可行实施方式中，所述第一风险确定模块104具体用于，针对每一个第二冲突区域，获取该第二冲突区域相交的各缺陷点的风险值；根据各缺陷点的风险值确定出该第二冲突区域的风险值。
在上述可行实施方式中，所述第一风险确定模块104具体用于，计算各缺陷点的风险值之和；所述各缺陷点的风险值之和为该第二冲突区域的风险值。
参见图6所示，装置200，包括：第二筛选模块201、第二诊断模块202、第二判断模块203和第二风险确定模块204。其中：
所述第二筛选模块201，用于从版图中被放弃的冲突区域中，筛选出第二冲突区域；所述第二冲突区域为所述被放弃的冲突区域中，不与密度相关的冲突区域；
所述第二诊断模块202，用于在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点，并对所述第二冲突区域进行面积修订；
所述第二判断模块203，用于将扫描链诊断得到的缺陷点，与面积修订后的各所述第二冲突区域进行相交判断，得到各所述第二冲突区域相交的缺陷点；
所述第二风险确定模块204，用于根据各所述第二冲突区域相交的缺陷点，确定各所述第二冲突区域的风险值；确定风险值大于预设风险临界值的第二冲突区域存在风险。
在本申请实施例中，所述第二筛选模块201具体用于，根据预先构建的工艺风险规则库中的规则，判断各所述被放弃的冲突区域对应的冲突是否与密度相关，确定与密度相关的冲突所对应的所述被放弃的冲突区域为第一冲突区域。其中，所述工艺风险规则库根据晶圆厂商提供的物理设计和制程规则中对工艺制程产生直接影响的规则建立得到。
在本申请实施例中，所述测试数据包括在所述芯片测试中收集到的与缺陷相关的失败日志。
在本申请实施例的一种可行实施方式中，所述第二诊断模块202具体用于，识别出所述第二冲突区域中的第一类第二冲突区域和第二类第二冲突区域；所述第一类第二冲突区域为不与后段制程相关的第二冲突区域，所述第二类第二冲突区域为与后段制程相关的第二冲突区域；根据所述第一类第二冲突区域对应的预设第一修正系数，对所述第一类第二冲突区域在轴向和纵向进行扩展；根据所述第二类第二冲突区域对应的预设第二修正系数，对所述第二类第二冲突区域在轴向和纵向进行扩展。
在上述可行实施方式中，所述第二诊断模块202具体用于，根据公式β×[max(pitch，Rule SPEC)]确定所述第一类第二冲突区域对应的扩展值，对所述第一类第二冲突区域在轴向和纵向按照所述扩展值进行扩展；以及，根据公式γ×[max(pitch，RuleSPEC)]确定所述第二类第二冲突区域对应的扩展值，对所述第二类第二冲突区域在轴向和纵向按照所述扩展值进行扩展。
其中，所述β为所述第一类第二冲突区域对应的预设第一修正系数，所述γ为所述第二类第二冲突区域对应的预设第二修正系数，所述pitch为版图或芯片中相邻部件或层之间的距离，所述Rule SPEC为晶圆厂商提供的物理设计和制程规则中提供的芯片中相邻部件或相邻层的间隔值。
在上述可行示例中，所述预设第一修正系数和所述预设第二修正系数大于1，且与版图中掩膜的最小制程线宽呈反比。
在本申请实施例中，所述第二风险确定模块204具体用于，针对每一个第二冲突区域，获取该第二冲突区域相交的各缺陷点的风险值；根据各缺陷点的风险值确定出该第二冲突区域的风险值。
在本申请实施例中，所述第二风险确定模块204具体用于，计算各缺陷点的风险值之和；所述各缺陷点的风险值之和为该第二冲突区域的风险值。
需要理解的是，出于描述简洁的考量，部分实施例一中描述过的内容在本实施例中不再赘述。
实施例四：
本实施例提供了一种电子设备，参见图7所示，其包括处理器701、存储器702以及通信总线703。其中：
通信总线703用于实现处理器701和存储器702之间的连接通信。
处理器701用于执行存储器702中存储的一个或多个程序，以实现上述实施例一和/或实施例二中的验证方法。
可以理解，图7所示的结构仅为示意，电子设备还可包括比图7中所示更多或者更少的组件，或者具有与图7所示不同的配置。电子设备可以是芯片测试过程中的服务器、平台等电子设备。
本实施例还提供了一种可读存储介质，如软盘、光盘、硬盘、闪存、U盘、SD(SecureDigital Memory Card，安全数码卡)卡、MMC(Multimedia Card，多媒体卡)卡等，在该可读存储介质中存储有实现上述各个步骤的一个或者多个程序，这一个或者多个程序可被一个或者多个处理器执行，以实现上述实施例一和/或实施例二中的验证方法。在此不再赘述。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
在本文中，多个是指两个或两个以上。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (24)
1.一种验证方法，其特征在于，包括：
从版图中被放弃的冲突区域中，筛选出第一冲突区域；所述第一冲突区域为所述被放弃的冲突区域中，与密度相关的冲突区域；
在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点；
将得到的缺陷点与所述第一冲突区域进行相交判断，得到各所述第一冲突区域相交的缺陷点的数量；
将与各所述第一冲突区域相交的缺陷点的数量，与各所述第一冲突区域对应的缺陷风险阈值进行比较；
确定所述缺陷点的数量大于所述缺陷风险阈值的第一冲突区域存在风险。
2.如权利要求1所述的验证方法，其特征在于，所述从版图中被放弃的冲突区域中，筛选出第一冲突区域，包括：
根据预先构建的工艺风险规则库中的规则，判断各所述被放弃的冲突区域对应的冲突是否与密度相关；其中，所述工艺风险规则库根据晶圆厂商提供的物理设计和制程规则中对工艺制程产生直接影响的规则建立得到；
确定与密度相关的冲突所对应的所述被放弃的冲突区域为第一冲突区域。
3.如权利要求1所述的验证方法，其特征在于，所述测试数据包括在所述芯片测试中收集到的与缺陷相关的失败日志。
4.如权利要求1所述的验证方法，其特征在于，所述方法还包括：
根据对芯片测试中的测试数据进行扫描链诊断得到的缺陷点的数量，所有所述第一冲突区域的面积，芯片的有效面积，以及预先为各所述第一冲突区域分配的工艺复杂度因子，确定出各所述第一冲突区域的缺陷风险阈值。
5.如权利要求4所述的验证方法，其特征在于，根据芯片测试中的测试数据进行扫描链诊断得到的缺陷点的数量，所有所述第一冲突区域的面积，芯片的有效面积，以及预先为各所述第一冲突区域分配的工艺复杂度因子，确定出各所述第一冲突区域的缺陷风险阈值，包括：
按照以下公式确定各所述第一冲突区域对应的缺陷风险阈值：
ADensity为所有所述第一冲突区域的面积，AChip为芯片的有效面积，TN为对芯片测试中的测试数据进行扫描链诊断得到的缺陷点的数量，α为预先为各所述第一冲突区域分配的工艺复杂度因子，Drf为所述缺陷风险阈值。
6.如权利要求4所述的验证方法，其特征在于，所述工艺复杂度因子大于1，且与冲突区域的器件的复杂度，以及线宽或pitch的收缩度正相关；所述pitch为版图或芯片中相邻部件或层之间的距离。
7.如权利要求1-6任一项所述的验证方法，其特征在于，所述方法还包括：
对所述被放弃的冲突区域中的第二冲突区域进行面积修订；所述第二冲突区域为所述被放弃的冲突区域中除所述第一冲突区域外的冲突区域；
将对所述芯片测试中的测试数据进行扫描链诊断得到的缺陷点，与面积修订后的各所述第二冲突区域进行相交判断，得到各所述第二冲突区域相交的缺陷点；
根据各所述第二冲突区域相交的缺陷点，确定各所述第二冲突区域的风险值；
确定风险值大于预设风险临界值的第二冲突区域存在风险。
8.如权利要求7所述的验证方法，其特征在于，对所述被放弃的冲突区域中的第二冲突区域进行面积修订包括：
识别出所述第二冲突区域中的第一类第二冲突区域和第二类第二冲突区域；所述第一类第二冲突区域为不与后段制程相关的第二冲突区域，所述第二类第二冲突区域为与后段制程相关的第二冲突区域；
根据所述第一类第二冲突区域对应的预设第一修正系数，对所述第一类第二冲突区域在轴向和纵向进行扩展；
根据所述第二类第二冲突区域对应的预设第二修正系数，对所述第二类第二冲突区域在轴向和纵向进行扩展。
9.如权利要求8所述的验证方法，其特征在于，
根据所述第一类第二冲突区域对应的预设第一修正系数，对所述第一类第二冲突区域在轴向和纵向进行扩展包括：
根据公式β×[max(pitch，Rule SPEC)]确定所述第一类第二冲突区域对应的扩展值；
对所述第一类第二冲突区域在轴向和纵向按照所述扩展值进行扩展；
根据所述第二类第二冲突区域对应的预设第二修正系数，对所述第二类第二冲突区域在轴向和纵向进行扩展包括：
根据公式γ×[max(pitch，Rule SPEC)]确定所述第二类第二冲突区域对应的扩展值；
对所述第二类第二冲突区域在轴向和纵向按照所述扩展值进行扩展；
其中，所述β为所述第一类第二冲突区域对应的预设第一修正系数，所述γ为所述第二类第二冲突区域对应的预设第二修正系数，所述pitch为版图或芯片中相邻部件或层之间的距离，所述Rule SPEC为晶圆厂商提供的物理设计和制程规则中提供的芯片中相邻部件或相邻层的间隔值。
10.如权利要求8所述的验证方法，其特征在于，所述预设第一修正系数和所述预设第二修正系数大于1，且与版图中掩膜的最小制程线宽呈反比。
11.如权利要求7所述的验证方法，其特征在于，根据各所述第二冲突区域相交的缺陷点，确定各所述第二冲突区域的风险值，包括：
针对每一个第二冲突区域，获取该第二冲突区域相交的各缺陷点的风险值；
根据各缺陷点的风险值确定出该第二冲突区域的风险值。
12.如权利要求11所述的验证方法，其特征在于，根据各缺陷点的风险值确定出该第二冲突区域的风险值包括：
计算各缺陷点的风险值之和；所述各缺陷点的风险值之和为该第二冲突区域的风险值。
13.一种验证方法，其特征在于，包括：
从版图中被放弃的冲突区域中，筛选出第二冲突区域；所述第二冲突区域为所述被放弃的冲突区域中，不与密度相关的冲突区域；
在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点，并对所述第二冲突区域进行面积修订；
将扫描链诊断得到的缺陷点，与面积修订后的各所述第二冲突区域进行相交判断，得到各所述第二冲突区域相交的缺陷点；
根据各所述第二冲突区域相交的缺陷点，确定各所述第二冲突区域的风险值；
确定风险值大于预设风险临界值的第二冲突区域存在风险。
14.如权利要求13所述的验证方法，其特征在于，所述从版图中被放弃的冲突区域中，筛选出第二冲突区域，包括：
根据预先构建的工艺风险规则库中的规则，判断各所述被放弃的冲突区域对应的冲突是否与密度相关；其中，所述工艺风险规则库根据晶圆厂商提供的物理设计和制程规则中对工艺制程产生直接影响的规则建立得到；
确定不与密度相关的冲突所对应的所述被放弃的冲突区域为第二冲突区域。
15.如权利要求13所述的验证方法，所述测试数据包括在所述芯片测试中收集到的与缺陷相关的失败日志。
16.如权利要求13所述的验证方法，其特征在于，对所述第二冲突区域进行面积修订包括：
识别出所述第二冲突区域中的第一类第二冲突区域和第二类第二冲突区域；所述第一类第二冲突区域为不与后段制程相关的第二冲突区域，所述第二类第二冲突区域为与后段制程相关的第二冲突区域；
根据所述第一类第二冲突区域对应的预设第一修正系数，对所述第一类第二冲突区域在轴向和纵向进行扩展；
根据所述第二类第二冲突区域对应的预设第二修正系数，对所述第二类第二冲突区域在轴向和纵向进行扩展。
17.如权利要求16所述的验证方法，其特征在于，
根据所述第一类第二冲突区域对应的预设第一修正系数，对所述第一类第二冲突区域在轴向和纵向进行扩展包括：
根据公式β×[max(pitch，Rule SPEC)]确定所述第一类第二冲突区域对应的扩展值；
对所述第一类第二冲突区域在轴向和纵向按照所述扩展值进行扩展；
根据所述第二类第二冲突区域对应的预设第二修正系数，对所述第二类第二冲突区域在轴向和纵向进行扩展包括：
根据公式γ×[max(pitch，Rule SPEC)]确定所述第二类第二冲突区域对应的扩展值；
对所述第二类第二冲突区域在轴向和纵向按照所述扩展值进行扩展；
其中，所述β为所述第一类第二冲突区域对应的预设第一修正系数，所述γ为所述第二类第二冲突区域对应的预设第二修正系数，所述pitch为版图或芯片中相邻部件或层之间的距离，所述Rule SPEC为晶圆厂商提供的物理设计和制程规则中提供的芯片中相邻部件或相邻层的间隔值。
18.如权利要求16所述的验证方法，其特征在于，所述预设第一修正系数和所述预设第二修正系数大于1，且与版图中掩膜的最小制程线宽呈反比。
19.如权利要求13-18任一项所述的验证方法，其特征在于，根据各所述第二冲突区域相交的缺陷点，确定各所述第二冲突区域的风险值，包括：
针对每一个第二冲突区域，获取该第二冲突区域相交的各缺陷点的风险值；
根据各缺陷点的风险值确定出该第二冲突区域的风险值。
20.如权利要求19所述的验证方法，其特征在于，根据各缺陷点的风险值确定出该第二冲突区域的风险值包括：
计算各缺陷点的风险值之和；所述各缺陷点的风险值之和为该第二冲突区域的风险值。
21.一种验证装置，其特征在于，包括：第一筛选模块、第一诊断模块、第一判断模块和第一风险确定模块；
所述第一筛选模块，用于从版图中被放弃的冲突区域中，筛选出第一冲突区域；所述第一冲突区域为所述被放弃的冲突区域中，与密度相关的冲突区域；
所述第一诊断模块，用于在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点；
所述第一判断模块，用于将得到的缺陷点与所述第一冲突区域进行相交判断，得到各所述第一冲突区域相交的缺陷点的数量；
所述第一风险确定模块，用于将与各所述第一冲突区域相交的缺陷点的数量，与各所述第一冲突区域对应的缺陷风险阈值进行比较；确定所述缺陷点的数量大于所述缺陷风险阈值的第一冲突区域存在风险。
22.一种验证装置，其特征在于，包括：第二筛选模块、第二诊断模块、第二判断模块和第二风险确定模块；
所述第二筛选模块，用于从版图中被放弃的冲突区域中，筛选出第二冲突区域；所述第二冲突区域为所述被放弃的冲突区域中，不与密度相关的冲突区域；
所述第二诊断模块，用于在芯片投片后，对芯片测试中的测试数据进行扫描链诊断，得到缺陷点，并对所述第二冲突区域进行面积修订；
所述第二判断模块，用于将扫描链诊断得到的缺陷点，与面积修订后的各所述第二冲突区域进行相交判断，得到各所述第二冲突区域相交的缺陷点；
所述第二风险确定模块，用于根据各所述第二冲突区域相交的缺陷点，确定各所述第二冲突区域的风险值；确定风险值大于预设风险临界值的第二冲突区域存在风险。
23.一种电子设备，其特征在于，包括：处理器、存储器及通信总线；
所述通信总线用于实现所述处理器和存储器之间的连接通信；
所述处理器用于执行存储器中存储的一个或者多个程序，以实现如权利要求1至20任一项所述的验证方法。
24.一种可读存储介质，其特征在于，所述可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现如权利要求1至20任一项所述的验证方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011462535.2A CN112597715B (zh) | 2020-12-11 | 2020-12-11 | 验证方法、装置、电子设备及可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011462535.2A CN112597715B (zh) | 2020-12-11 | 2020-12-11 | 验证方法、装置、电子设备及可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112597715A CN112597715A (zh) | 2021-04-02 |
| CN112597715B true CN112597715B (zh) | 2022-05-10 |
Family
ID=75192585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011462535.2A Active CN112597715B (zh) | 2020-12-11 | 2020-12-11 | 验证方法、装置、电子设备及可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112597715B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104978752A (zh) * | 2014-04-01 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 用于芯片缺陷扫描的关注区域划分方法 |
| CN105488239A (zh) * | 2014-10-09 | 2016-04-13 | 北京华大九天软件有限公司 | 一种平板显示版图设计规则检查结果自动筛选方法 |
| CN108830004A (zh) * | 2018-06-26 | 2018-11-16 | 上海华力微电子有限公司 | 版图图形风险区域的判断方法 |
| CN110727247A (zh) * | 2018-07-17 | 2020-01-24 | 敖翔科技股份有限公司 | 半导体厂缺陷操作系统及装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100174957A1 (en) * | 2009-01-08 | 2010-07-08 | International Business Machines Corporation | Correlation and overlay of large design physical partitions and embedded macros to detect in-line defects |
-
2020
- 2020-12-11 CN CN202011462535.2A patent/CN112597715B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104978752A (zh) * | 2014-04-01 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 用于芯片缺陷扫描的关注区域划分方法 |
| CN105488239A (zh) * | 2014-10-09 | 2016-04-13 | 北京华大九天软件有限公司 | 一种平板显示版图设计规则检查结果自动筛选方法 |
| CN108830004A (zh) * | 2018-06-26 | 2018-11-16 | 上海华力微电子有限公司 | 版图图形风险区域的判断方法 |
| CN110727247A (zh) * | 2018-07-17 | 2020-01-24 | 敖翔科技股份有限公司 | 半导体厂缺陷操作系统及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112597715A (zh) | 2021-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101600209B1 (ko) | 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법 | |
| JP4077951B2 (ja) | 欠陥解析方法、記録媒体及び工程管理方法 | |
| JP3913715B2 (ja) | 不良検出方法 | |
| CN105074896B (zh) | 图案测定装置以及半导体测量系统 | |
| US10146036B2 (en) | Semiconductor wafer inspection using care area group-specific threshold settings for detecting defects | |
| US20060140472A1 (en) | Method for analyzing circuit pattern defects and a system thereof | |
| US20070247937A1 (en) | Information processing system for calculating the number of redundant lines optimal for memory device | |
| US8826209B2 (en) | Automated inline defect characterization | |
| JP4786505B2 (ja) | 不良検出方法 | |
| CN106897477B (zh) | 诊断系统、集成电路设计布局及物理集成电路实施的方法 | |
| JP5907649B2 (ja) | データ解析のための方法および装置 | |
| CN109285791B (zh) | 设计布局为主的快速在线缺陷诊断、分类及取样方法及系统 | |
| JP2002299401A (ja) | 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム | |
| CN115798559B (zh) | 失效单元预测方法、装置、设备及存储介质 | |
| TWI733221B (zh) | 系統性故障定位系統及系統性故障定位的方法 | |
| CN116385770A (zh) | Pcb缺陷板标注和存储方法、系统、电子设备及存储介质 | |
| CN112597715B (zh) | 验证方法、装置、电子设备及可读存储介质 | |
| US6741940B2 (en) | Computer-implemented method of defect analysis | |
| JP4080087B2 (ja) | 分析方法，分析システム及び分析装置 | |
| US7310791B2 (en) | Method for correcting layout errors | |
| US6136618A (en) | Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof | |
| JP5175577B2 (ja) | 集積回路パターンの欠陥検査方法、及びその装置 | |
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| JP2006113278A (ja) | マスクの検査装置およびその方法 | |
| JP2007227705A (ja) | シミュレーション装置、シミュレーションプログラム及びシミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |