CN106897477B - 诊断系统、集成电路设计布局及物理集成电路实施的方法 - Google Patents

诊断系统、集成电路设计布局及物理集成电路实施的方法 Download PDF

Info

Publication number
CN106897477B
CN106897477B CN201611157792.9A CN201611157792A CN106897477B CN 106897477 B CN106897477 B CN 106897477B CN 201611157792 A CN201611157792 A CN 201611157792A CN 106897477 B CN106897477 B CN 106897477B
Authority
CN
China
Prior art keywords
physical
design layout
component
circuit
format file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611157792.9A
Other languages
English (en)
Other versions
CN106897477A (zh
Inventor
张简维平
郑宏正
林佩莹
徐欣吴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106897477A publication Critical patent/CN106897477A/zh
Application granted granted Critical
Publication of CN106897477B publication Critical patent/CN106897477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/06—Structured ASICs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Quality & Reliability (AREA)
  • Architecture (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种诊断系统包括位置提取器、文件生成器和芯片诊断工具。位置提取器被设置成根据标注知识产权设计布局中的至少一个部件的至少一个标记文本，提取集成电路设计布局的知识产权设计布局中的至少一个部件的至少一个坐标。文件生成器被设置成根据至少的坐标生成格式文件。芯片诊断工具被设置成扫描物理集成电路中的物理知识产权电路，以根据格式文件确定物理知识产权电路中的缺陷部件。物理知识产权电路对应于知识产权设计布局，并且物理集成电路对应于集成电路设计布局。本发明还提供了基于集成电路(IC)设计布局实施的方法以及基于物理集成电路(IC)实施的方法。

Description

诊断系统、集成电路设计布局及物理集成电路实施的方法
相关申请的交叉引用
本申请要求于2015年12月18日提交的美国临时申请第62/269,712号的权益。
技术领域
本发明涉及半导体领域，具体地，涉及诊断系统、基于集成电路(IC)设计布局实施的方法以及基于物理集成电路(IC)实施的方法。
背景技术
目前，越来越多的知识产权(IP)电路被集成到单芯片中。IP电路可由不同的IP供应商设计。当制造商制造芯片时，成品芯片可经过失效分析过程以确定成品芯片中是否发生失效。如果一个IP电路中发生失效，那么由于制造商可能没有诊断失效的IP电路的足够信息，整个芯片可能需要返还给相应的IP供应商，以诊断失效的IP电路。原始IP供应商可能需要延长的时间来确定失效原因。因此，制造商的生产量可能会受到IP供应商的效率的不利影响。此外，当将整个芯片送至IP供应商时，其他的IP电路也暴露至IP供应商，这会引起保密问题。
发明内容
根据本发明的一个方面，提供一种诊断系统，包括：位置提取器，被设置成根据标注设计布局中的至少一个部件的至少一个标记文本，提取集成电路(IC)设计布局的设计布局中的至少一个部件的至少坐标；文件生成器，被设置成根据至少坐标生成IC设计布局的格式文件；以及芯片诊断工具，被设置成扫描物理IC中的物理电路，以根据格式文件确定物理电路中的缺陷部件；其中，物理电路对应于设置布局，并且物理IC对应于IC设计布局。
根据本发明的另一方面，提供一种基于集成电路(IC)设计布局实施的方法，方法包括：将设计布局放置到IC设计布局的预定位置上，其中，设计布局包括标注设计布局的至少一个部件的至少一个标记文件；根据至少一个标记文本确定至少一个部件的至少一个坐标；以及根据至少一个部件坐标生成对应于IC设计布局的格式文件。
根据本发明的又一方面，提供一种基于物理集成电路(IC)实施的方法，方法包括：提供包括物理电路的物理IC；提供对应于物理IC的格式文件；检测物理IC以确定物理电路是否具有预定功能；如果物理电路的预定功能失效，则扫描物理电路，以根据格式文件确定物理电路中的缺陷部件。
附图说明
通过阅读以下详细说明和附图，可更好地理解本公开的各方面。应注意到，根据本行业中的标准惯例，各种功能件未按照比例绘制。实际上，为论述清楚，各种功能件的尺寸可随意放大或缩小。
图1为例示根据一些实施例制造和诊断物理IC的工艺流程的图表。
图2为例示根据一些实施例的用于设计图1的物理IC的设计系统的示意图。
图3为例示根据一些实施例的图2的设计系统的设计方法的流程图。
图4为例示根据一些实施例的用于诊断图1的物理IC的诊断系统的示意图。
图5为例示根据一些实施例基于图4的由芯片制造商接收的集成电路设计布局实施的方法的流程图。
图6为例示根据一些实施例基于图4的由芯片制造商制造的物理集成电路实施的方法的流程图。
具体实施方式
以下公开提供用于实施所提供主题的不同功能的多种不同的实施例或实例。为简化本公开，下面描述组件和设置的具体实例。当然，其仅为实例，并不意欲具有限制性。例如，在随后描述的第二功能件的上方或上面形成第一功能件可包括所述第一和第二功能件直接接触的实施例，并也可包括所述第一和第二功能件之间形成附加功能件，从而使所述第一和第二功能件可非直接接触的实施例。此外，本公开可在各种实例中重复使用参考号和/或字母。这种重复是出于简洁与清晰目的，其本身并不表示所论述的各种实施例和/或构造间存在关系。
本公开的实施例在下文中进行了详细的论述。但是，应理解，本公开提供了很多适用的发明概念，其可体现在各种具体语境中。所论述的具体实施例仅仅是出于说明目的，其并不限制本公开的范围。
进一步地，为便于描述，本文可使用诸如“下面”、“下方”、“以下”、“以上”、“上”、“下”、“左”和“右”等空间相对术语来描述附图所示的一个元件或功能件与另一元件或功能件的关系。除了附图所示的取向之外，空间相对术语意欲包括器件在使用或操作时的不同取向。装置可调整为其他方向(旋转90度或在其他方向上)，而本文使用的空间相对描述符也可相应理解。要了解，当一元件被提及为“连接至”或“联接至”另一元件时，其可直接连接或联接至其他元件上，或者也可存在干预元件。
在本发明中，论述一种制造半导体芯片的工艺流程。在一些实施例中，该工艺流程主要涉及但不限制于物理集成电路(IC)的诊断法。图1为示出根据一些实施例制造和诊断物理IC100的工艺流程的图表。物理IC100包括一个或多个知识产权(IP)电路。该工艺流程通常涉及但不限制于两方，即，设计IP电路的IP供应商和制造IC的芯片制造商。物理IC100可包括多个IP电路，并且多个IP电路可分别由不同的IP供应商设计。芯片制造商可为半导体铸造厂。根据一些实施例，出于简洁目的，物理IC100仅包括一个物理IP电路102。
出于检测目的，物理IP电路102可包括多个扫描部件或扫描单元。在物理IP电路102的正常操作期间，可不启用多个扫描部件。多个扫描部件被设计成在物理IP电路102制成之后验证物理IP电路102的预定功能。多个扫描部件可分别传导至位于物理IP电路102的表面上的多个引脚。因此，多个扫描部件可为物理IP电路102的可测性设计(DFT)部件。通常，只有IP供应商知道多个扫描部件的物理位置或分别传导至多个扫描部件的多个引脚的物理位置。制造商可不需要知道多个扫描部件的物理位置或多个引脚的物理位置。然而，根据一些实施例，制造商能够通过使用基于物理IC100的IC设计布局实施的本方法，识别多个扫描部件的物理位置或物理IP电路102中的多个引脚的物理位置。
如图1中示例性示出，当设计物理IP电路102的IP设计布局104时，IP供应商可通过多个标记文本S_1-S_m分别标注多个扫描部件102_1-102_m(或分别传导多个扫描部件的多个引脚)。根据一些实施例，多个标记文本S_1-S_m的命名遵循多个扫描部件102_1-102_m的预定扫描顺序。例如，当物理IP电路102制成且通过将检测信号输入多个扫描部件102_1-102_m中检测时，多个扫描部件102_1-102_m通过遵循预定扫描顺序对检测信号作出反应。接着，IP供应商将IP设计布局104转换成物理描述文件105，例如，图形数据库系统(GDS)文件或GDSII文件。物理描述文件105为二进制文件格式，其以分层形式表示平面几何形状、文本标签以及其他有关IP设计布局104的信息。因此，物理描述文件105中包括多个标记文本S_1-S_m的信息。
然后，将物理IP电路102的物理描述文件105发送给芯片制造商。芯片制造商打开或解密物理描述文件105，并将IP设计布局104放进对应于物理IC100的IC设计布局106的预定位置中。在一些实施例中，IC设计布局106可包括分别由不同IP供应商提供的多个不同的IP设计布局。不同的IP设计布局被放进IC设计布局106的多个预定位置中。各IP设计布局包括多个扫描部件。各IP设局布局中的扫描部件分别由多个标记文本命名。根据预定扫描顺序指定各IP设计布局中的标记文本的顺序。当所有IP设计布局均放入IC设计布局106中时，芯片制造商可提取IC设计布局106中的所有标记文本以及标记文本的相应坐标。标记文本的坐标可在图1所示的具有x轴和y轴的笛卡儿坐标系统下测定。然后，芯片制造商可能需要对从IC设计布局106中的所有IP设计布局中提取的所有标记文本分类。在一些实施例中，芯片制造商对IC设计布局106中的所有扫描部件的所有标记文本分类，以在将不同的IP设计布局放进IC设计布局106中时产生多个分类坐标。芯片制造商可根据预定顺序，逐个选择IC设计布局106中的IP设计布局，并逐个提取IP设计布局中的标记文本。当提取出所有IP设计布局的所有标记文本和标记文本的对应坐标时，芯片制造商可参考预定顺序以对所有标记文本分类，以生成IC设计布局106的多个分类坐标(例如，图1中的109)。多个分类坐标用于生成对应于IC设计布局106的格式文件(例如，108)。格式文件可用于诊断对应于IC设计布局106的成品IC(例如，物理IC100)。
出于简洁目的，图1中的IC设计布局106中仅集成一个IP设计布局104。当生成IC设计布局106时，芯片制造商提取IP设计布局104中的多个标记文本S_1-S_m，并分别确定多个标记文本S_1-S_m在IC设计布局106上的多个坐标(x_1,y_1)—(x_m,y_m)。出于说明目的，图1中也示出x轴和y轴。根据一些实施例，坐标(x_1,y_1)-(x_m,y_m)为扫描部件102_1-102_m分别在物理IC100上的真正坐标。如上文所述，芯片制造商可对多个坐标(x_1,y_1)-(x_m,y_m)分类，以根据多个扫描部件102_1-102_m的预定扫描顺序生成多个分类坐标。在图1所示的实例中，IC设计布局106中仅有一个IP设计布局(即，104)，并且IP设计布局104中的多个标记文本S_1-S_m的顺序已经由IP供应商根据预定扫描顺序分类。因此，芯片制造商可将IP设计布局104中的多个标记文本S_1-S_m的多个坐标(x_1,y_1)-(x_m,y_m)直接视作多个分类坐标。
当提取多个扫描部件102_1-102_m在IC设计布局106上的多个坐标(x_1,y_1)-(x_m,y_m)时，芯片制造商根据多个坐标(x_1,y_1)-(x_m,y_m)，即，多个分类坐标109生成对应于IC设计布局106的格式文件108。根据一些实施例，格式文件108为由芯片诊断工具或芯片检测工具识别的设计交换格式(DEF)文件。例如，格式文件108可被安装在芯片诊断工具中的电子设计自动化(EDA)软件读取。然而，这并不具有限制性。格式文件108可为由其他一些工具识别的文件。
根据一些实施例，格式文件108不仅包括多个扫描部件102_1-102_m在IC设计布局106上的多个坐标(x_1,y_1)-(x_m,y_m)，还可包括多个扫描部件102_1-102_m的其他信息，诸如，功能、逻辑设计数据和/或连通性。
当生成格式文件108时，芯片制造商制造IC设计布局106以通过半导体制造工艺生成物理IC100。当制造物理IC100时，将物理IC100送到测试平台或装置上，以进行生产检测程序。在生产检测程序期间，物理IC100可为晶圆级或可被切割成离散模。测试平台可采用多个晶圆探针来检测物理IC100。如果发生失效或缺陷，则诊断物理IC100。此外，测试平台根据物理IC100的失效生成失效日志文件110。失效日志文件110记录有关失效的信息，诸如测试平台、逻辑输入和/或逻辑输出。
此外，芯片制造商还确定失效是否由物理IC100中的物理IP电路102引起。当失效由物理IP电路102引起时，诸如当物理IP电路102的功能并非预定功能时，芯片制造商则确定物理IP电路102已经失效。芯片诊断工具112用于诊断物理IP电路102。根据一些实施例，当制造物理IC100时，将物理IC100放置到如图1所示的具有x轴和y轴的平面上。通过参考x轴和y轴，芯片诊断工具112可根据格式文件108中的多个坐标(x_1,y_1)-(x_m,y_m)确定物理IP电路102的多个扫描部件102_1-102_m的物理位置。因此，当芯片诊断工具112接收失效日志文件110时，芯片诊断工具112可直接检测多个扫描部件102_1-102_m，以根据格式文件108中的多个坐标(x_1,y_1)-(x_m,y_m)确定失效扫描部件。
根据一些实施例，芯片诊断工具112生成缺陷报告114，其列出物理IP电路102的候选缺陷部件或传导至候选缺陷部件的引脚。例如，缺陷报告114可列出多个候选缺陷部件C_1-C_n、分别对应于候选缺陷部件C_1-C_n的多个坐标(x_1,y_1)-(x_n,y_n)、以及分别对应于多个候选缺陷部件C_1-C_n的多个检测百分比P_1-P_n(或几率)。然而，这并不具有限制性。缺陷报告114可包括与多个候选缺陷部件C_1-C_n相关的其他信息，以便于芯片制造商确定候选缺陷部件的缺陷。
部件的缺陷百分比表明部件的缺陷几率。根据一些实施例，当候选缺陷部件的缺陷百分比约为70％～100％时，芯片制造商可确定候选缺陷部件为失效扫描部件。当确定失效扫描部件时，诸如当还确定物理IP电路102的失效扫描部件的物理位置时，那么芯片制造商可诸如在电子显微镜下观察确切位置，以在不返还给IP供应商的情况下快速确定问题是由于制造问题还是设计问题导致。芯片制造商可切开物理IP电路102的失效扫描部件的物理位置，以确定问题是由于制造问题还是设计问题导致。当芯片制造商诊断物理IP电路102时，物理IC100的生产量可完全由芯片制造商控制。此外，由于未将缺陷物理IC100返还给原始IP供应商，所以物理IC100中的其他物理IP电路的机密性得到了保证。
在图1中，标记文本的坐标可在具有x轴和y轴的笛卡儿坐标系统下测定。然而，这并不限制本公开。其他坐标系统也可涵盖在本公开的范围内。例如，标记文本的坐标可在极坐标系统下测定，其中，通过离参考点的距离和与参考方向的角度确定IC设计布局106上的标记文本。当在极坐标系统下测定标记文本的坐标时，芯片诊断工具112也利用极坐标确定物理IP电路102的多个扫描部件102_1-102_m的物理位置。
根据图1的工艺流程，IP供应商提供用于设计IP设计布局104的设计系统。图2为例示根据一些实施例的设计系统200的图表。设计系统200为计算机辅助设计(CAD)系统。设计系统200包括布局工具202和后期处理工具204。布局工具202经布置以设计对应于物理IP电路102的IP设计布局104。IP设计布局104经设计以包括多个扫描部件102_1-102_m。多个扫描部件102_1-102_m可为物理IP电路102的可测性设计(DEF)部件。布局工具202能够通过多个标记文本S_1-S_m分别标注多个扫描部件102_1-102_m。多个标记文本S_1-S_m的命名遵循多个扫描部件102_1-102_m的预定扫描顺序。
根据一些实施例，多个标记文本S_1-S_m可不必分别标记在多个扫描部件102_1-102_m上。多个标记文本S_1-S_m可标记在经设计位于IP设计布局104的外表面上的多个引脚上，其中，多个引脚分别传导至多个扫描部件102_1-102_m。
后期处理工具204能够将IP设计布局104转换成物理描述文件105。物理描述文件105为标准物理描述格式文件，例如，GDSII文件。根据一些实施例，后期处理工具204将IP设计布局104连同多个标记文本S_1-S_m一起转换成物理描述文件105。因此，多个标记文本S_1-S_m的信息被加密成物理描述文件105。
根据一些实施例，IP供应商执行用于生成物理IP电路102的物理描述文件105的设计方法。图3为例示根据一些实施例的设计方法300的流程图。设计方法300包括但不限制于操作302-308。在操作302中，IP供应商设计以门级或网表级的形式的物理IP电路102。出于检测目的，IP电路102中还设计有多个扫描部件或扫描单元102_1-102_m。多个扫描部件可为IP电路102的可测性设计(DEF)部件。
在操作304中，IP供应商设计IP电路102的IP设计布局104。IP设计布局104中还包括多个扫描部件102_1-102_m。
在操作306中，多个标记文本S_1-S_m分别标注或标记在IP设计布局104中的多个扫描部件102_1-102_m上。多个标记文本S_1-S_m的命名遵循多个扫描部件102_1-102_m的预定扫描顺序。例如，当IP电路102制成且通过将检测信号输入多个扫描部件102_1-102_m中检测时，多个扫描部件102_1-102_m通过遵循预定扫描顺序响应检测信号。根据一些实施例，多个标记文本S_1-S_m也可分别标注在IP设计布局104中的多个引脚上，其中，多个引脚分别传导至多个扫描部件102_1-102_m。
在操作308中，IP供应商生成IP设计布局104的物理描述文件105，例如，GDSII文件。
在一些实施例中，在IP供应商方，对应于多个扫描部件102_1-102_m的多个标记文本S_1-S_m的信息加密到物理描述文件105中。
在一些实施例中，根据图1的工艺流程，芯片制造商提供用于诊断物理IC100的诊断系统。图4为例示根据一些实施例的诊断系统400的图表。诊断系统400包括位置提取器402、文件生成器404和芯片诊断工具406。位置提取器402被设置成根据分别标注多个扫描部件102_1-102_m的多个标记文本，提取IC设计布局106的IP设计布局104中的多个扫描部件102_1-102_m的多个坐标(x_1,y_1)-(x_m,y_m)。文件生成器404被设置成根据多个坐标(x_1,y_1)-(x_m,y_m)生成格式文件108。当物理IC100制成且被检测时，芯片诊断工具406被设置成扫描物理IC100中的物理IP电路102，以根据格式文件108和失效日志文件110确定物理IP电路102中的缺陷部件，其中，物理IP电路102对应于IP设计布局104，并且物理IC100对应于IC设计布局106。
根据一些实施例，物理IC100的测试程序可通过测试平台执行。测试平台可为单独的平台或可集成到芯片诊断工具406中。在一些实施例中，芯片诊断工具406检测物理IC100，以确定物理IP电路102是否具有预定功能。如果物理IP电路102的预定功能失效，芯片诊断工具406根据物理IC100的失效生成失效日志文件110。
接着，芯片诊断工具406扫描物理IP电路102，以根据格式文件108和失效日志文件110确定物理IP电路100中的缺陷部件以及缺陷部件的对应位置。例如，芯片诊断工具406被设置成按预定扫描顺序扫描物理IP电路102中的多个扫描部件102_1-102_m，以根据格式文件108和失效日志文件110确定缺陷扫描部件。芯片诊断工具406生成缺陷报告114，其列出物理IP电路102的候选缺陷部件或传导至候选缺陷部件的引脚。缺陷报告114可列出多个候选缺陷部件C_1-C_n、以及分别对应于多个候选缺陷部件C_1-C_n的多个坐标(x_1,y_1)-(x_n,y_n)、以及分别对应于多个候选缺陷部件C_1-C_n的多个缺陷百分比或几率P_1-P_n。接着，芯片制造商根据缺陷报告114的信息确定候选缺陷部件中的哪一个为失效扫描部件。根据一些实施例，诊断系统400还可包括切削工具，以将物理IP电路102的失效扫描部件的物理位置割开，以确定问题是因为制造错误还是设计错误。
在一些实施例中，芯片制造商基于IC设计布局106执行方法。图5为例示根据一些实施例基于IC设计布局106实施的方法500的流程图。方法500包括但不限制于操作502-506。在操作502中，当芯片制造商接收分别由不同IP供应商生成的多个GDSII文件时，芯片制造商打开或解密多个GDSII文件，以分别生成多个IP设计布局。出于简洁目的，芯片制造商仅接收IP设计布局104的GDSII文件。
在操作504中，芯片制造商将IP设计布局104放置到IC设计布局106上的预定位置。芯片制造商还提取IP设计布局104中的多个标记文本S_1-S_m，并分别确定多个标记文本S_1-S_m在IC设计布局106上的多个坐标(x_1,y_1)-(x_m,y_m)。根据一些实施例，芯片制造商也对多个坐标(x_1,y_1)-(x_m,y_m)分类，以根据多个扫描部件102_1-102_m的预定扫描顺序生成多个分类的物理位置。
在操作506中，芯片制造商根据多个分类坐标(x_1,y_1)-(x_m,y_m)生成对应于IC设计布局106的格式文件108。这并不具有限制性。例如，当IC设计布局106包括多个IP设计布局时，其中，各IP设计布局拥有其自己的扫描部件的物理位置，然后制造商根据多个IP设计布局的多个分类物理位置生成格式文件。根据一些实施例，格式文件108为由芯片诊断工具或芯片检测工具识别的设计交换格式(DEF)文件。
接着，芯片制造商制造IC设计布局106，以通过半导体工艺生成物理IC100。当物理IC100制成时，芯片制造商基于物理IC100执行方法。图6为例示根据一些实施例基于物理IC100实施的方法600。方法600包括但不限制于操作602-608。在操作602中，芯片制造商生成对应于物理IC100的格式文件108。接着，芯片制造商制造并检测物理IC100以确定是否发生任何故障。例如，芯片制造商检测物理IC100，以确定物理IC100中的物理IP电路102是否具有预定功能。
在操作604中，如果物理IP电路102的预定功能失效，则芯片制造商根据物理IC100的失效生成失效日志文件110。
在操作606中，芯片制造商使用芯片诊断工具(例如，406)以根据在操作506中获得的格式文件108和失效日志文件110诊断物理IP电路102。例如，当格式文件108包括物理IP电路102的多个扫描部件102_1-102_m的多个坐标(x_1,y_1)-(x_n,y_n)时，芯片制造商可直接检测多个扫描部件102_1-102_m以确定哪个是失效扫描部件。当失效扫描部件确定时，物理IP电路102的失效扫描部件的物理位置也被确定。
接着，在操作608中，芯片制造商可诸如在电子显微镜下观察确切位置，以在不返还给IP供应商的情况下快速确定问题是因为制造错误还是设计错误。
根据方法600，芯片制造商的生产量可免受缺陷IP电路102的影响，同时也可确保物理IC100中的其他物理IP电路的机密性。
根据一些实施例，在IP供应商方，多个标记文本S_1-S_m被预先标记在多个扫描部件102_1-102_m上。在芯片制造商方，芯片制造商从IP设计布局104中提取多个标记文本S_1-S_m，并分别确定多个扫描部件102_1-102_m的多个坐标(x_1,y_1)-(x_m,y_m)。接着，芯片制造商根据多个坐标(x_1,y_1)-(x_m,y_m)生成IC设计布局106的DEF文件。当物理IC100制成且被检测时，芯片制造商可在不将物理IC100送至IP供应商的情况下，诊断物理IC100的物理IP电路102中的缺陷部件。因此，芯片制造商的生产量不受IP供应商的延误影响，并且也可确保物理IC100中的其他物理IP电路的机密性。
在本公开的一些实施例中，公开一种诊断系统。该诊断系统包括位置提取器、文件生成器和芯片诊断工具。位置提取器被设置成根据标注IP设计布局中的至少一个部件的至少一个标记文本，提取IC设计布局的IP设计布局中的至少一个部件的至少一个坐标。文件生成器被设置成根据至少的坐标生成格式文件。芯片诊断工具被设置成扫描物理IC中的物理IP电路，以根据格式文件确定物理IP电路中的缺陷部件。物理IP电路对应于IP设计布局，并且物理IC对应于IC设计布局。
在本公开的一些实施例中，公开一种基于IC设计布局实施的方法。该方法包括：将IP设计布局放置到IC设计布局的预定位置上，其中，IP设计布局包括标注IP设计布局的至少一个部件的至少一个标记文本；根据至少一个标记文本确定至少一个部件的至少一个坐标；根据至少一个部件坐标生成对应于IC设计布局的格式文件。
在本公开的一些实施例中，公开一种基于物理IC实施的方法。该方法包括：提供包括物理IP电路的物理IC；提供对应于物理IC的格式文件；检测物理IC以确定物理IP电路是否具有预定功能；如果物理IP电路的预定功能失效，则扫描物理IP电路以根据格式文件确定物理IP电路中的缺陷部件。
根据本发明的一个方面，提供一种诊断系统，包括：位置提取器，被设置成根据标注设计布局中的至少一个部件的至少一个标记文本，提取集成电路(IC)设计布局的设计布局中的至少一个部件的至少坐标；文件生成器，被设置成根据至少坐标生成IC设计布局的格式文件；以及芯片诊断工具，被设置成扫描物理IC中的物理电路，以根据格式文件确定物理电路中的缺陷部件；其中，物理电路对应于设置布局，并且物理IC对应于IC设计布局。
根据本发明的一个实施例，格式文件为设计交换格式(DEF)文件。
根据本发明的一个实施例，芯片诊断工具进一步检测物理IC，以确定物理电路是否具有预定功能，如果物理电路的预定功能失效，则芯片诊断工具扫描物理电路，以根据格式文件确定物理电路中的缺陷部件。
根据本发明的一个实施例，芯片诊断工具进一步根据格式文件确定物理电路中的缺陷部件的坐标。
根据本发明的一个实施例，至少一个部件为至少一个被设计用于物理电路的检测的扫描部件。
根据本发明的一个实施例，至少一个扫描部件包括多个扫描部件，并且芯片诊断工具按预定扫描顺序扫描物理电路中的多个扫描部件，以根据格式文件确定物理电路中的缺陷部件。
根据本发明的另一方面，提供一种基于集成电路(IC)设计布局实施的方法，方法包括：将设计布局放置到IC设计布局的预定位置上，其中，设计布局包括标注设计布局的至少一个部件的至少一个标记文件；根据至少一个标记文本确定至少一个部件的至少一个坐标；以及根据至少一个部件坐标生成对应于IC设计布局的格式文件。
根据本发明的一个实施例，格式文件为由芯片诊断工具识别的设计交换格式(DEF)文件。
根据本发明的一个实施例，至少一个部件为至少一个被设计用于设计布局的检测的扫描部件。
根据本发明的一个实施例，方法还包括：提供对应于设计布局的图形数据库系统(GDS)文件；其中，至少一个标记文本包括在GDS文件中。
根据本发明的一个实施例，根据至少一个部件坐标生成对应于IC设计布局的格式文件包括：根据至少一个部件坐标和至少一个部件的至少一个功能信息，生成对应于IC设计布局的格式文件。
根据本发明的一个实施例，至少一个标记文本包括多个标记文本，至少一个部件包括多个部件，至少一个坐标包括多个坐标，并且多个标记文本分别标注多个部件，并且方法还包括：对多个部件的多个坐标分类，以根据多个部件的预定扫描顺序生成多个分类坐标。
根据本发明的一个实施例，根据至少一个部件坐标生成对应于IC设计布局的格式文件包括：根据多个分类坐标，生成对应于IC设计布局的格式文件。
根据本发明的又一方面，提供一种基于物理集成电路(IC)实施的方法，方法包括：提供包括物理电路的物理IC；提供对应于物理IC的格式文件；检测物理IC以确定物理电路是否具有预定功能；如果物理电路的预定功能失效，则扫描物理电路，以根据格式文件确定物理电路中的缺陷部件。
根据本发明的一个实施例，扫描物理电路以根据格式文件确定物理电路中的缺陷部件还包括：根据格式文件确定物理电路中的缺陷部件的坐标。
根据本发明的一个实施例，扫描物理电路以根据格式文件确定物理电路中的缺陷部件包括：使用芯片诊断工具扫描物理电路，以根据格式文件确定物理电路中的缺陷部件；其中，格式文件由芯片诊断工具识别。
根据本发明的一个实施例，格式文件为设计交换格式(DEF)文件。
根据本发明的一个实施例，扫描物理电路以根据格式文件确定物理电路中的缺陷部件包括：扫描物理电路的至少一个部件，以根据格式文件确定物理电路中的缺陷部件。
根据本发明的一个实施例，至少一个部件为至少一个被设计用于物理电路的检测的扫描部件。
根据本发明的一个实施例，至少一个扫描部件包括多个扫描部件，并且扫描物理电路以根据格式文件确定物理电路中的缺陷部件包括：按预定扫描顺序扫描物理电路中的多个扫描部件，以根据格式文件确定物理电路中的缺陷部件。
前述内容概述了多个实施例的特征，从而使得本领域的技术人员能较好地理解本公开的方面。本领域的技术人员应理解，其可以轻松地将本公开作为基础，用于设计或修改其他工艺或结构，从而达成与本文所介绍实施例的相同目的和/或实现相同的优点。本领域技术人员还应认识到，这种等效结构并不背离本公开的精神和范围，并且其可以进行各种更改、替换和变更而不背离本公开的精神和范围。

Claims (20)

1.一种诊断系统，包括：
位置提取器，被设置成在生成集成电路(IC)设计布局时，根据标注设计布局中的至少一个部件的至少一个标记文本，提取所述集成电路(IC)设计布局的所述设计布局中的至少一个部件的至少坐标，其中，所述设计布局的所述至少一个部件的所述至少一个标记文本是预先设置的，在提取所述至少坐标之前，将所述设计布局放置在所述集成电路(IC)设计布局的预定位置，所述至少一个标记文本标记所述至少一个部件的所述至少坐标；
文件生成器，被设置成根据所述至少坐标生成所述集成电路设计布局的格式文件；以及
芯片诊断工具，被设置成扫描物理集成电路中的物理电路，以根据所述格式文件确定所述物理电路中的缺陷部件；
其中，所述物理电路对应于所述设计布局，并且所述物理集成电路对应于所述集成电路设计布局。
2.根据权利要求1所述的诊断系统，其中，所述格式文件为设计交换格式(DEF)文件。
3.根据权利要求1所述的诊断系统，其中，所述芯片诊断工具进一步检测所述物理集成电路，以确定所述物理电路是否具有预定功能，如果所述物理电路的所述预定功能失效，则所述芯片诊断工具扫描所述物理电路，以根据所述格式文件确定所述物理电路中的缺陷部件。
4.根据权利要求3所述的诊断系统，其中，所述芯片诊断工具进一步根据所述格式文件确定所述物理电路中的所述缺陷部件的坐标。
5.根据权利要求1所述的诊断系统，其中，所述至少一个部件为至少一个被设计用于所述物理电路的检测的扫描部件。
6.根据权利要求5所述的诊断系统，其中，所述至少一个扫描部件包括多个扫描部件，并且所述芯片诊断工具按预定扫描顺序扫描所述物理电路中的所述多个扫描部件，以根据所述格式文件确定所述物理电路中的所述缺陷部件。
7.一种基于集成电路(IC)设计布局实施的方法，所述方法包括：
在生成所述集成电路(IC)设计布局时，将设计布局放置到所述集成电路设计布局的预定位置上，其中，所述设计布局包括预先设置的标注所述设计布局的至少一个部件的至少一个标记文本；在放置所述设计布局后，所述至少一个标记文本标记所述至少一个部件在所述集成电路设计布局中的至少一个坐标；以及
根据所述至少一个部件坐标生成对应于所述集成电路设计布局的格式文件。
8.根据权利要求7所述的方法，其中，所述格式文件为由芯片诊断工具识别的设计交换格式(DEF)文件。
9.根据权利要求7所述的方法，其中，所述至少一个部件为至少一个被设计用于所述设计布局的检测的扫描部件。
10.根据权利要求7所述的方法，还包括：
提供对应于所述设计布局的图形数据库系统(GDS)文件；
其中，所述至少一个标记文本包括在所述GDS文件中。
11.根据权利要求7所述的方法，其中，根据所述至少一个部件坐标生成对应于所述集成电路设计布局的所述格式文件包括：
根据所述至少一个部件坐标和所述至少一个部件的至少一个功能信息，生成对应于所述集成电路设计布局的所述格式文件。
12.根据权利要求7所述的方法，其中，所述至少一个标记文本包括多个标记文本，所述至少一个部件包括多个部件，所述至少一个坐标包括多个坐标，并且所述多个标记文本分别标注所述多个部件，并且所述方法还包括：
对所述多个部件的所述多个坐标分类，以根据所述多个部件的预定扫描顺序生成多个分类坐标。
13.根据权利要求12所述的方法，其中，根据所述至少一个部件坐标生成对应于所述集成电路设计布局的所述格式文件包括：
根据所述多个分类坐标，生成对应于所述集成电路设计布局的所述格式文件。
14.一种基于物理集成电路(IC)实施的方法，所述方法包括：
在生成所述集成电路(IC)设计布局时，将设计布局放置到集成电路设计布局的预定位置上，其中，所述设计布局包括预先设置的标注所述设计布局的至少一个扫描部件的至少一个标记文本，所述集成电路设计布局对应所述物理集成电路；
在放置所述设计布局后，所述至少一个标记文本标记所述至少一个扫描部件在所述集成电路设计布局中的至少一个坐标；
根据所述至少一个坐标，生成对应于所述物理集成电路的格式文件；
提供包括物理电路的所述物理集成电路；
检测所述物理集成电路以确定所述物理电路是否具有预定功能；
如果所述物理电路的所述预定功能失效，则扫描所述物理电路，以根据所述格式文件确定所述物理电路中的缺陷部件。
15.根据权利要求14所述的方法，其中，扫描所述物理电路以根据所述格式文件确定所述物理电路中的所述缺陷部件还包括：
根据所述格式文件确定所述物理电路中的所述缺陷部件的坐标。
16.根据权利要求14所述的方法，其中，扫描所述物理电路以根据所述格式文件确定所述物理电路中的所述缺陷部件包括：
使用芯片诊断工具扫描所述物理电路，以根据所述格式文件确定所述物理电路中的所述缺陷部件；
其中，所述格式文件由所述芯片诊断工具识别。
17.根据权利要求14所述的方法，其中，所述格式文件为设计交换格式(DEF)文件。
18.根据权利要求14所述的方法，其中，扫描所述物理电路以根据所述格式文件确定所述物理电路中的所述缺陷部件包括：
扫描所述物理电路的至少一个部件，以根据所述格式文件确定所述物理电路中的所述缺陷部件。
19.根据权利要求18所述的方法，其中，所述至少一个部件为至少一个被设计用于所述物理电路的检测的扫描部件。
20.根据权利要求19的所述的方法，其中，所述至少一个扫描部件包括多个扫描部件，并且扫描所述物理电路以根据所述格式文件确定所述物理电路中的所述缺陷部件包括：
按预定扫描顺序扫描所述物理电路中的所述多个扫描部件，以根据所述格式文件确定所述物理电路中的所述缺陷部件。
CN201611157792.9A 2015-12-18 2016-12-15 诊断系统、集成电路设计布局及物理集成电路实施的方法 Active CN106897477B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562269712P 2015-12-18 2015-12-18
US62/269,712 2015-12-18
US15/137,833 2016-04-25
US15/137,833 US10267853B2 (en) 2015-12-18 2016-04-25 System and method to diagnose integrated circuit

Publications (2)

Publication Number Publication Date
CN106897477A CN106897477A (zh) 2017-06-27
CN106897477B true CN106897477B (zh) 2021-02-19

Family

ID=58994561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611157792.9A Active CN106897477B (zh) 2015-12-18 2016-12-15 诊断系统、集成电路设计布局及物理集成电路实施的方法

Country Status (5)

Country Link
US (2) US10267853B2 (zh)
KR (1) KR101996120B1 (zh)
CN (1) CN106897477B (zh)
DE (1) DE102016117029B4 (zh)
TW (1) TWI591503B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10267853B2 (en) * 2015-12-18 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. System and method to diagnose integrated circuit
CN110501626B (zh) * 2018-05-17 2022-09-23 瑞昱半导体股份有限公司 电子装置测试数据库产生方法
US11093683B2 (en) * 2018-10-31 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Test pattern generation systems and methods
US11561256B2 (en) 2019-12-31 2023-01-24 Synopsys, Inc. Correlation between emission spots utilizing CAD data in combination with emission microscope images
US11295831B2 (en) 2020-06-25 2022-04-05 Taiwan Semiconductor Manufacturing Company Limited Systems and methods to detect cell-internal defects
CN115659900B (zh) * 2022-12-23 2023-04-07 全芯智造技术有限公司 用于呈现集成电路版图的方法、设备和介质
CN117634426B (zh) * 2024-01-24 2024-04-05 上海合见工业软件集团有限公司 一种电路设计的缺陷标记生成方法、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897002A (zh) * 2005-07-12 2007-01-17 台湾积体电路制造股份有限公司 错误位置识别方法以及结合纯逻辑与物理布局信息的系统
CN102089762A (zh) * 2008-06-05 2011-06-08 益华公司 用于集成电路的基于模型的设计及布局的方法及系统
US20120079439A1 (en) * 2010-09-27 2012-03-29 Teseda Corporation Suspect logical region synthesis from device design and test information
CN102683165A (zh) * 2011-03-18 2012-09-19 敖翔科技股份有限公司 智能缺陷筛选及取样方法
CN103187343A (zh) * 2011-12-28 2013-07-03 敖翔科技股份有限公司 智能型缺陷诊断方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6701474B2 (en) * 2000-06-28 2004-03-02 Cadence Design Systems, Inc. System and method for testing integrated circuits
US6698004B2 (en) * 2002-06-20 2004-02-24 Sun Microsystems, Inc. Pin toggling using an object oriented programming language
JP3842228B2 (ja) * 2003-02-27 2006-11-08 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置と設計自動化装置及び方法並びにプログラム
JP2005265497A (ja) 2004-03-17 2005-09-29 Matsushita Electric Ind Co Ltd 半導体装置の故障解析方法
TW200604865A (en) 2004-07-16 2006-02-01 Hon Hai Prec Ind Co Ltd System and method for crosstalk checking of nets in a layout
US7257784B2 (en) 2005-03-24 2007-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrally checking chip and package substrate layouts for errors
WO2007114930A2 (en) * 2006-03-31 2007-10-11 Teseda Corporation Secure test-for-yield chip diagnostics management system and method
US8645896B1 (en) * 2007-06-28 2014-02-04 Dcg Systems Inc Method to transfer failure analysis-specific data between design houses and fab's/FA labs
US20090144686A1 (en) * 2007-11-30 2009-06-04 Lensing Kevin R Method and apparatus for monitoring marginal layout design rules
JP2009302510A (ja) 2008-03-03 2009-12-24 Fuji Electric Device Technology Co Ltd トレンチゲート型半導体装置およびその製造方法
TWI362836B (en) * 2008-08-08 2012-04-21 Etron Technology Inc Dll with power-saving function
US8397193B2 (en) * 2009-04-17 2013-03-12 Arm Limited Proprietary circuit layout identification
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US9823304B2 (en) * 2015-04-30 2017-11-21 Stmicroelectronics S.R.L. Integrated electronic device having a test architecture, and test method thereof
US10267853B2 (en) * 2015-12-18 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. System and method to diagnose integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897002A (zh) * 2005-07-12 2007-01-17 台湾积体电路制造股份有限公司 错误位置识别方法以及结合纯逻辑与物理布局信息的系统
CN102089762A (zh) * 2008-06-05 2011-06-08 益华公司 用于集成电路的基于模型的设计及布局的方法及系统
US20120079439A1 (en) * 2010-09-27 2012-03-29 Teseda Corporation Suspect logical region synthesis from device design and test information
CN102683165A (zh) * 2011-03-18 2012-09-19 敖翔科技股份有限公司 智能缺陷筛选及取样方法
CN103187343A (zh) * 2011-12-28 2013-07-03 敖翔科技股份有限公司 智能型缺陷诊断方法

Also Published As

Publication number Publication date
DE102016117029A1 (de) 2017-06-22
US20190242943A1 (en) 2019-08-08
KR20170073472A (ko) 2017-06-28
TW201723899A (zh) 2017-07-01
US20170176525A1 (en) 2017-06-22
CN106897477A (zh) 2017-06-27
US10866281B2 (en) 2020-12-15
KR101996120B1 (ko) 2019-07-03
DE102016117029B4 (de) 2024-10-02
US10267853B2 (en) 2019-04-23
TWI591503B (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
CN106897477B (zh) 诊断系统、集成电路设计布局及物理集成电路实施的方法
US6553329B2 (en) System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list
CN101169465B (zh) 基于模型化和非模型化错误的重复测试生成和诊断方法
JP4759597B2 (ja) 半導体集積回路の故障解析方法及び故障解析装置
CN111125985B (zh) 系统故障定位系统和方法
CN104916559A (zh) 结合实体坐标的位失效侦测方法
US10101388B2 (en) Method for enhanced semiconductor product diagnostic fail signature detection
CN108073674B (zh) 集成电路芯片中的系统缺陷的故障标识数据库的早期开发
Appello et al. Understanding yield losses in logic circuits
US12062166B2 (en) Method and system for diagnosing a semiconductor wafer
US10102615B2 (en) Method and system for detecting hotspots in semiconductor wafer
JP4455569B2 (ja) 複数の論理回路に対する故障診断方法
US11899065B2 (en) System and method to weight defects with co-located modeled faults
JP5015227B2 (ja) 欠陥解析方法、プログラム及び電子デバイスの製造方法
JP2009081466A (ja) 複数の論理回路に対する故障診断方法
JP2008116332A (ja) 複数の論理回路に対する故障診断方法
JP4942004B2 (ja) 複数の論理回路に対する故障診断方法
Ngow et al. Automated nets extraction for digital logic physical failure analysis on IP-secure products
JP4633349B2 (ja) 電子デバイスを製造するための欠陥解析方法及びそのプログラム
Sharma et al. Machine Learning Inside the Cell to Solve Complex FinFET Defect Mechanisms with Volume Scan Diagnosis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant