KR101269557B1 - 반도체 메모리 수리 장치 및 수리 방법 - Google Patents

반도체 메모리 수리 장치 및 수리 방법 Download PDF

Info

Publication number
KR101269557B1
KR101269557B1 KR1020110048149A KR20110048149A KR101269557B1 KR 101269557 B1 KR101269557 B1 KR 101269557B1 KR 1020110048149 A KR1020110048149 A KR 1020110048149A KR 20110048149 A KR20110048149 A KR 20110048149A KR 101269557 B1 KR101269557 B1 KR 101269557B1
Authority
KR
South Korea
Prior art keywords
memory cells
memory
failed
cell
faulty
Prior art date
Application number
KR1020110048149A
Other languages
English (en)
Other versions
KR20120129700A (ko
Inventor
강성호
강우헌
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020110048149A priority Critical patent/KR101269557B1/ko
Publication of KR20120129700A publication Critical patent/KR20120129700A/ko
Application granted granted Critical
Publication of KR101269557B1 publication Critical patent/KR101269557B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Abstract

본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법은 고장 메모리 셀들을 기하학적 형태로 분류하는 단계; 그리고 상기 기하학적 형태로 분류한 고장 메모리 셀들을 스패어 메모리 블록으로 교체하는 단계를 포함한다. 본 발명의 일 실시예에 따른 반도체 메모리 수리 방법에 의하면 반도체 메모리 장치의 고장 수리 시간을 단축할 수 있다. 또한, 반도체 메모리 장치의 생산 비용을 절감할 수 있다.

Description

반도체 메모리 수리 장치 및 수리 방법{A semiconductor memory reparing device and a repairing method thereof}
본 발명의 실시예는 반도체 분야에 관한 것으로, 더욱 상세하게는 반도체 메모리 수리 장치 및 수리 방법에 관한 것이다.
일반적으로 반도체 메모리를 수리하는 방법은 크게 두 가지가 있다. 첫 번째 방법은 반도체 칩 내부에 메모리를 수리하기 위한 하드웨어를 삽입하는 것이고, 두번째 방법은 외부 장비를 이용하여 메모리를 테스트하고 수리하는 것이다. 첫 번째 방법은 수리하는데 필요한 모듈을 반도체 칩 내부에 추가적으로 삽입한다. 삽입된 하드웨어는 BIST(Built-in self test)과정을 거쳐 메모리의 고장 정보를 취합하고, BIRA(Built-in redundancy analysis)과정을 통해 고장이 발견된 메모리를 수리한다.
BIRA의 경우 메모리의 생산 수율을 높이는 것이 목적이므로, 수리 효율성과 하드웨어의 크기, 알고리즘의 수행 시간이 중요한 요소이다. 그러나 이들은 서로 상충(trade off) 관계에 있기 때문에 적절한 관계를 찾아 최적의 생산 수율을 달성하는 것이 중요하다.
하지만, 기존의 많은 연구는 한쪽으로 치우친 경우가 많았다. 100% 수리 효율성과 빠른 수행시간을 갖는 알고리즘은, 수리를 위한 여분의 메모리 수가 증가할수록 하드웨어의 크기가 기하급수적으로 커지는 단점이 있고, 100% 수리 효율성과 상대적으로 작은 크기의 하드웨어를 갖는 알고리즘은, 솔루션을 찾는데 오랜 시간이 걸리는 단점이 있다. 또한 최소의 하드웨어 크기와 짧은 수행시간을 갖는 알고리즘의 경우 수리 효율성이 떨어지는 단점이 있다.
반면에 두 번째 방법은 외부 장비로 메모리 칩을 테스트하여 고장을 검출하고 수리하는 알고리즘을 제공한다. 외부 장비에 모든 모듈이 저장되어 있기 때문에, 하드웨어의 크기는 중요한 고려 대상이 아니다. 외부 장비의 경우 상당히 고가이기 때문에, 100% 수리 효율성을 가지면서 빠른 시간 내에 메모리를 수리할 수 있는 솔루션을 찾는 알고리즘에 대한 연구가 중점적으로 이루어지고 있다. 그러나 여분의 메모리 셀을 이용하여 고장 메모리 셀을 수리하기 위한 분석 방법이 미제이기 때문에, 100% 수리 효율성을 달성할 수 있는 유일한 방법으로 전수 조사가 있다. 전수 조사를 통한 고장 메모리 셀 수리 알고리즘은 이진 트리 탐색방법을 기반으로 한다.
그러나, 이진 트리 탐색방법을 기반으로 하는 전수 조사를 이용한 고장 수리 알고리즘은 수리 시간이 오래 걸린다는 문제점이 있다.
따라서, 본 발명의 일 실시예에서는 우수한 수리 효율성을 가지고, 고장 메모리 셀의 수리 시간을 단축시키는 반도체 메모리 장치 수리 방법을 제공하는데 목적이 있다.
본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법은 고장 메모리 셀들을 기하학적 형태로 분류하는 단계, 상기 기하학적 형태로 분류한 고장 메모리 셀들을 스페어 메모리 블록으로 교체하는 단계를 포함한다.
본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법은 상기 고장 메모리 셀들을 셀 주소에 따라 마스터 고장 셀 또는 슬레이브 고장 셀로 분류하는 단계를 더 포함한다.
상기 마스터 고장 셀은 고장 메모리 셀 들 중 서로 행 주소 및 열 주소가 다른 고장 메모리 셀이며, 상기 슬레이브 고장 셀은 상기 마스터 고장 셀과 행 주소 또는 열 주소가 같은 메모리 고장 셀이다.
상기 기하학적 형태로 분류하는 단계는, 상기 고장 메모리 셀들을 삼각형 형태, 사각형 형태, 직선 형태 또는 상기 기하학적 형태들 중 둘 이상의 형태로 분류한다.
상기 기하학적 형태는 삼각형 형태를 포함하고, 상기 삼각형 형태의 고장 메모리 셀들은 3개의 고장 메모리 셀을 포함하며, 상기 3개의 고장 메모리 셀 중 1개 또는 2개의 고장 메모리 셀은 상기 마스터 고장 셀이다.
상기 기하학적 형태는 사각형 형태를 포함하고, 상기 사각형 형태의 고장 메모리 셀들은 4개의 고장 메모리 셀을 포함하며, 상기 4개의 고장 메모리 셀 중 1개 또는 2개의 고장 메모리 셀은 상기 마스터 고장 셀이다.
상기 스페어 메모리 블록으로 교체하는 단계는, 이진 트리 탐색방법을 사용하되, 상기 기하학적 형태 사이에 우선 순위를 선정하여 이진 트리를 탐색한다.
상기 기하학적 형태 사이의 우선 순위는 직선 형태의 고장 메모리 셀, 사각형 형태의 고장 메모리 셀, 삼각형 형태의 고장 메모리 셀의 순서이다.
상기 사각형 형태의 고장 메모리 셀들은 상기 이진 트리의 하나의 노드 탐색으로 4개의 고장 메모리 셀들을 상기 스페어 메모리 블록으로 교체한다.
상기 삼각형 형태의 고장 메모리 셀들은 상기 이진 트리의 하나의 노드 탐색으로 2개의 고장 메모리 셀들을 상기 스페어 메모리 블록으로 교체한다.
상기 스페어 메모리 블록으로 교체하는 단계는, 상기 고장 메모리 셀들을 행 방향 또는 열 방향으로 상기 스패어 메모리 블록으로 교체한다.
본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법은 상기 마스터 고장 셀의 개수와 상기 스페어 메모리 블록의 개수를 비교하여 상기 마스터 고장 셀의 개수가 상기 스페어 메모리 블록의 개수보다 많은 경우, 수리 동작을 종료한다.
본 발명의 일 실시예에 따른 반도체 메모리 수리 장치는 고장 메모리 셀들을 기하학적 형태로 분류하는 분류부, 상기 기하학적 형태로 분류한 고장 메모리 셀들을 스페어 메모리 블록으로 교체하는 교체부를 포함한다.
본 발명의 일 실시예에 따른 반도체 메모리 수리 장치는 상기 고장 메모리 셀들을 셀 주소에 따라 마스터 고장 셀 또는 슬레이브 고장 셀로 분류하는 판별부를 더 포함한다.
상기 분류부는 상기 고장 메모리 셀들을 사각형 형태, 삼각형 형태, 직선 형태 또는 둘 이상의 형태로 분류한다.
본 발명의 일 실시예에 따른 컴퓨터로 판독 가능한 기록 매체는 본 발명의 일실시예에 따른 반도체 메모리 장치 수리 방법을 수행하기 위한 프로그램을 기록한다.
본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법에 따르면, 반도체 메모리 장치의 고장 수리 시간을 단축할 수 있다.
본 발명의 일 실시예에 따른 반도체 메모리 장치 수리방법에 따르면, 반도체 메모리 장치의 생산 비용을 절감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 수리 장치의 구성을 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 수리 장치의 교체부를 나타낸 블록도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법의 각 단계를 나타낸 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법을 수행하기 위한 예시적인 고장 메모리 셀을 마스터 고장 셀과 슬레이브 고장 셀로 분류하여 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 수리 과정이 종료되는 경우를 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 예시적인 고장 메모리 셀 들을 기하학적 형태로 분류하여 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법의 고장 메모리 셀들을 스패어 메모리 블록으로 교체하는 과정을 나타낸 것이다.
도 8은 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법의 이진 탐색 트리 방법의 수행 과정을 나타낸 것이다.
실시예들은 여러 가지 다른 형태들로 구체화되어질 수 있고, 여기에서 설명되는 양태들로 한정되는 것으로 해석되지 않는다. 오히려, 상기 양태들은 실시예들을 더욱 철저하고 완전하게 되도록 해주며, 당업자에게 실시예들의 영역을 충분히 전달할 수 있도록 해준다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
반도체 설계 및 공정 기술의 발달에 따라 반도체 메모리의 집적도가 증가하여 반도체 메모리에 결함이 발생할 확률이 증가하고 있다. 이는 메모리의 수율을 감소시키는 원인이 된다. 따라서, 메모리의 수율을 높이기 위해 메모리에 발생한 고장을 찾아 분석하고 여분의(spare) 메모리 셀을 이용하여 수리하는 과정이 필수적이다. 이러한 과정을 진단과정(Redundancy Analysis, RA) 이라고 한다. RA 알고리즘은 메모리 수리를 위해 외부 테스트 장비(Automatic Test Equipment, ATE)에 내장되어 사용될 수 있다. 또한, RA 알고리즘은 반도체 메모리의 내장 자체 테스트 및 자체 수리를 위해 반도체 메모리에 내장되어 사용될 수 있다.
본 발명의 일 실시예는 반도체 메모리 장치의 수리 방법에 관한 것으로, 고장 메모리 셀 들을 기하학적 형태로 분류하여 고장 메모리 셀을 수리할 수 있다.
이하에서, 본 발명의 일 실시예에 따른 반도체 메모리 수리 장치 및 수리 방법에 대하여 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 수리 장치의 구성을 나타낸 블록도이다. 도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 메모리 수리 장치(100)는 반도체 메모리에 테스트 패턴을 인가하여 고장 메모리 셀을 검출하는 테스트부(110), 고장 메모리 셀 들을 마스터 고장 셀 또는 슬레이브 고장 셀로 분류하는 판별부(120), 고장 메모리 셀 들을 기하학적 형태로 분류하는 분류부(130) 및 고장 메모리 셀 들을 스패어 메모리 블록으로 교체하는 교체부(140)를 포함할 수 있다.
테스트부(110)는 테스트 패턴을 생성하여 반도체 메모리에 입력하고, 입력한 테스트 패턴과 테스트 결과 패턴의 동일 여부로 고장 메모리 셀을 검출할 수 있다. 도 1에는 도시되지 않았지만, 반도체 메모리는 행들 및 열들의 매트릭스 형태로 배열된 메모리 셀 들로 구성될 수 있다. 또한, 메모리 셀 들은 휘발성 메모리 셀 또는 불휘발성 메모리 셀일 수 있다. 메모리 셀 들은 휘발성 메모리 셀 및 불휘발성 메모리 셀을 포함하는 구조일 수 있다. 테스트부(110)에 의해 얻어진 테스트 결과 정보는 판별부(120)로 전달될 수 있다.
판별부(120)는 고장 메모리 셀을 마스터 고장 셀 또는 슬레이브 고장 셀로 분류하여 저장할 수 있다. 고장 메모리 셀은 복수의 고장 메모리 셀일 수 있다. 여기서, 마스터 고장 셀은 고장 메모리 셀 들 중 서로 행 주소 및 열 주소가 다른 고장 메모리 셀일 수 있다. 슬레이브 고장 셀은 마스터 고장 셀과 행 주소 또는 열 주소가 같은 고장 메모리 셀일 수 있다. 판별부(120)에 의해 분류된 마스터 고장 셀 또는 슬레이브 고장 셀 정보는 분류부(130)로 전달될 수 있다.
분류부(130)는 고장 메모리 셀 들을 기하학적 형태로 분류할 수 있다. 기하학적 형태는 일반적으로 알려진 사각형 형태, 삼각형 형태, 직선 형태일 수 있으며, 그 이외에 표현될 수 있는 모든 형태의 도형을 포함할 수 있다. 분류부(130)에 의해 분류된 기하학적 형태로 분류된 고장 메모리 셀 들에 대한 정보는 교체부(140)로 전달될 수 있다.
교체부(140)에 대해서는 도 2를 참조하여 설명한다. 도 2에 도시된 바와 같이, 교체부(140)는 고장 메모리 셀 수리를 위한 스패어 열 메모리 블록 또는 스패어 행 메모리 블록을 선택하는 제어부(141), 고장 메모리 셀을 포함하는 열을 수리하기 위한 스패어 열 메모리 블록(142), 고장 메모리 셀을 포함하는 행을 수리하기 위한 스패어 행 메모리 블록(143)을 포함할 수 있다. 스패어 열 메모리 블록(142)은 복수의 스패어 열 메모리 블록일 수 있다. 스패어 행 메모리 블록(143)은 복수의 스패어 행 메모리 블록일 수 있다. 예를 들어, 스패어 열 메모리 블록(142)은 고장 메모리 셀을 포함하는 열과 교체될 수 있고, 스패어 행 메모리 블록(143)은 고장 메모리 셀을 포함하는 행과 교체될 수 있다.
한편, 상기 언급한 테스트부(110), 분류부(120), 판별부(130), 교체부(140), 제어부(141), 스패어 열 메모리 블록(142), 스패어 행 메모리 블록(143)은 외부 테스트 장비(ATE)에 포함되어 반도체 메모리의 고장 테스트 및 수리에 사용될 수 있다. 또한, 상기의 각 구성들은 반도체 메모리 장치의 내부에 포함되어, 반도체 메모리 장치의 고장 자체 테스트 및 자체 수리에 사용될 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법에 대하여 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법의 각 단계를 나타낸 흐름도이다. 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법은 테스트부가 고장 메모리 셀을 검출하는 단계(S301), 고장 메모리 셀을 마스터 고장 셀 또는 슬레이브 고장 셀로 분류하는 단계(S302), 마스터 고장 셀 개수 및 스패어 메모리 블록 개수를 비교하는 단계(S303), 고장 메모리 셀 들을 기하학적 형태로 분류하는 단계(S304), 기하학적 형태 별로 스패어 메모리 블록으로 교체하는 단계(S305), 모든 고장 메모리 셀 들의 수리가 완료되었는지 판단하는 단계(S306)를 포함하여 이루어질 수 있다.
먼저, 테스트부가 고장 메모리 셀을 검출하는 단계(S301)에 대하여 설명한다. 테스트부는 테스트 패턴을 반도체 메모리에 인가하고, 입력된 테스트 패턴과 테스트 결과 패턴을 비교하여 메모리 셀의 고장 유무를 판별한다. 테스트 패턴은 마치(March) 알고리즘 또는 비선형 마치(non-linear March) 알고리즘에 기반할 수 있다.
다음으로, 고장 메모리 셀을 마스터 고장 셀 또는 슬레이브 고장 셀로 분류하는 단계(S302)에 대하여 설명한다.
도 4는 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법을 수행하기 위한 예시적인 고장 메모리 셀을 마스터 고장 셀 또는 슬레이브 고장 셀로 분류하여 나타낸 것이다. 도 4를 참조하면, 반도체 메모리는 행들 및 열들의 매트릭스 형태로 배열된 메모리 셀 들로 구성될 수 있다. 메모리 셀들은 가로 방향의 행 주소, 세로 방향의 열 주소를 통해 표현될 수 있다. 도 4에서는 예시적으로 8 x 8의 크기를 갖는 메모리를 도시하였으나, 이에 한정되는 것은 아니다.
음영 처리가 되어 있는 메모리 셀(●)은 고장 메모리 셀을 의미한다. 도 4에 도시된 바와 같이, (0,0), (0,2), (2,0), (2,2), (1,4), (1,7), (5,1), (5,3), (7,3), (4,5), (6,5), (6,6)의 주소값을 갖는 메모리 셀은 고장 메모리 셀일 수 있다. 여기서, (a,b)는 a는 메모리 셀의 행 주소, b는 메모리 셀의 열 주소를 나타낼 수 있다.
마스터 고장 셀은 고장 메모리 셀 들 중 서로 행 주소 및 열 주소가 다른 고장 메모리 셀을 의미할 수 있다. 예를 들어, 도 4의 (⊙) 형태로 표시된 고장 메모리 셀 들은 마스터 고장 셀을 의미할 수 있다. 즉, (0,0), (2,2), (1,4), (5,1), (7,3), (4,5), (6,6)의 주소값을 갖는 고장 메모리 셀은 마스터 고장 셀일 수 있다. (0,0)은 (2,2)와 행 주소 및 열 주소가 서로 다르므로 (0,0)과 (2,2)의 고장 메모리 셀은 마스터 고장 셀이 될 수 있다. (2,0) 및 (0,2)의 고장 메모리 셀은 (0,0)의 고장 메모리 셀과 각각 열 주소, 행 주소가 같으므로 마스터 고장 셀이 될 수 없다.
슬레이브 고장 셀은 마스터 고장 셀과 행 주소 또는 열 주소가 같은 고장 메모리 셀을 의미할 수 있다. 예를 들어, (⊙) 형태로 표시된 고장 메모리 셀 들 이외의 고장 메모리 셀 들은 슬레이브 고장 셀을 의미할 수 있다. 이러한 마스터 고장 셀 및 슬레이브 고장 셀의 셀 주소 정보는 셀 레지스터(미도시)에 저장될 수 있다.
다음으로, 마스터 고장 셀의 개수와 스패어 메모리 블록 개수를 비교하는 단계(S303)에 대하여 설명한다.
마스터 고장 셀의 개수가 스패어 메모리 블록 개수보다 많은 경우 수리 동작을 종료할 수 있다. 여기서, 스패어 메모리 블록 개수는 스패어 행 메모리 블록 개수와 스패어 열 메모리 블록 개수를 합한 것일 수 있다. 마스터 고장 셀의 개수가 스패어 메모리 블록 개수보다 많은 경우 고장 메모리 셀을 스패어 메모리 블록으로 교체하더라도 교체되지 못하는 고장 메모리 셀이 존재하기 때문이다. 따라서, 마스터 고장 셀의 개수가 스패어 메모리 블록 개수보다 많은 경우 불필요한 수리 동작은 수행하지 않아도 되므로 반도체 메모리 장치의 수리 속도가 향상될 수 있다.
도 5는 마스터 고장 셀의 개수가 스패어 메모리 블록 개수보다 많아, 수리 동작이 종료되는 경우의 메모리 셀을 나타낸 것이다. 도 5에 도시된 바와 같이, 고장 메모리 셀 중 마스터 고장 셀은 예시적으로 (0,0), (2,2), (1,4), (5,1), (7,3), (4,5), (6,6)에 위치할 수 있다. 마스터 고장 셀은 7개이고, 스패어 메모리 블록은 스패어 행 메모리 블록 3개와 스패어 열 메모리 블록 3개를 합하여 총 6개이다. 마스터 고장 셀 하나당 하나의 스패어 메모리 블록이 필요하기 때문에, 도 5와 같은 경우, 수리 동작이 종료될 수 있다.
다음으로, 고장 메모리 셀 들을 기하학적 형태로 분류하는 단계(S304)에 대하여 설명한다.
도 6은 본 발명의 일 실시예에 따른 고장 메모리 셀 들을 기하학적 형태로 분류한 것을 나타낸 것이다. 도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따른 기하학적 형태는 사각형 형태(a), 삼각형 형태(b,c), 직선 형태(d)를 포함할 수 있다.
사각형 형태(a)는 예시적으로 2개의 마스터 고장 셀과 2개의 슬레이브 고장 셀을 포함하여 구성될 수 있다. 도 6에 도시된 바와 같이, (0,0) 및 (2,2)의 마스터 고장 셀이 (2,0) 및 (0,2)의 슬레이브 고장 셀과 같은 행 주소 또는 열 주소값을 갖는 경우에 사각형 형태(a)의 고장 메모리 셀로 분류될 수 있다. 한편, 도 6에는 도시되지 않았지만, 추가적으로 (1,0)에 슬레이브 고장 셀이 존재하는 경우에도 사각형 형태의 고장 메모리 셀로 분류될 수 있다. (0,1), (2,1), (1,2)에 고장 메모리 셀이 존재하는 경우에도 마찬가지로 사각형 형태의 고장 메모리 셀로 분류될 수 있다. 마스터 고장 셀은 (0,0) 및 (2,2)의 2개로 일정하기 때문이다.
삼각형 형태(b,c)는 예시적으로 2개의 마스터 고장 셀과 1개의 슬레이브 고장 셀을 포함하여 구성될 수 있다. 또한, 1개의 마스터 고장 셀과 2개의 슬레이브 고장 셀을 포함하여 구성될 수 있다. 도 6에 도시된 바와 같이, (5,1) 및 (7,3)의 마스터 고장 셀이 (5,3)의 슬레이브 고장 셀과 같은 행 주소 또는 열 주소값을 갖는 경우에 삼각형 형태(b)의 고장 메모리 셀로 분류될 수 있다. 한편, 도 6에는 도시되지 않았지만, 만약 (2,2)의 고장 메모리 셀이 없다면 (0,0)의 1개의 마스터 고장 셀은 (0,2) 및 (2,0)의 2개의 슬레이브 고장 셀과 같은 행 주소 또는 열 주소값을 갖는 삼각형 형태의 고장 메모리 셀로 분류될 수 있다.
직선 형태(d)는 사각형 형태 또는 삼각형 형태를 구성하지 못한 고장 메모리 셀들이 행 또는 열에 평행한 라인을 형성하는 고장이다. 도 6에 도시된 바와 같이, (1,4)의 마스터 고장 셀은 (1,7)의 슬레이브 고장 셀과 같은 행 주소 값을 가지며, 행(row)에 평행한 직선 형태를 구성할 수 있다.
다음으로, 고장 메모리 셀 들을 스패어 메모리 블록으로 교체하는 단계(S305)에 대하여 설명한다.
본 발명의 일 실시예에서는 고장 메모리 셀 들을 교체하기 위한 스패어 메모리 블록을 찾는 방법으로 이진 트리(Binary Tree) 탐색방법을 사용하였다. 이진 트리 탐색방법은 이진 트리의 모든 노드를 방문하여 어떠한 작업을 수행하는 것을 의미한다. 이진 트리는 모든 노드의 차수가 2 이하인 트리를 의미하며, 공집합이거나 1개의 부모 노드에서 왼쪽 서브 트리와 오른쪽 서브 트리로 구성되는 유한 집합 구조를 의미한다. 여기서, 부모 노드는 보통 첫 번째 노드로 정의되며, 부모 노드로부터 왼쪽과 오른쪽으로 나누어지는 노드를 자식 노드로 정의된다. 이진 트리 탐색방법은 깊이-우선 탐색 방법(Depth-First Search, DFS)과 넓이-우선 탐색 방법(Breath-First Search, BFS)이 있다. 깊이-우선 탐색 방법은 시작 정점을 방문한 후 시작 정점의 자식 노드를 탐색하는 방법이다. 넓이-우선 탐색 방법은 시작 정점을 방문한 후 시작 정점에 인접한 모든 노드들을 우선 방문하는 방법이다. 본 실시예에서는 깊이-우선 탐색 방법을 사용하여 이진 트리를 탐색하는 방법에 대해 설명될 것이다.
일반적인 진단 과정(RA) 알고리즘의 경우 고장 메모리 셀이 검출되는 순서로 이진 트리를 탐색한다. 하지만, 본 실시예에서는 고장 메모리 셀 들을 기하학적 형태로 분류하고, 기하학적 형태들 간에 우선 순위를 정하여 이진 트리를 탐색한다. 기하학적 형태들 간의 우선 순위는 예시적으로, 직선 형태, 사각형 형태, 삼각형 형태의 순서일 수 있다.
한편, 고장 메모리 셀 들을 스패어 메모리 블록으로 교체하는 방법으로는 행-우선 전략(row first strategy)를 사용하였다. 행-우선 전략은 고장 메모리 셀들이 존재하는 경우 스패어 행 메모리 블록을 우선적으로 사용하여 고장 메모리 셀을 포함하는 행을 교체하는 것을 의미할 수 있다.
이하에서 직선 형태, 사각형 형태, 삼각형 형태의 고장 메모리 셀 들에 대한 이진 트리 탐색 방법에 대하여 설명한다. 직선 형태의 고장 메모리 셀 들에 대하여 우선적으로 이진 트리를 탐색하는 이유는, 독립된 직선 형태의 고장의 경우 하나의 스패어 행 메모리 블록으로 교체 가능한데, 만약 스패어 열 메모리 블록으로 고장 메모리 셀 들을 교체한다면 2개 이상의 스패어 메모리 블록이 사용될 수 있어 비효율적일 수 있기 때문이다. 한편, 직선 형태의 고장 메모리 셀 들이 열에 평행하게 형성되는 경우는 열-우선 전략을 선택하여 하나의 스패어 열 메모리 블록으로 교체하는 것이 바람직할 수 있다.
사각형 형태의 고장 메모리 셀 들은 사각형의 각 꼭지점에 고장 메모리 셀이 위치하는 형태로 파악될 수 있다. 따라서, 사각형 형태의 4개의 꼭지점에 위치하는 고장 메모리 셀 들은 2개의 스패어 메모리 블록으로 교체 가능하다. 즉, 하나의 사각형 형태는 한 번에 2개의 스패어 메모리 블록으로 교체 가능하다. 마스터 고장 셀의 위치가 파악되어 있기 때문에, 사각형 형태의 경우 마스터 고장 셀을 기준으로 한 번에 2개의 스패어 메모리 블록으로 교체할 수 있는 것이다. 따라서, 이진 트리의 하나의 노드 탐색으로 2개의 스패어 메모리 블록을 할당하여 고장 메모리 셀 들을 교체할 수 있어, 이진 트리 탐색 깊이가 얕아질 수 있다. 이는 고장 메모리 수리 속도의 향상을 의미할 수 있다.
삼각형 형태의 고장 메모리 셀 들은 삼각형의 각 꼭지점에 고장 메모리 셀이 위치하는 형태로 파악될 수 있다. 따라서, 삼각형 형태의 경우 2개의 스패어 행 메모리 블록 또는 2개의 스패어 열 메모리 블록으로 고장 메모리 셀 들을 교체할 수 있다.
한편, 직선 형태, 사각형 형태, 삼각형 형태의 순서로 이진 트리를 탐색하여 고장 메모리 셀 들을 스패어 메모리 블록으로 교체한 후, 잔존하는 고장 메모리 셀 들이 있을 수 있다. 여기서, 잔존하는 고장 메모리 셀 들은 단일의 고장 메모리 셀 일 수 있다. 단일의 고장 메모리 셀 들은 남아있는 스패어 행 메모리 블록 또는 스패어 열 메모리 블록을 사용하여 교체할 수 있다.
위와 같은 기하학적 형태들 간의 우선 순위를 정하여 고장 메모리 셀 들을 스패어 메모리 블록으로 교체할 수 있다.
다음으로, 모든 고장 메모리 셀 들의 수리가 완료되었는지 판단하는 단계(S306)에 대하여 설명한다. 직선 형태, 사각형 형태, 삼각형 형태의 고장 메모리 셀 들 및 잔존하는 고장 메모리 셀 들에 대한 수리 완료 여부를 판단한다. 모든 고장 메모리 셀 들에 대한 수리가 완료된 경우, 수리 과정을 종료한다. 그러나, 수리가 불가능하다고 판단되는 경우, 고장 메모리 셀 들을 스패어 메모리 블록으로 교체하는 단계(S305)로 다시 돌아갈 수 있다. 이 경우, 이진 트리 탐색 방법의 탐색 경로를 재설정하여 스패어 메모리 블록을 찾는 과정을 반복한다. 구체적으로, 탐색했던 노드를 역으로 탐색하여 자식 노드가 나누어지는 부분에서 탐색했던 노드와 다른 노드의 방향으로 탐색할 수 있다. 모든 고장 메모리 셀 들에 대한 수리가 완료될 때까지 이러한 과정을 반복할 수 있다.
[실시예]
이하에서는 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법을 적용한 고장 메모리 셀 들의 수리 과정에 대하여 설명한다.
도 7에 도시된 바와 같이, 고장 메모리 셀은 총 12개로 가정하였다. 그리고 스패어 행 메모리 블록은 4개, 스패어 열 메모리 블록은 3개로 가정하였다. 고장 메모리 셀 들을 하나의 사각형 형태, 2개의 삼각형 형태, 하나의 직선 형태로 분류하였다. 먼저, 직선 형태의 고장 메모리 셀 들(d)이 행과 평행한 형태로 형성되어 있으므로 스패어 행 메모리 블록(R1)을 사용하여 교체한다. 여기서 R은 스패어 행 메모리 블록을, 1은 행 주소를 나타낸다. 다음, 사각형 형태의 고장 메모리 셀 들(a)을 2개의 스패어 행 메모리 블록(R0, R2)을 사용하여 교체한다. 이는 행-우선 전략을 사용한 결과이다. 삼각형 형태의 고장 메모리 셀 들(b,c)은 두 개가 존재한다. 우선 하나의 삼각형 형태(b)에 대하여 고장 메모리 셀 들을 스패어 행 메모리 블록(R5)을 사용하여 교체한다. R5를 사용하여 교체하고 남는 고장 메모리 셀(7,3)은 단일 고장 메모리 셀이 된다. 또 다른 삼각형 형태(c)의 경우 스패어 열 메모리 블록(C5)을 사용하여 교체한다. 여기서 C는 스패어 열 메모리 블록을, 5는 열 주소를 나타낸다. C5를 사용하여 (4,5), (6,5)의 고장 메모리 셀들을 교체하고 난 후, 남는 단일 고장 메모리 셀(6,6)은 남아있는 하나의 스패어 열 메모리 블록을 사용하여 교체한다. 또한, (7,3) 단일 고장 메모리 셀에 대해서도 스패어 열 메모리 블록을 사용하여 교체한다. 상기와 같은 과정을 통해 모든 고장 메모리 셀 들이 스패어 메모리 블록으로 교체될 수 있다.
도 8은 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법의 이진 탐색 트리 방법의 수행 과정을 나타낸 것이다. 도 8에 도시된 바와 같이, 먼저 직선 형태의 고장 메모리 셀 들에 대해 이진 트리를 탐색한다. 그 결과, 직선 형태의 고장 메모리 셀 들을 수리하기 위한 스패어 메모리 블록은 R1 이 된다. 다음 사각형 형태의 고장 메모리 셀 들에 대해 이진 트리를 탐색한다. 그 결과, R0와 R2의 스패어 행 메모리 블록이 고장 메모리 셀 들을 교체하기 위해 선택된다. 다음 삼각형 형태의 고장 메모리 셀 들에 대해 이진 트리를 탐색한다. 삼각형 형태 (b), (c) 가운데 (b)에 대해 먼저 트리를 탐색하게 된다. 행-우선 전략을 사용하였기 때문이다. R5의 스패어 행 메모리 블록을 사용하여 고장 메모리 셀 들을 교체한다. 스패어 행 메모리 블록을 4개 모두 사용했기 때문에 이후부터는 스패어 열 메모리 블록을 사용하여 고장 메모리 셀 들을 교체한다. 다른 삼각형 형태(c)에 대해 트리를 탐색하고, 스패어 열 메모리 블록(C5)가 고장 메모리 셀 교체를 위해 선택된다. 남아있는 고장 메모리 셀 (7,3)과(6,6)은 단일 고장이 되고, C3 및 C6의 스패어 열 메모리 블록이 선택된다. 결국, 이진 트리 탐색방법에 의해 총 5회의 노드 탐색으로 모든 고장 메모리 셀 들이 스패어 메모리 블록으로 교체될 수 있다.
이상 언급한 바와 같이, 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법에 따르면 반도체 메모리 장치의 고장 수리 시간을 단축할 수 있다. 또한, 반도체 메모리 장치의 생산 비용을 절감할 수 있다.
한편, 본 발명의 일 실시예에 따른 반도체 메모리 장치 수리 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터로 판독 가능한 매체에 기록될 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능한 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광 기록 매체(optical media), 플롭티컬 디스크(floptical media)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
110: 테스트부 210: 제어부
120: 판별부 220: 스패어 열 메모리 블록
130: 분류부 230: 스패어 행 메모리 블록
140: 교체부

Claims (17)

  1. 고장 메모리 셀 들을 기하학적 형태로 분류하는 단계; 그리고
    상기 기하학적 형태로 분류한 고장 메모리 셀 들을 스패어 메모리 블록으로 교체하는 단계를 포함하는 반도체 메모리 장치 수리 방법.
  2. 제1 항에 있어서,
    상기 고장 메모리 셀 들을 셀 주소에 따라 마스터 고장 셀 또는 슬레이브 고장 셀로 분류하는 단계를 더 포함하는 반도체 메모리 장치 수리 방법.
  3. 제2 항에 있어서,
    상기 마스터 고장 셀은 고장 메모리 셀 들 중 서로 행 주소 및 열 주소가 다른 고장 메모리 셀이며,
    상기 슬레이브 고장 셀은 상기 마스터 고장 셀과 행 주소 또는 열 주소가 같은 고장 메모리 셀 인 것을 특징으로 하는 반도체 메모리 장치 수리 방법.
  4. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 기하학적 형태로 분류하는 단계는, 상기 고장 메모리 셀 들을 삼각형 형태, 사각형 형태, 직선 형태 또는 상기 기하학적 형태들 중 둘 이상의 형태로 분류하는 것을 특징으로 하는 반도체 메모리 장치 수리 방법.
  5. 제2 항에 있어서,
    상기 기하학적 형태는 삼각형 형태를 포함하고,
    상기 삼각형 형태의 고장 메모리 셀 들은 3개의 고장 메모리 셀을 포함하며,
    상기 3개의 고장 메모리 셀 중 1개 또는 2개의 고장 메모리 셀은 상기 마스터 고장 셀 인 것을 특징으로 하는 반도체 메모리 장치 수리 방법.
  6. 제2 항에 있어서,
    상기 기하학적 형태는 사각형 형태를 포함하고,
    상기 사각형 형태의 고장 메모리 셀 들은 4개의 고장 메모리 셀을 포함하며,
    상기 4개의 고장 메모리 셀 중 1개 또는 2개의 고장 메모리 셀은 상기 마스터 고장 셀 인 것을 특징으로 하는 반도체 메모리 장치 수리 방법.
  7. 제1 항에 있어서,
    상기 스패어 메모리 블록으로 교체하는 단계는, 이진 트리 탐색 방법을 사용하되,
    상기 기하학적 형태들 사이에 우선 순위를 선정하여 이진 트리를 탐색하는 것을 특징으로 하는 반도체 메모리 장치 수리 방법.
  8. 제7 항에 있어서,
    상기 기하학적 형태들 사이의 우선 순위는 직선 형태의 고장 메모리 셀, 사각형 형태의 고장 메모리 셀, 삼각형 형태의 고장 메모리 셀의 순서인 것을 특징으로 하는 반도체 메모리 장치 수리 방법.
  9. 제8 항에 있어서,
    상기 사각형 형태의 고장 메모리 셀 들은 상기 이진 트리의 하나의 노드 탐색으로 4개의 고장 메모리 셀 들을 상기 스패어 메모리 블록으로 교체하는 것을 특징으로 하는 반도체 메모리 장치 수리 방법.
  10. 제8 항에 있어서,
    상기 삼각형 형태의 고장 메모리 셀 들은 상기 이진 트리의 하나의 노드 탐색으로 2개의 고장 메모리 셀 들을 상기 스패어 메모리 블록으로 교체하는 것을 특징으로 하는 반도체 메모리 장치 수리 방법.
  11. 제1 항에 있어서,
    상기 스패어 메모리 블록으로 교체하는 단계는, 상기 고장 메모리 셀들을 행 방향 또는 열 방향으로 상기 스패어 메모리 블록으로 교체하는 것을 특징으로 하는 반도체 메모리 장치 수리 방법.
  12. 제2 항에 있어서,
    상기 마스터 고장 셀의 개수와 상기 스패어 메모리 블록의 개수를 비교하여 상기 마스터 고장 셀의 개수가 상기 스패어 메모리 블록의 개수보다 많은 경우, 수리 동작을 종료하는 것을 특징으로 하는 반도체 메모리 장치 수리 방법.
  13. 고장 메모리 셀들을 기하학적 형태로 분류하는 분류부; 그리고
    상기 기하학적 형태로 분류한 고장 메모리 셀 들을 스패어 메모리 블록으로 교체하는 교체부를 포함하는 반도체 메모리 수리 장치.
  14. 제13 항에 있어서,
    상기 고장 메모리 셀 들을 셀 주소에 따라 마스터 고장 셀 또는 슬레이브 고장 셀로 분류하는 판별부를 더 포함하는 반도체 메모리 수리 장치.
  15. 제13 항에 있어서,
    상기 분류부는 상기 고장 메모리 셀 들을 사각형 형태, 삼각형 형태, 직선 형태 또는 상기 기하학적 형태들 중 둘 이상의 형태로 분류하는 것을 특징으로 하는 반도체 메모리 수리 장치.
  16. 자체 수리 기능을 포함하는 반도체 메모리 장치에 있어서,
    메모리 셀 중 고장 메모리 셀 들을 검출하는 테스트부;
    상기 고장 메모리 셀 들을 기하학적 형태로 분류하는 분류부; 그리고
    상기 기하학적 형태로 분류한 고장 메모리 셀 들을 스패어 메모리 블록으로 교체하는 교체부;
    를 포함하는 반도체 메모리 장치.
  17. 제1항 내지 제3항, 제5항 내지 제12항 중 어느 한 항의 방법을 수행하기 위한 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체.
KR1020110048149A 2011-05-20 2011-05-20 반도체 메모리 수리 장치 및 수리 방법 KR101269557B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110048149A KR101269557B1 (ko) 2011-05-20 2011-05-20 반도체 메모리 수리 장치 및 수리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110048149A KR101269557B1 (ko) 2011-05-20 2011-05-20 반도체 메모리 수리 장치 및 수리 방법

Publications (2)

Publication Number Publication Date
KR20120129700A KR20120129700A (ko) 2012-11-28
KR101269557B1 true KR101269557B1 (ko) 2013-06-04

Family

ID=47514155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110048149A KR101269557B1 (ko) 2011-05-20 2011-05-20 반도체 메모리 수리 장치 및 수리 방법

Country Status (1)

Country Link
KR (1) KR101269557B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101545714B1 (ko) 2015-01-19 2015-08-21 연세대학교 산학협력단 메모리 수리 장치 및 방법
US10395749B2 (en) 2016-12-26 2019-08-27 SK Hynix Inc. Method and apparatus for repairing memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101521258B1 (ko) 2013-09-10 2015-05-21 연세대학교 산학협력단 메모리 수리 방법 및 메모리 수리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010107539A (ko) * 2000-05-26 2001-12-07 가나이 쓰토무 반도체장치
KR20060120231A (ko) * 2003-12-30 2006-11-24 쌘디스크 코포레이션 다중 블록 유닛들로의 블록의 적응형 결정론적 그룹화
KR20110010381A (ko) * 2009-07-24 2011-02-01 연세대학교 산학협력단 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010107539A (ko) * 2000-05-26 2001-12-07 가나이 쓰토무 반도체장치
KR20060120231A (ko) * 2003-12-30 2006-11-24 쌘디스크 코포레이션 다중 블록 유닛들로의 블록의 적응형 결정론적 그룹화
KR20110010381A (ko) * 2009-07-24 2011-02-01 연세대학교 산학협력단 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101545714B1 (ko) 2015-01-19 2015-08-21 연세대학교 산학협력단 메모리 수리 장치 및 방법
US10395749B2 (en) 2016-12-26 2019-08-27 SK Hynix Inc. Method and apparatus for repairing memory device

Also Published As

Publication number Publication date
KR20120129700A (ko) 2012-11-28

Similar Documents

Publication Publication Date Title
US8760949B2 (en) Mechanisms for built-in self repair of memory devices using failed bit maps and obvious repairs
KR101211042B1 (ko) 고장 정보 저장장치 및 저장방법
US20070061637A1 (en) Process for conducting high-speed bitmapping of memory cells during production
Jeong et al. An advanced BIRA for memories with an optimal repair rate and fast analysis speed by using a branch analyzer
KR20080110710A (ko) 고장 셀의 위치를 식별하는 정보를 저장하는 방법 및 메모리 장치
TWI441189B (zh) 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術
US20090172483A1 (en) On-chip failure analysis circuit and on-chip failure analysis method
US8601330B2 (en) Device and method for repair analysis
US8713382B2 (en) Control apparatus and control method
Cho et al. A survey of repair analysis algorithms for memories
KR101269557B1 (ko) 반도체 메모리 수리 장치 및 수리 방법
CN115798559A (zh) 失效单元预测方法、装置、设备及存储介质
KR101545716B1 (ko) 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩
KR102135470B1 (ko) 동적 고장 재배치에 따른 메모리 수리 솔루션 탐색 장치 및 방법
KR101521258B1 (ko) 메모리 수리 방법 및 메모리 수리 장치
TWI409820B (zh) Semiconductor Test System with Self - Test for Memory Repair Analysis
US8321726B2 (en) Repairing memory arrays
CN113823349A (zh) 芯片失效模式的确定方法、终端
US20120229155A1 (en) Semiconductor integrated circuit, failure diagnosis system and failure diagnosis method
KR20190062879A (ko) 스페어 피봇 고장 특성을 이용한 메모리 분석 방법 및 장치
Manzini et al. A machine learning-based approach to optimize repair and increase yield of embedded flash memories in automotive systems-on-chip
CN115346589A (zh) 存储器芯片测试的失效比特图制作方法、装置及电子设备
KR102388906B1 (ko) 수리 가능 반도체 메모리 선별 장치 및 방법
KR101836748B1 (ko) 다양한 여분 셀들을 이용하여 메모리 뱅크들을 수리하기 위한 장치 및 방법
US20230317198A1 (en) Dynamic fault clustering method and apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160523

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180523

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190620

Year of fee payment: 7