JP2003167033A - テストプログラムのデバッグ方法 - Google Patents

テストプログラムのデバッグ方法

Info

Publication number
JP2003167033A
JP2003167033A JP2001367398A JP2001367398A JP2003167033A JP 2003167033 A JP2003167033 A JP 2003167033A JP 2001367398 A JP2001367398 A JP 2001367398A JP 2001367398 A JP2001367398 A JP 2001367398A JP 2003167033 A JP2003167033 A JP 2003167033A
Authority
JP
Japan
Prior art keywords
test
judgment information
information
forced
determination information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001367398A
Other languages
English (en)
Inventor
Yoshihiko Osaki
喜彦 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP2001367398A priority Critical patent/JP2003167033A/ja
Publication of JP2003167033A publication Critical patent/JP2003167033A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 強制判定情報の実際の記憶容量及び強制判定
情報を記憶するために予め確保すべき記憶領域を低減す
る。 【解決手段】 多数の被測定デバイスを並列試験する半
導体集積回路試験装置におけるテストプログラムのデバ
ッグ方法であって、各被測定デバイスの試験に対する強
制判定情報を各被測定デバイス毎に記憶する判定情報部
と、前記テストプログラムを構成する各テスト項目毎に
前記判定情報部の強制判定情報を採用するか否かを示す
指定情報を記憶する判定情報指定部とからなる強制判定
情報テーブルを複数設け、各強制判定情報テーブルの何
れかの判定情報指定部で指定された強制判定情報部の強
制判定情報を用いてテストプログラムを実行してデバッ
グを行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多数の被測定デバ
イスを並列試験する半導体集積回路試験装置に使用する
テストプログラムのデバッグ方法に関する。
【0002】
【従来の技術】周知のように、各種半導体集積回路(被
測定デバイス)の動作試験を行う装置として、半導体集
積回路試験装置がある。この半導体集積回路試験装置
は、試験専用に作成されたテストプログラムに基づいて
被測定デバイスを複数の試験項目に亘って試験するもの
である。上記テストプログラムには各試験項目に関する
情報が記述されており、半導体集積回路試験装置は、テ
ストプログラムを先頭から順次実行することにより、各
試験項目に応じた試験信号を被測定デバイスに供給し、
この試験信号に応じて被測定デバイスから出力される出
力信号を期待値信号と比較することにより各試験項目に
対する被測定デバイスの動作の良否を判定する。
【0003】このようなテストプログラムの新規作成や
改編する場合には、デバッグ作業が当然に必要になる。
このデバッグ作業では、テストプログラムに基づいて半
導体集積回路試験装置を実際に動作させてテストプログ
ラムの不具合な箇所を検出することが必要になるが、最
近では、上記被測定デバイスの動作の良否判定結果を強
制判定情報として各試験項目毎に記憶装置に予め記憶さ
せておき、これら強制判定情報を用いることにより半導
体集積回路試験装置を実際に動作させることなくテスト
プログラムの不具合箇所を検出することが行われてい
る。このようなデバッグ方法を採用することにより、各
試験項目の判定結果に応じた試験の流れ、つまりテスト
プログラムの実行順序等の不具合を確認することができ
る。デバッグ作業者は、デバッグ目的に応じて試験項目
毎に種々の強制判定情報を設定してテストプログラムを
デバッグする。
【0004】
【発明が解決しようとする課題】ところで、上記強制判
定情報は、同時に並列試験を行う全ての被測定デバイス
について各試験項目毎に設定されるものであり、デバイ
ス数として例えば128個の被測定デバイスを並列試験
するためのテストプログラムの場合、1つの試験項目に
対して128個の強制判定情報を設定する必要がある。
また、通常の被測定デバイスの試験では100項目程度
の試験項目数があるので、上記デバイス数に当該試験項
目数を乗じた数の強制判定情報を設定して記憶装置に記
憶する必要がある。したがって、強制判定情報の記憶容
量は、デバイス数や試験項目数の増加に応じて増大す
る。近年、試験に関わるスループットの向上の観点から
デバイス数の増加に対する要望が著しく、また大規模な
被測定デバイスでは当然に試験項目数が多くなるため、
強制判定情報の記憶容量は増大する。
【0005】一方、上述したように強制判定情報は試験
項目毎に設定されるが、実際には管理運用上の都合か
ら、デバッグ作業者は各試験項目に任意の試験項目番号
を設定して強制判定情報を運用している。このような試
験項目番号は、デバッグ作業者の管理・運用の都合か
ら、例えば桁によってグループ管理されているため、桁
数の増加が要望されている。このような試験項目番号に
応じた強制判定情報を記憶装置に記憶させる場合には、
デバッグに際して、試験項目番号の桁数に応じた記憶容
量を記憶装置内に確保する必要がある。
【0006】例えば、試験項目番号が2桁であれば、1
〜99つまり99個の試験項目番号に応じた記憶領域を
確保すれば良いが、4桁の場合には、1〜9999つま
り9999個の試験項目番号に応じた記憶領域を確保す
る必要があり、桁数の増加により強制判定情報を記憶す
るために確保しなければならない記憶容量は膨大とな
る。実際に設定される強制判定情報は上述したように試
験項目数分(100項目程度)であるが、4桁の試験項
目番号によって強制判定情報を管理・運用する場合に
は、デバッグ作業者が1〜9999までの間の何れの試
験項目番号を使用するか不明なので、デバッグ作業に先
立って9999個分の記憶領域をスタティックに確保す
る必要がある。
【0007】本発明は、上述した課題に鑑みてなされた
もので、強制判定情報の実際の記憶容量及び強制判定情
報を記憶するために予め確保すべき記憶領域の低減を目
的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、第1の手段として、多数の被測定デバ
イスを並列試験する半導体集積回路試験装置におけるテ
ストプログラムのデバッグ方法であって、各被測定デバ
イスの試験に対する強制判定情報を各被測定デバイス毎
に記憶する判定情報部と、前記テストプログラムを構成
する各テスト項目毎に前記判定情報部の強制判定情報を
採用するか否かを示す指定情報を記憶する判定情報指定
部とからなる強制判定情報テーブルを複数設け、各強制
判定情報テーブルの何れかの判定情報指定部で指定され
た判定情報部の強制判定情報を用いてテストプログラム
を実行してデバッグを行うという手段を採用する。
【0009】また、第2の手段として、上記第1の手段
において、判定情報部は、各被測定デバイスに対して連
番設定されたデバイス番号に対応して強制判定情報を記
憶するという手段を採用する。
【0010】第3の手段として、上記第第1または第2
の手段において、判定情報指定部は、各テスト項目毎に
任意に設定された試験項目番号に対応して指定情報を記
憶するという手段を採用する。
【0011】第4の手段として、上記第1〜第3いずれ
かの手段において、試験項目番号は4桁に設定されると
いう手段を採用する。
【0012】第5の手段として、上記第1〜第4いずれ
かの手段において、マルチステーションタイプの半導体
集積回路試験装置のテストプログラムをデバッグする場
合には、判定情報部を各ステーション毎に設けるという
手段を採用する。
【0013】
【発明の実施の形態】以下、図面を参照して、本発明に
係わるテストプログラムのデバッグ方法の一実施形態に
ついて説明する。なお、本実施形態におけるテストプロ
グラムは、128個の被測定デバイス(デバイス数=1
28個)を並列試験するためのものである。
【0014】図1は、本実施形態における強制判定情報
テーブル1〜3の構成を示す模式図である。強制判定情
報テーブル1は判定情報部11及び判定情報指定部12
から構成され、強制判定情報テーブル2は、判定情報部
21及び判定情報指定部22から構成され、強制判定情
報テーブル3は、判定情報部31及び判定情報指定部3
2から構成されている。これら各判定情報部11〜31
は基本的に同一のデータ構造を有するが、互いに異なる
パターンの強制判定情報を記憶している。また、各判定
情報指定部12〜32も基本的に同一のデータ構造を有
するが、互いに異なるパターンの指定情報を記憶してい
る。
【0015】各判定情報部11〜31には、各被測定デ
バイスの試験に対する強制判定情報を各被測定デバイス
のDUT番号(デバイス番号)毎に設定されている。本
テストプログラムのデバイス数は128個なので、各判
定情報部11〜31には、001〜128迄のDUT番
号に対応する強制判定情報が「0(良)」あるいは「1
(否)」の1ビットデータとして設定されている。
【0016】各判定情報部11〜31は、図示するよう
に異なる3つの強制判定情報パターンに設定されてい
る。例えば、判定情報部11には、DUT番号が「00
1」及び「128」の被測定デバイスについては強制判
定情報として「0(良)」が、またDUT番号が「00
2」及び「003」の被測定デバイスについては強制判
定情報として「1(否)」がそれぞれ設定され、一方、
判定情報部21には、DUT番号が「001」〜「00
3」の被測定デバイスについて強制判定情報として「0
(良)」が、DUT番号が「128」の被測定デバイス
については強制判定情報として「1(否)」がそれぞれ
設定され、さらに判定情報部31には、DUT番号が
「001」〜「003」及び「128」の被測定デバイ
スについて強制判定情報として「1(否)」がそれぞれ
設定されている。
【0017】各判定情報指定部12〜32には、テスト
プログラムを構成する各テスト項目に対応して任意に設
定される試験項目番号(0001〜9999)毎に対応
する上記判定情報部11〜31の強制判定情報を採用す
るか否かを示す指定情報が設定されている。判定情報指
定部12には強制判定情報テーブル1を互いに構成する
ものとして判定情報部11が、判定情報指定部22には
強制判定情報テーブル2を互いに構成するものとして判
定情報部21が、また判定情報指定部32には強制判定
情報テーブル3を互いに構成するものとして判定情報部
31がそれぞれ対応している。上記指定情報は、このよ
うに互いに対応する判定情報部11〜31の強制判定情
報を採用するか否かを「0(採用しない)」あるいは
「1(採用する)」として示す1ビットデータである。
【0018】判定情報指定部12は、試験項目番号「0
001」に指定情報として「1」が設定され、試験項目
番号「0002」,「0003」及び「9999」に指
定情報として「0」が設定されているので、試験項目番
号「0001」に該当する試験項目について判定情報部
11の強制判定情報を採用し、試験項目番号「000
2」,「0003」及び「9999」に該当する試験項
目について判定情報部11の強制判定情報を採用しない
設定になっている。
【0019】一方、判定情報指定部22は、試験項目番
号「0002」及び「9999」には指定情報として
「1」が設定され、試験項目番号「0001」及び「0
003」には指定情報として「0」が設定されているの
で、試験項目番号「0002」及び「9999」に該当
する試験項目については対応する判定情報部21の強制
判定情報を採用し、試験項目番号「0001」及び「0
003」に該当する試験項目については判定情報部21
の強制判定情報を採用しない設定になっている。
【0020】さらに、定情報指定部32は、試験項目番
号「0001」、「0002」、「0003」及び「9
999」に指定情報として「0」が設定されているの
で、これら各試験項目番号「0001」、「000
2」、「0003」及び「9999」に該当する試験項
目について、対応する判定情報部31の強制判定情報を
採用しない設定になっている。
【0021】ここで、本実施形態では、3つの強制判定
情報テーブル1〜3、つまり判定情報部11〜31に示
されるように、各被測定デバイスに対する3つの強制判
定情報の設定パターンを設定しているが、これは、実際
のデバッグ作業では、強制判定情報の設定パターンとし
ては数パターン、多くても10パターンもあれば十分で
あという事情に基づくものである。
【0022】次に、このように構成された強制判定情報
テーブル1〜3を用いたテストプログラムのデバッグ方
法について、図2及び図3に示すフローチャートを参照
して説明する。
【0023】なお、図2のフローチャートは、テストプ
ログラムのデバッグ専用のデバッグプログラムの処理手
順を示すものであり、図3のフローチャートは、テスト
プログラムにおける各試験項目(試験項目番号)におけ
る処理手順を示すものである。各試験項目に対するデバ
ッグ手順は全て同じなので、以下では一例として試験項
目番号「0002」に関するデバッグ処理について説明
する。
【0024】試験項目番号「0002」の試験項目に関
するテストプログラムの処理の流れをデバッグする場
合、まず最初に、ステップS1において、強制判定情報
テーブル1〜3のテーブル数(すなわち「3」)が必要
条件として設定され、続いて初期条件として強制判定情
報テーブルを指定する変数Xが初期設定される(ステッ
プS2)。
【0025】そして、上記ステップS2の処理結果とし
て、強制判定情報テーブル1の判定情報指定部12の試
験項目番号「0002」の指定情報が参照され(ステッ
プS3)、当該判定情報指定部12に対応する判定情報
部11の強制判定情報を採用するか否かが判定される
(ステップS4)。ここで、当該試験項目番号「000
2」の指定情報は「0」に設定されているので、当該ス
テップS4の判断は「No」となり、よって判定情報部
11の強制判定情報を採用されず、引き続いて変数Xの
設定値(X=1)とステップS1で設定されたテーブル
数「3」とを比較することにより、強制判定情報テーブ
ル1が最後のテーブルであるか否かが判断される(ステ
ップS6)。
【0026】ステップS6の判断は当然に「No」とな
るので、変数Xがインクリメントされて「2」に設定変
更されて(ステップS7)、上記ステップS3の処理が繰
り返される。すなわち、強制判定情報テーブル1に代え
て、強制判定情報テーブル2の判定情報指定部22が参
照され、判定情報指定部22の試験項目番号「000
2」の指定情報が参照され、当該判定情報指定部22に
対応する判定情報部21の強制判定情報を採用するか否
かが判定される(ステップS4)。
【0027】ここで、判定情報指定部22には試験項目
番号「0002」の指定情報として「1」が設定されて
いるので、ステップS4の判断は「Yes」となり、よ
って判定情報部21の強制判定情報が読み出される(ス
テップS5)。そして、試験項目番号「0002」に該
当する試験項目には、判定情報指定部22に対応する判
定情報部21の強制判定情報が採用される。すなわち、
テストプログラムをデバッグする上での当該試験項目の
判定結果には、判定情報部21に設定された各DUT番
号「001」〜「128」の各強制判定情報「0」,
「0」,「0」,……「1」が設定される。
【0028】なお、このように試験項目番号「000
2」に該当する試験項目に対して、各被測定デバイスの
強制判定情報が設定されると、強制判定情報テーブル3
の判定情報指定部32を参照する必要はないので、ステ
ップS6の判断処理を行うことなくデバッグプログラム
は終了する。
【0029】なお、試験項目によっては、各判定情報部
11〜31における強制判定情報の設定パターンを何れ
も使用しない場合がある。例えば、各判定情報指定部3
2の試験項目番号「0003」には、指定情報として
「0」が設定されており、これは各判定情報部11〜3
1の強制判定情報の何れも使用しないことを示してい
る。このような場合には、デフォルト設定として、全D
UT番号「001」〜「128」について強制判定情報
として「0」を設定する(オールパス設定)が採用され
る。すなわち、以上の処理手順により、試験項目番号
「0002」について各被測定デバイスに対する良否判
定情報(強制判定情報)が設定される。
【0030】続いて、テストプログラムは、試験項目番
号「0002」に該当する試験項目について、図3に示
すような処理を行う。なお、このような処理は、他の各
試験項目についても同様である。
【0031】すなわち、試験項目番号「0002」に該
当する試験項目として規定された試験を各被測定デバイ
スについて実行すると(ステップSa1)、その試験結果
の良否判定を行う(ステップSa2)。そして、この良否
判定が良(PASS)の場合はステップSa3の処理を実行す
る一方、否(FAIL)の場合はステップSa4の処理を実行
する。
【0032】上記ステップSa2における良否判定は、上
記図2のフローチャートの処理によって各被測定デバイ
スに設定された強制判定情報に基づいて行われる。すな
わち、試験項目番号「0002」に該当する試験項目に
ついては、強制判定情報テーブル2の判定情報部21に
基づいて各DUT番号「001」〜「128」の各被測
定デバイスに対して強制判定情報「0(良)」,「0
(良)」,「0(良)」,……「1(否)」が設定され
ているので、DUT番号「001」〜「003」の各被
測定デバイスに対しては上記ステップSa3の処理が実行
され、DUT番号「128」の被測定デバイスに対して
はステップSa4の処理が実行される。
【0033】そして、上記DUT番号「001」〜「0
03」の各被測定デバイスに対してステップSa3の処理
が実行されるか否かを確認することにより、試験項目番
号「0002」に該当する試験項目の良(PASS)の場合
における処理の流れが正常か否かを確認することができ
る。また、DUT番号「128」の被測定デバイスに対
してステップSa4の処理が実行されるか否かを確認する
ことにより、試験項目番号「0002」に該当する試験
項目の否(FAIL)の場合における処理流れが正常か否か
を確認することができる。そして、上記各処理の流れの
うち、何れか一方あるいは両方が異常な場合には、上記
ステップSa2の判定処理が正常でないことが原因なの
で、テストプログラムの当該ステップSa2の判定処理に
関する記述を修正することになる。
【0034】本実施形態によれば、判定情報部と判定情
報指定部との対からなる強制判定情報テーブル1〜3を
複数設け、各強制判定情報テーブル1〜3の何れかの判
定情報指定部で指定された判定情報部の強制判定情報を
用いてテストプログラムを実行してデバッグするので、
従来のように全テスト項目に対して各被測定デバイスの
強制判定情報を設定する場合よりも、強制判定情報の記
憶容量を明らかに削減することができる。
【0035】また、各判定情報指定部12〜32は各試
験項目番号「0001」〜「9999」毎に指定情報を
設定するように構成されているので、従来のように全試
験項目番号「0001」〜「9999」毎に各被測定デ
バイスに対する強制判定情報を設定する場合に比較し
て、強制判定情報の設定ように記憶装置に予め確保しな
ければならない記憶領域を削減することができる。
【0036】なお、本発明は、上記実施形態に限定され
るものではなく、例えば以下の変形が考えられる。 (1)強制判定情報テーブルの数は3に限定されず、任
意の数だけ用意することが考えられる。 (2)半導体集積回路試験装置には複数のテストヘッド
を備えたマルチステーションタイプのものがある。この
ような半導体集積回路試験装置のテストプログラムをデ
バッグする場合には、各強制判定情報テーブル1〜3に
各ステーション毎に判定情報部11〜31を設ける必要
がある。 (3)判定情報指定部の項目番号の桁数は4桁に限定さ
れず、5桁以上であっても良い。
【0037】
【発明の効果】以上説明したように、本発明によれば、
多数の被測定デバイスを並列試験する半導体集積回路試
験装置におけるテストプログラムのデバッグ方法であっ
て、各被測定デバイスの試験に対する強制判定情報を各
被測定デバイス毎に記憶する判定情報部と、テストプロ
グラムを構成する各テスト項目毎に判定情報部の強制判
定情報を採用するか否かを示す指定情報を記憶する判定
情報指定部とからなる強制判定情報テーブルを複数設
け、各強制判定情報テーブルの何れかの判定情報指定部
で指定された判定情報部の強制判定情報を用いてテスト
プログラムを実行してデバッグを行うので、強制判定情
報の実際の記憶容量及び強制判定情報を記憶するために
予め確保すべき記憶領域を低減することが可能である。
【図面の簡単な説明】
【図1】 本発明の一実施形態における強制判定情報テ
ーブルの構成を示す模式図である。
【図2】 本発明の一実施形態におけるテストプログラ
ムのデバッグ手順を示すフローチャートである。
【図3】 本発明の一実施形態において、テストプログ
ラムにおける各試験項目(試験項目番号)における処理
手順を示すフローチャートである。
【符号の説明】
1〜3……強制判定情報テーブル 11、21、31……判定情報部 12、22、32……判定情報指定部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 多数の被測定デバイスを並列試験する半
    導体集積回路試験装置におけるテストプログラムのデバ
    ッグ方法であって、 各被測定デバイスの試験に対する強制判定情報を各被測
    定デバイス毎に記憶する判定情報部と、前記テストプロ
    グラムを構成する各テスト項目毎に前記判定情報部の強
    制判定情報を採用するか否かを示す指定情報を記憶する
    判定情報指定部とからなる強制判定情報テーブルを複数
    設け、 各強制判定情報テーブルの何れかの判定情報指定部で指
    定された強制判定情報部の強制判定情報を用いてテスト
    プログラムを実行してデバッグを行うことを特徴とする
    テストプログラムのデバッグ方法。
  2. 【請求項2】 判定情報部は、各被測定デバイスに対し
    て連番設定されたデバイス番号に対応して強制判定情報
    を記憶することを特徴とする請求項1記載のテストプロ
    グラムのデバッグ方法。
  3. 【請求項3】 判定情報指定部は、各テスト項目毎に任
    意に設定された試験項目番号に対応して指定情報を記憶
    することを特徴とする1または2記載のテストプログラ
    ムのデバッグ方法。
  4. 【請求項4】 試験項目番号は4桁に設定されることを
    特徴とする請求項1〜3いずれかに記載のテストプログ
    ラムのデバッグ方法。
  5. 【請求項5】 マルチステーションタイプの半導体集積
    回路試験装置のテストプログラムをデバッグする場合に
    は、判定情報部を各ステーション毎に設けることを特徴
    とする請求項1〜4いずれかに記載のテストプログラム
    のデバッグ方法。
JP2001367398A 2001-11-30 2001-11-30 テストプログラムのデバッグ方法 Withdrawn JP2003167033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001367398A JP2003167033A (ja) 2001-11-30 2001-11-30 テストプログラムのデバッグ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001367398A JP2003167033A (ja) 2001-11-30 2001-11-30 テストプログラムのデバッグ方法

Publications (1)

Publication Number Publication Date
JP2003167033A true JP2003167033A (ja) 2003-06-13

Family

ID=19177147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001367398A Withdrawn JP2003167033A (ja) 2001-11-30 2001-11-30 テストプログラムのデバッグ方法

Country Status (1)

Country Link
JP (1) JP2003167033A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007278714A (ja) * 2006-04-03 2007-10-25 Yokogawa Electric Corp Icテスタ
JP2009116878A (ja) * 2007-11-05 2009-05-28 Advantest Corp 試験装置のシミュレーションシステム、方法、及びプログラム製品
JP2009116876A (ja) * 2007-11-05 2009-05-28 Advantest Corp 試験装置のシミュレーションシステム、方法、及びプログラム製品
JP2009134355A (ja) * 2007-11-28 2009-06-18 Yokogawa Electric Corp 開発支援装置及び半導体試験装置
JP2009199169A (ja) * 2008-02-19 2009-09-03 Yokogawa Electric Corp 開発支援装置及び半導体試験装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007278714A (ja) * 2006-04-03 2007-10-25 Yokogawa Electric Corp Icテスタ
JP2009116878A (ja) * 2007-11-05 2009-05-28 Advantest Corp 試験装置のシミュレーションシステム、方法、及びプログラム製品
JP2009116876A (ja) * 2007-11-05 2009-05-28 Advantest Corp 試験装置のシミュレーションシステム、方法、及びプログラム製品
JP2009134355A (ja) * 2007-11-28 2009-06-18 Yokogawa Electric Corp 開発支援装置及び半導体試験装置
JP2009199169A (ja) * 2008-02-19 2009-09-03 Yokogawa Electric Corp 開発支援装置及び半導体試験装置

Similar Documents

Publication Publication Date Title
US5570376A (en) Method and apparatus for identifying faults within a system
KR20020065920A (ko) 반도체 디바이스에 대한 결함 비트 맵을 디스플레이하기위해 리던던시 데이터를 사용하는 방법
JP2003167033A (ja) テストプログラムのデバッグ方法
US20140281719A1 (en) Explaining excluding a test from a test suite
JP5532134B2 (ja) 半導体集積回路装置、その制御方法及び情報処理装置
US7613960B2 (en) Semiconductor device test apparatus and method
JP3696009B2 (ja) 半導体試験装置、半導体試験方法および記録媒体
JP2865035B2 (ja) 半導体記憶装置の試験方法
JP4863547B2 (ja) Bist回路内蔵半導体集積回路装置
JP2001350646A (ja) 半導体試験システム
JPH097388A (ja) 半導体試験用救済アドレス解析装置
KR20060103878A (ko) 컴퓨터로 구현되는 방법 및 다수의 머신-판독가능 매체
JP4952160B2 (ja) 半導体試験装置
JP4839638B2 (ja) テスタシミュレーション装置及びテストシミュレーション方法
JP2004171659A (ja) 半導体メモリの救済解析装置
JP2002278849A (ja) 半導体試験装置
JP3569237B2 (ja) 電子機器のテスト手段情報提供システム
JP2964523B2 (ja) インサーキットテスト装置
JPH03197881A (ja) インサーキットテスタにおける不良データの出力表示方法
JP2822738B2 (ja) 半導体icの検査方法
JPH1186593A (ja) 集積回路試験装置
JPH10222998A (ja) メモリ試験方法及びメモリ試験装置
JP2953029B2 (ja) 論理集積回路の試験方法
JPH05341011A (ja) テスト生成方法
JPH08114652A (ja) 半導体集積回路の試験方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050201