JP2964523B2 - インサーキットテスト装置 - Google Patents
インサーキットテスト装置Info
- Publication number
- JP2964523B2 JP2964523B2 JP2038943A JP3894390A JP2964523B2 JP 2964523 B2 JP2964523 B2 JP 2964523B2 JP 2038943 A JP2038943 A JP 2038943A JP 3894390 A JP3894390 A JP 3894390A JP 2964523 B2 JP2964523 B2 JP 2964523B2
- Authority
- JP
- Japan
- Prior art keywords
- test program
- test
- circuit
- result
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインサーキットテスト装置に関し、特にプリ
ント基板製造過程において、プリント基板に部品を実装
後、プリント基板を検査する工程で、部品および実装の
良否を検査するインサーキットテスト装置に関する。
ント基板製造過程において、プリント基板に部品を実装
後、プリント基板を検査する工程で、部品および実装の
良否を検査するインサーキットテスト装置に関する。
従来、この種のインサーキットテスト装置において
は、テストプログラムは回路情報をもとにして検査開始
前に生成され、作成されたテストプログラムをインサー
キットテスト装置が検査開始前に読み込み、プリント基
板一枚ごとに読み込んだテストプログラムを繰り返し実
行していくというものであった。また、なかには基板を
検査して不良を発見すると、そのまま検査を終了してし
まうものもあった。
は、テストプログラムは回路情報をもとにして検査開始
前に生成され、作成されたテストプログラムをインサー
キットテスト装置が検査開始前に読み込み、プリント基
板一枚ごとに読み込んだテストプログラムを繰り返し実
行していくというものであった。また、なかには基板を
検査して不良を発見すると、そのまま検査を終了してし
まうものもあった。
上述した従来のインサーキットテスト装置は、基板の
検査中に、その基板に１点でも不良があった場合に、そ
のときのテストプログラムの中の他のステップの検査結
果にも影響を与えてしまうような場合が多く、複数箇所
で不良判定がなされた場合、新たに発見された不良箇所
なのか、あるいは、最初に発見した不良の影響で検査結
果が不良と判定されたのかわからないことがあるという
問題点があった。
検査中に、その基板に１点でも不良があった場合に、そ
のときのテストプログラムの中の他のステップの検査結
果にも影響を与えてしまうような場合が多く、複数箇所
で不良判定がなされた場合、新たに発見された不良箇所
なのか、あるいは、最初に発見した不良の影響で検査結
果が不良と判定されたのかわからないことがあるという
問題点があった。
また、発見された不良により影響を受けるテストプロ
グラムのステップの検査結果は無駄となることが多く、
そのステップの実行時間が無駄となり、このため検査時
間がかかり、製造現場ではネック工程となるという問題
点があった。
グラムのステップの検査結果は無駄となることが多く、
そのステップの実行時間が無駄となり、このため検査時
間がかかり、製造現場ではネック工程となるという問題
点があった。
本発明のインサーキットテスト装置は、 （Ａ）インサーキットテストを行うプリント基板の回路
情報およびテストプログラムを記憶する記憶部、 （Ｂ）前記記憶部からテストプログラムを読み込み、部
品を実装したプリント基板のインサーキットテストを行
う検査部、 （Ｃ）テストプログラムの１ステップを実行するたびに
前記検査部から受け取ったテスト結果および前記記憶部
から受け取った基板の回路情報とからテスト基板の不良
箇所を特定し、特定された不良箇所による実行したテス
トプログラムのステップ以降の未実行ステップに対する
影響度解析を行い、結果が異常になるステップを判定す
る結果解析部、 （Ｄ）前記結果解析部により異常になると判定されたテ
ストプログラムのステップを削除して検査中のプリント
基板に対するテストプログラムの未実行部分を再構成
し、前記記憶部にテストプログラムを送るテストプログ
ラム再構成部、 を含んでいる。
情報およびテストプログラムを記憶する記憶部、 （Ｂ）前記記憶部からテストプログラムを読み込み、部
品を実装したプリント基板のインサーキットテストを行
う検査部、 （Ｃ）テストプログラムの１ステップを実行するたびに
前記検査部から受け取ったテスト結果および前記記憶部
から受け取った基板の回路情報とからテスト基板の不良
箇所を特定し、特定された不良箇所による実行したテス
トプログラムのステップ以降の未実行ステップに対する
影響度解析を行い、結果が異常になるステップを判定す
る結果解析部、 （Ｄ）前記結果解析部により異常になると判定されたテ
ストプログラムのステップを削除して検査中のプリント
基板に対するテストプログラムの未実行部分を再構成
し、前記記憶部にテストプログラムを送るテストプログ
ラム再構成部、 を含んでいる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例のブロック図である。
第１図に示すインサーキットテスト装置は、インサー
キットテストを行うプリント基板の回路情報およびテス
トプログラムを記憶する記憶部１、記憶部１からテスト
プログラムを読み込み、部品を実装したプリント基板の
インサーキットテストを行う検査部２、テストプログラ
ムの１ステップを実行するたびに検査部２から受け取っ
たテスト結果と、テストプログラムごとに記憶部１から
受け取った基板の回路情報とからテスト基板の不良箇所
を特定し、特定された不良箇所による実行したテストプ
ログラムのステップ以降の未実行ステップに対する影響
解析を行い、結果が異常になるステップを判定する結果
解析部３、結果解析部３により異常になると判定された
テストプログラムのステップを削除して検査中のプリン
ト基板に対するテストプログラムの未実行部分を再構成
し、記憶部１にテストプログラムを送るテストプログラ
ム再構成部４から構成されている。
キットテストを行うプリント基板の回路情報およびテス
トプログラムを記憶する記憶部１、記憶部１からテスト
プログラムを読み込み、部品を実装したプリント基板の
インサーキットテストを行う検査部２、テストプログラ
ムの１ステップを実行するたびに検査部２から受け取っ
たテスト結果と、テストプログラムごとに記憶部１から
受け取った基板の回路情報とからテスト基板の不良箇所
を特定し、特定された不良箇所による実行したテストプ
ログラムのステップ以降の未実行ステップに対する影響
解析を行い、結果が異常になるステップを判定する結果
解析部３、結果解析部３により異常になると判定された
テストプログラムのステップを削除して検査中のプリン
ト基板に対するテストプログラムの未実行部分を再構成
し、記憶部１にテストプログラムを送るテストプログラ
ム再構成部４から構成されている。
次に、動作を説明する。
第２図および第３図は結果解析部で不良区間を特定す
るために使用する回路情報を示す図である。
るために使用する回路情報を示す図である。
第２図および第３図において、プリント基板の配線を
碁盤目模様の回路のように表現しており、回路上の位置
は列と行を示す記号を付与することにより示され、記号
により回路の区間を特定できるようになっている。
碁盤目模様の回路のように表現しており、回路上の位置
は列と行を示す記号を付与することにより示され、記号
により回路の区間を特定できるようになっている。
第４図はテストプログラムステップと回路情報との関
連を示す図である。
連を示す図である。
第４図において、各ステップごとに関連する区間を第
２図および第３図で付与した記号を用いて表現してい
る。各ステップと回路情報との関連から、各ステップへ
の影響度を判定する。
２図および第３図で付与した記号を用いて表現してい
る。各ステップと回路情報との関連から、各ステップへ
の影響度を判定する。
第１図において、記憶部１は、回路情報とテストプロ
グラムとを取り込み、検査部２とテストプログラム再構
成部４にテストプログラムを送り、結果解析部３に回路
情報を送る。結果解析部３は第２図に示すように、回路
情報を展開し、回路情報に基づいて不良箇所を特定す
る。さらに、結果解析部３は第４図に示すようにテスト
プログラムステップと回路の関係を定義し、特定された
不良箇所をもとに各ステップへの特定された不良箇所に
よる影響を判定する。テストプログラム再構成部４は、
結果解析部３から受け取った影響を受けるテストプログ
ラムステップを削除し、テストプログラムを再構成し
て、記憶部１に送る。検査部２は記憶部１から受け取っ
たテストプログラムに従って、インサーキットテストを
実行する。
グラムとを取り込み、検査部２とテストプログラム再構
成部４にテストプログラムを送り、結果解析部３に回路
情報を送る。結果解析部３は第２図に示すように、回路
情報を展開し、回路情報に基づいて不良箇所を特定す
る。さらに、結果解析部３は第４図に示すようにテスト
プログラムステップと回路の関係を定義し、特定された
不良箇所をもとに各ステップへの特定された不良箇所に
よる影響を判定する。テストプログラム再構成部４は、
結果解析部３から受け取った影響を受けるテストプログ
ラムステップを削除し、テストプログラムを再構成し
て、記憶部１に送る。検査部２は記憶部１から受け取っ
たテストプログラムに従って、インサーキットテストを
実行する。
ある１枚のプリント基板をテストする過程において、
第（ｎ−１）ステップまでの検査において、特定された
区間および良／不良は第２図に示す通りであるものとす
る。すなわち、第（ｎ−１）ステップをテストした時点
では、不良情報は、第２図に示すように、−ｃと−
ｄの間およびポイント−ａと−ｂ間を検査した場合
に発生した２件だけであり、それ以外の検査では良と判
定されているものとする。
第（ｎ−１）ステップまでの検査において、特定された
区間および良／不良は第２図に示す通りであるものとす
る。すなわち、第（ｎ−１）ステップをテストした時点
では、不良情報は、第２図に示すように、−ｃと−
ｄの間およびポイント−ａと−ｂ間を検査した場合
に発生した２件だけであり、それ以外の検査では良と判
定されているものとする。
第ｎステップの検査は、−ｄと−ｄ間をテスト
し、結果が不良であったとすると、特定された区間およ
び良／不良は第３図に示す通りになる。検査結果は結果
解析部３に送られ、回路情報と重ねて解析する。解析の
結果、−ｄ、−ｃ、−ｃ、−ｃ、−ｄ間は不
良であると特定される。さらに、結果解析部３は、第４
図に示されたテストプログラムステップと回路情報の関
係を用いて、特定された不良区間による影響が、テスト
プログラムステップｑ、ｑ＋２等に大きく現れるものと
判定する。
し、結果が不良であったとすると、特定された区間およ
び良／不良は第３図に示す通りになる。検査結果は結果
解析部３に送られ、回路情報と重ねて解析する。解析の
結果、−ｄ、−ｃ、−ｃ、−ｃ、−ｄ間は不
良であると特定される。さらに、結果解析部３は、第４
図に示されたテストプログラムステップと回路情報の関
係を用いて、特定された不良区間による影響が、テスト
プログラムステップｑ、ｑ＋２等に大きく現れるものと
判定する。
テストプログラム再構成部４は、結果解析部３より受
け取った特定された不良による影響を大きく受けるテス
トプログラムステップを削除し、テストプログラムの再
構成を行う。再構成されたテストプログラムは記憶部１
に送られる。検査部２は、記憶部１に蓄えられ再構成さ
れたテストプログラムに従って検査を実行する。
け取った特定された不良による影響を大きく受けるテス
トプログラムステップを削除し、テストプログラムの再
構成を行う。再構成されたテストプログラムは記憶部１
に送られる。検査部２は、記憶部１に蓄えられ再構成さ
れたテストプログラムに従って検査を実行する。
以上説明したように、本発明は、不良を発見した時点
で、その不良に起因して異常であるという検査結果を生
じると予測されるテストプログラムステップをすべて省
略し、テストプログラムを再構成して検査を実行するこ
とにより、基板の検査中に、その基板にあった１点の不
良のために、そのときのテストプログラムの中の他のス
テップの検査結果にも影響を与えてしまうようなことも
なく、複数箇所で不良判定がなされた場合、二番目以降
の不良が新たに発見された不良箇所なのか、あるいは、
最初に発見した不良の影響で検査結果が不良と判定され
たのかわからなくなるようなこともないという効果を有
する。
で、その不良に起因して異常であるという検査結果を生
じると予測されるテストプログラムステップをすべて省
略し、テストプログラムを再構成して検査を実行するこ
とにより、基板の検査中に、その基板にあった１点の不
良のために、そのときのテストプログラムの中の他のス
テップの検査結果にも影響を与えてしまうようなことも
なく、複数箇所で不良判定がなされた場合、二番目以降
の不良が新たに発見された不良箇所なのか、あるいは、
最初に発見した不良の影響で検査結果が不良と判定され
たのかわからなくなるようなこともないという効果を有
する。
また、発見した不良により影響を受けるテストプログ
ラムのステップが削除されるので、実行されたステップ
の検査結果が無駄となることもなく、検査時間がかるネ
ック工程をなくすことができるという効果を有する。
ラムのステップが削除されるので、実行されたステップ
の検査結果が無駄となることもなく、検査時間がかるネ
ック工程をなくすことができるという効果を有する。
第１図は本発明の一実施例のブロック図、第２図および
第３図は結果解析部で不良区間を特定するために使用す
る回路情報を示す図、第４図はテストプログラムステッ
プと回路情報との関連を示す図である。 １……記憶部、２……検査部、３……結果解析部、４…
…テストプログラム再構成部。
第３図は結果解析部で不良区間を特定するために使用す
る回路情報を示す図、第４図はテストプログラムステッ
プと回路情報との関連を示す図である。 １……記憶部、２……検査部、３……結果解析部、４…
…テストプログラム再構成部。
Claims (1)
- 【請求項１】（Ａ）インサーキットテストを行うプリン
ト基板の回路情報およびテストプログラムを記憶する記
憶部、 （Ｂ）前記記憶部からテストプログラムを読み込み、部
品を実装したプリント基板のインサーキットテストを行
う検査部、 （Ｃ）テストプログラムの１ステップを実行するたびに
前記検査部から受け取ったテスト結果および前記記憶部
から受け取った基板の回路情報とからテスト基板の不良
箇所を特定し、特定された不良箇所による実行したテス
トプログラムのステップ以降の未実行ステップに対する
影響度解析を行い、結果が異常になるステップを判定す
る結果解析部、 （Ｄ）前記結果解析部により異常になると判定されたテ
ストプログラムのステップを削除して検査中のプリント
基板に対するテストプログラムの未実行部分を再構成
し、前記記憶部にテストプログラムを送るテストプログ
ラム再構成部、 を含むことを特徴とするインサーキットテスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038943A JP2964523B2 (ja) | 1990-02-19 | 1990-02-19 | インサーキットテスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038943A JP2964523B2 (ja) | 1990-02-19 | 1990-02-19 | インサーキットテスト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03239975A JPH03239975A (ja) | 1991-10-25 |
| JP2964523B2 true JP2964523B2 (ja) | 1999-10-18 |
Family
ID=12539303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2038943A Expired - Lifetime JP2964523B2 (ja) | 1990-02-19 | 1990-02-19 | インサーキットテスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964523B2 (ja) |
-
1990
- 1990-02-19 JP JP2038943A patent/JP2964523B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03239975A (ja) | 1991-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3111931B2 (ja) | 検査結果解析装置及び解析方法並びに解析プログラムを記録した記録媒体 | |
| JP2964523B2 (ja) | インサーキットテスト装置 | |
| JP2003167033A (ja) | テストプログラムのデバッグ方法 | |
| KR20020088390A (ko) | 반도체 집적 회로용 디버깅 시스템 | |
| JPH09171056A (ja) | テスト設計方法とその装置、並びにテスト方法とその装置 | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JP2003222659A (ja) | 解析シミュレータ、解析シミュレート方法及び解析シミュレートプログラム | |
| CN118152200A (zh) | 芯片量产测试方法、装置、电子设备和存储介质 | |
| JP2003307543A (ja) | Ｌｓｉ検査装置及び検査手法 | |
| JP2002278849A (ja) | 半導体試験装置 | |
| JPH11337626A (ja) | 実装基板の不良検査方法 | |
| JPH04278556A (ja) | Ｌｓｉの外観不良解析システム | |
| JPH0348181A (ja) | プリント基板の分割導通検査方法 | |
| JPH08114652A (ja) | 半導体集積回路の試験方法 | |
| JPH04335169A (ja) | プリント配線基板の導通検査方式 | |
| JPH04128661A (ja) | 線路ディレイ試験装置 | |
| JPH0815388A (ja) | 検査系列生成方法及び検査系列生成装置 | |
| JPS60119747A (ja) | 半導体ウェハ− | |
| JPH11190764A (ja) | 多数の端子を有する基板等の検査装置および検査方法 | |
| JPH10303267A (ja) | 解析装置の操作方法 | |
| JP2003004791A (ja) | ポジションデータの生成方法 | |
| JPS61117473A (ja) | プリント配線板の検査方法とその検査装置 | |
| JP2003057304A (ja) | 実装基板不良検出方法及び実装基板不良検出装置 | |
| JPH02208745A (ja) | ソフトウェアシステム開発障害管理方式 | |
| JPH01214773A (ja) | プリント基板ショート検査方法 |