JP2003057304A - 実装基板不良検出方法及び実装基板不良検出装置 - Google Patents
実装基板不良検出方法及び実装基板不良検出装置Info
- Publication number
- JP2003057304A JP2003057304A JP2001242899A JP2001242899A JP2003057304A JP 2003057304 A JP2003057304 A JP 2003057304A JP 2001242899 A JP2001242899 A JP 2001242899A JP 2001242899 A JP2001242899 A JP 2001242899A JP 2003057304 A JP2003057304 A JP 2003057304A
- Authority
- JP
- Japan
- Prior art keywords
- board
- bst
- mounting board
- signal
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】
【課題】 本発明は実装基板検査装置内にＢＳＴ対応Ｉ
Ｃを必要としない実装基板不良検出方法及び実装基板不
良検出装置を提供することを目的としている 【解決手段】 ＢＳＴ対応ＩＣの入出力属性にあわせ、
入力と出力がぶつからないように実装基板不良検出装置
で７のようにループバック接続する、また入力信号と出
力信号の数が等しくない場合は８の多入力の論理ＩＣに
出力信号を接続し、入力信号に７のようにループバック
接続することにより通常のＢＳＴ検査が可能となる。
Ｃを必要としない実装基板不良検出方法及び実装基板不
良検出装置を提供することを目的としている 【解決手段】 ＢＳＴ対応ＩＣの入出力属性にあわせ、
入力と出力がぶつからないように実装基板不良検出装置
で７のようにループバック接続する、また入力信号と出
力信号の数が等しくない場合は８の多入力の論理ＩＣに
出力信号を接続し、入力信号に７のようにループバック
接続することにより通常のＢＳＴ検査が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は実装基板不良検出方
法及び実装基板不良検出装置に関するものである。
法及び実装基板不良検出装置に関するものである。
【０００２】
【従来の技術】従来から、実装基板検査方法及び実装基
板検査装置は電気機器のプリント基板実装後の検査方法
及び検査装置として用いられている。特に最近では基板
実装の高密度化、デバイスの高集積化によるピン数の増
加、パッケージの小型化も進んでおり、従来のインサー
キットテストに加えて、バウンダリスキャンテスト（以
下ＢＳＴ）による実装基板検査が主流となっている。
板検査装置は電気機器のプリント基板実装後の検査方法
及び検査装置として用いられている。特に最近では基板
実装の高密度化、デバイスの高集積化によるピン数の増
加、パッケージの小型化も進んでおり、従来のインサー
キットテストに加えて、バウンダリスキャンテスト（以
下ＢＳＴ）による実装基板検査が主流となっている。
【０００３】以下に従来の実装基板検査方法及び実装基
板検査装置について説明する。図２は従来の実装基板検
査方法を用いた実装基板検査装置のＢＳＴ接続図を示す
ものである。
板検査装置について説明する。図２は従来の実装基板検
査方法を用いた実装基板検査装置のＢＳＴ接続図を示す
ものである。
【０００４】図２において、１はテストランド、２は１
のテストランドに接続するインサーキット針である。
のテストランドに接続するインサーキット針である。
【０００５】以上のように構成された従来の実装基板検
査方法及び実装基板検査装置について、以下その動作を
説明する。まず、検査対象基板のテストランドにインサ
ーキット針を接続し、検査対象基板内のＢＳＴ対応ＩＣ
と実装基板検査装置内のＢＳＴ対応ＩＣとを接続する。
検査基板内のＢＳＴ対応ＩＣから信号レベルＨｉｇｈ／
Ｌｏｗを出力し、実装基板検査装置内のＢＳＴ対応ＩＣ
でサンプリングする。
査方法及び実装基板検査装置について、以下その動作を
説明する。まず、検査対象基板のテストランドにインサ
ーキット針を接続し、検査対象基板内のＢＳＴ対応ＩＣ
と実装基板検査装置内のＢＳＴ対応ＩＣとを接続する。
検査基板内のＢＳＴ対応ＩＣから信号レベルＨｉｇｈ／
Ｌｏｗを出力し、実装基板検査装置内のＢＳＴ対応ＩＣ
でサンプリングする。
【０００６】順次、全ての信号で実施することで、基板
内のオープン／ショートを検出する。すなわち、検査す
るネットは全てＢＳＴ対応ＩＣではさまれる必要があ
る。
内のオープン／ショートを検出する。すなわち、検査す
るネットは全てＢＳＴ対応ＩＣではさまれる必要があ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の方法および構成では、実装基板検査装置にＢＳＴ対
応ＩＣが必要であるので実装基板検査装置のコストアッ
プ化、複雑化という問題を有していた。また、シリアル
に接続されたＢＳＴ対応ＩＣのサンプリングデータをＢ
ＳＴテストツールで解析するが、通常実装基板検査装置
内のＢＳＴ対応ＩＣの数が多いため、シリアルに接続さ
れるＢＳＴ対応ＩＣが多くなり、検査時間が長くかかる
という問題を有していた。
来の方法および構成では、実装基板検査装置にＢＳＴ対
応ＩＣが必要であるので実装基板検査装置のコストアッ
プ化、複雑化という問題を有していた。また、シリアル
に接続されたＢＳＴ対応ＩＣのサンプリングデータをＢ
ＳＴテストツールで解析するが、通常実装基板検査装置
内のＢＳＴ対応ＩＣの数が多いため、シリアルに接続さ
れるＢＳＴ対応ＩＣが多くなり、検査時間が長くかかる
という問題を有していた。
【０００８】本発明は上記従来の問題点を解決するもの
で、実装基板検査装置内にＢＳＴ対応ＩＣを必要としな
い実装基板検査方法及び実装基板検査装置を提供するこ
とを目的としている。
で、実装基板検査装置内にＢＳＴ対応ＩＣを必要としな
い実装基板検査方法及び実装基板検査装置を提供するこ
とを目的としている。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に本発明は検査対象基板内の信号を検査対象基板内の信
号に接続（ループバック接続）することにより、基板不
良を検出することを特徴とする実装基板不良検出方法
と、検査対象基板内の信号を検査対象基板外の多入力の
論理ＩＣに接続することにより、基板不良を検出するこ
とを特徴とする実装基板不良検出方法により実装基板検
査装置内にＢＳＴ対応ＩＣを必要としない実装基板検査
装置が得られる。
に本発明は検査対象基板内の信号を検査対象基板内の信
号に接続（ループバック接続）することにより、基板不
良を検出することを特徴とする実装基板不良検出方法
と、検査対象基板内の信号を検査対象基板外の多入力の
論理ＩＣに接続することにより、基板不良を検出するこ
とを特徴とする実装基板不良検出方法により実装基板検
査装置内にＢＳＴ対応ＩＣを必要としない実装基板検査
装置が得られる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、検査対象基板内の信号を検査対象基板内の信号に接
続（ループバック接続）することにより、基板不良を検
出することを特徴としたものであり、実装基板検査装置
内にＢＳＴ対応ＩＣを必要とせず実装不良基板の検出で
きるという作用を有する。
は、検査対象基板内の信号を検査対象基板内の信号に接
続（ループバック接続）することにより、基板不良を検
出することを特徴としたものであり、実装基板検査装置
内にＢＳＴ対応ＩＣを必要とせず実装不良基板の検出で
きるという作用を有する。
【００１１】請求項２に記載の発明は、検査対象基板内
の信号を検査対象基板外の多入力の論理ＩＣに接続する
ことにより、基板不良を検出することを特徴したもので
あり、検査対象基板内の信号の入力、出力、入出力端子
数を多入力の論理ＩＣで調整できる作用を有する。
の信号を検査対象基板外の多入力の論理ＩＣに接続する
ことにより、基板不良を検出することを特徴したもので
あり、検査対象基板内の信号の入力、出力、入出力端子
数を多入力の論理ＩＣで調整できる作用を有する。
【００１２】以下、本発明の実施の形態について説明す
る。図１は本発明の一実施の形態による実装基板不良検
出方法及び実装基板不良検出装置のループバック接続図
を示すものである。
る。図１は本発明の一実施の形態による実装基板不良検
出方法及び実装基板不良検出装置のループバック接続図
を示すものである。
【００１３】図１において、１、２、３、４、５はテス
トランド、６はテストランドに接続するテスト針、７は
ループバック接続配線、８は多入力の論理ＩＣである。
以上のように構成された実装基板不良検出方法を用いた
実装基板不良検出装置について、以下その検査方法を説
明する。
トランド、６はテストランドに接続するテスト針、７は
ループバック接続配線、８は多入力の論理ＩＣである。
以上のように構成された実装基板不良検出方法を用いた
実装基板不良検出装置について、以下その検査方法を説
明する。
【００１４】まず、ＢＳＴ対応ＩＣの全端子の入出力属
性にあわせ、入力と出力がぶつからないように実装基板
不良検査装置でループバック接続する例を説明する。図
１の場合では、入力２端子、出力４端子であるが、６の
ゲート回路により、基板としては出力３信号となる。す
なわち、３、４は入力信号、１、２、５は出力信号のテ
ストランドである。入力信号と出力信号のテストランド
を６を用いて実装基板不良検出装置内でループバック接
続する。
性にあわせ、入力と出力がぶつからないように実装基板
不良検査装置でループバック接続する例を説明する。図
１の場合では、入力２端子、出力４端子であるが、６の
ゲート回路により、基板としては出力３信号となる。す
なわち、３、４は入力信号、１、２、５は出力信号のテ
ストランドである。入力信号と出力信号のテストランド
を６を用いて実装基板不良検出装置内でループバック接
続する。
【００１５】次に、入力信号と出力信号の数が等しくな
い場合は８の多入力の論理ＩＣに出力信号を接続し、入
力信号に７のようにループバック接続する。
い場合は８の多入力の論理ＩＣに出力信号を接続し、入
力信号に７のようにループバック接続する。
【００１６】この接続により、５の出力信号は、実装基
板不良検出装置内で４の入力信号と接続され、ＢＳＴ対
応ＩＣの通常のＢＳＴ検査として検査可能となる。ま
た、１、２の出力信号は実装基板不良検出装置内で８の
多入力の論理ＩＣを経由して、３の入力信号と接続さ
れ、ＢＳＴ対応ＩＣの通常のＢＳＴ検査として検査可能
となる。
板不良検出装置内で４の入力信号と接続され、ＢＳＴ対
応ＩＣの通常のＢＳＴ検査として検査可能となる。ま
た、１、２の出力信号は実装基板不良検出装置内で８の
多入力の論理ＩＣを経由して、３の入力信号と接続さ
れ、ＢＳＴ対応ＩＣの通常のＢＳＴ検査として検査可能
となる。
【００１７】
【発明の効果】以上のように本発明によれば、検査対象
基板外にＢＳＴ対応のＩＣを必要とせず、検査対象基板
内の信号を検査対象基板内の信号に接続（ループバック
接続）し、場合によっては、検査対象基板外の多入力の
論理ＩＣに接続することにより、基板不良を検出するこ
とができるため、実装基板検査装置のコストダウン及び
検査時間の短縮化が実現できる。
基板外にＢＳＴ対応のＩＣを必要とせず、検査対象基板
内の信号を検査対象基板内の信号に接続（ループバック
接続）し、場合によっては、検査対象基板外の多入力の
論理ＩＣに接続することにより、基板不良を検出するこ
とができるため、実装基板検査装置のコストダウン及び
検査時間の短縮化が実現できる。
【図１】本発明の一実施の形態による実装基板不良検出
方法を用いた実装基板不良検出装置のループバック接続
図
方法を用いた実装基板不良検出装置のループバック接続
図
【図２】従来の実装基板検査方法を用いた実装基板検査
装置のＢＳＴ接続図
装置のＢＳＴ接続図
１，２，５ テストランド（出力信号）
３，４ テストランド（入力信号）
６ テスト針
７ ループバック接続配線
８ 多入力の論理ＩＣ
Claims (3)
- 【請求項１】検査対象基板内の信号を検査対象基板内の
信号に接続（ループバック接続）することにより、基板
不良を検出することを特徴とする実装基板不良検出方
法。 - 【請求項２】検査対象基板内の信号を検査対象基板外の
多入力の論理ＩＣに接続することにより、基板不良を検
出することを特徴とする実装基板不良検出方法。 - 【請求項３】検査対象基板内の信号を検査対象基板内の
信号に接続し、検査対象基板内の信号を検査対象基板外
の多入力の論理ＩＣに接続する手段を備えたことを特徴
とする実装基板不良検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001242899A JP2003057304A (ja) | 2001-08-09 | 2001-08-09 | 実装基板不良検出方法及び実装基板不良検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001242899A JP2003057304A (ja) | 2001-08-09 | 2001-08-09 | 実装基板不良検出方法及び実装基板不良検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003057304A true JP2003057304A (ja) | 2003-02-26 |
Family
ID=19073098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001242899A Pending JP2003057304A (ja) | 2001-08-09 | 2001-08-09 | 実装基板不良検出方法及び実装基板不良検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003057304A (ja) |
-
2001
- 2001-08-09 JP JP2001242899A patent/JP2003057304A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7702982B2 (en) | Electronic device testing system and method | |
| US5487074A (en) | Boundary scan testing using clocked signal | |
| JPH04212524A (ja) | 半導体集積回路 | |
| WO2021088735A1 (zh) | 链路的检测方法及装置、电子设备、计算机可读介质 | |
| Gillis et al. | Delay test of chip I/Os using LSSD boundary scan | |
| CN114113893A (zh) | 一种微系统芯片内部互联线故障快速测试方法 | |
| Johnson | The increasing importance of utilizing non-intrusive board test technologies for printed circuit board defect coverage | |
| JP2003057304A (ja) | 実装基板不良検出方法及び実装基板不良検出装置 | |
| Jandhyala et al. | Design-for-test analysis of a buffered sdram dimm | |
| CN112527710A (zh) | 一种jtag数据捕获分析系统 | |
| JPH07159493A (ja) | 半導体デバイスの検査方法 | |
| JPH0843494A (ja) | 電子回路 | |
| JP4020731B2 (ja) | 半導体集積回路の故障診断方法 | |
| US20030025519A1 (en) | Inspection apparatus and method for test ambient and test mode circuit on integrated circuit chip | |
| JPH0572296A (ja) | 半導体集積回路 | |
| JPH11344542A (ja) | デバイス検査方法およびデバイス検査装置 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JPH11337626A (ja) | 実装基板の不良検査方法 | |
| US20070132472A1 (en) | Semiconductor integrated circuit and method for testing the same | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JP2001343432A (ja) | バウンダリスキャン回路およびその方法 | |
| JP2004012283A (ja) | 半導体集積回路の検査装置および検査方法 | |
| JPH11260869A (ja) | プローブカードによる多ピンデバイスの検査装置 | |
| JP2001004706A (ja) | 半田不良検査方法 | |
| JP2002236142A (ja) | バウンダリスキャンテスト回路 |