JP2009134355A - 開発支援装置及び半導体試験装置 - Google Patents
開発支援装置及び半導体試験装置 Download PDFInfo
- Publication number
- JP2009134355A JP2009134355A JP2007307811A JP2007307811A JP2009134355A JP 2009134355 A JP2009134355 A JP 2009134355A JP 2007307811 A JP2007307811 A JP 2007307811A JP 2007307811 A JP2007307811 A JP 2007307811A JP 2009134355 A JP2009134355 A JP 2009134355A
- Authority
- JP
- Japan
- Prior art keywords
- program
- test
- variable
- test program
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【解決手段】本発明の開発支援装置は、例えば半導体試験装置で用いられる試験プログラムの開発支援を行う装置であり、ユーザの指示に応じて試験プログラムに含まれる変数の内容を表示する変数表示ポイントS1〜S3が設定可能な試験プログラムデバッガ21と、試験プログラムの実行によって得られる変数の内容を表示する配列変数表示ツール22と、設定された変数表示ポイントS1〜S3と試験プログラムの実行位置との関係に応じて試験プログラムの実行を制御する試験プログラムプロセス20と、試験プログラムプロセス20の制御状況に応じて試験プログラムデバッガ21による設定内容を参照し、配列変数表示ツール22に表示させるべき変数を指示するインターフェイス部23とを備える。
【選択図】図2
Description
この発明によると、ユーザの指示に応じて表示すべき変数とプログラム中における変数の表示位置との設定が設定手段で行われると、設定手段で設定された表示位置とプログラムの実行位置との関係に応じてプログラムの実行が制御され、実行制御手段の制御状況に応じて編集手段の設定内容が参照されて、変数表示手段に表示させるべき変数が指示手段によって指示される。
また、本発明の開発支援装置は、前記実行制御手段が、前記プログラムの実行位置が前記編集手段により設定された前記表示位置に至った場合には、前記プログラムの実行を中断する制御を行うとともに、前記プログラムの実行を中断した旨を前記指示手段に通知することを特徴としている。
また、本発明の開発支援装置は、前記指示手段が、前記変数表示手段による前記変数の内容の表示が終了した場合に、前記プログラムの実行の中断を解除すべき旨を前記実行制御手段に通知することを特徴としている。
また、本発明の開発支援装置は、前記編集手段の設定内容を記憶する第1記憶手段(12a)と、前記変数表示手段により表示される変数の内容を記憶する第2記憶手段(12b)とを備えており、前記第1記憶手段の記憶内容と前記2記憶手段との記憶内容とは、所定の識別子によって関連付けられていることを特徴としている。
また、本発明の開発支援装置は、前記実行制御手段が、前記第1記憶手段に記憶された前記識別子から制御状況に応じた識別子を読み出して前記指示手段に通知し、前記指示手段が、前記実行制御手段から通知された識別子を、前記第1記憶手段から読み出した当該識別子に関連した設定内容に応じて前記変数表示手段に通知し、前記変数表示手段が、前記指示手段から通知された識別子に関連付けられている変数の内容を前記第2記憶手段から読み出して表示することを特徴としている。
本発明の半導体試験装置は、試験プログラム(P1)に従った試験信号を被試験デバイス(40)に印加して当該被試験デバイスから得られる信号を、前記試験プログラムに従って処理することにより前記被試験デバイスの試験を行う半導体試験装置(1)において、前記試験プログラムを前記所定のプログラムとして開発支援可能な上記の何れかに記載の開発支援装置を備えることを特徴としている。
また、本発明によれば、変数表示手段による変数の内容の表示が終了した場合に、プログラムの実行の中断を解除させているため、ユーザによって変数の表示位置が複数設定された場合であっても、ユーザの操作を必要とせずに表示位置の各々において変数の内容を自動的にさせることができる。このため、デバッグに必要になるユーザの操作を更に低減することができ、更なるユーザの使い勝手の向上を図ることができる。
以上から、本発明によれば、ユーザの使い勝手が極めて高く、プログラムのデバッグ効率を飛躍的に高めることができるという効果がある。
12a 変数表示条件保存領域
12b 表示対象変数保存領域
20 試験プログラムプロセス
21 試験プログラムデバッガ
22 配列変数表示ツール
23 インターフェイス部
40 DUT
P1 試験プログラム
S1〜S3 変数表示ポイント
Claims (6)
- 所定のプログラムに従った動作を行うことで所定の計測を行う計測システムで用いられる当該プログラムの開発支援を行う開発支援装置において、
ユーザの指示に応じて前記プログラムの編集を行うとともに、前記ユーザの指示に応じて前記プログラムに含まれる変数のうちの内容を表示すべき変数と当該変数の前記プログラム中における表示位置とを設定可能な編集手段と、
前記プログラムの実行によって得られる前記変数の内容を表示する変数表示手段と、
前記編集手段により設定された前記表示位置と前記プログラムの実行位置との関係に応じて前記プログラムの実行を制御する実行制御手段と、
前記実行制御手段の制御状況に応じて前記編集手段の設定内容を参照し、前記変数表示手段に表示させるべき変数を指示する指示手段と
を備えることを特徴とする開発支援装置。 - 前記実行制御手段は、前記プログラムの実行位置が前記編集手段により設定された前記表示位置に至った場合には、前記プログラムの実行を中断する制御を行うとともに、前記プログラムの実行を中断した旨を前記指示手段に通知することを特徴とする請求項1記載の開発支援装置。
- 前記指示手段は、前記変数表示手段による前記変数の内容の表示が終了した場合に、前記プログラムの実行の中断を解除すべき旨を前記実行制御手段に通知することを特徴とする請求項2記載の開発支援装置。
- 前記編集手段の設定内容を記憶する第1記憶手段と、前記変数表示手段により表示される変数の内容を記憶する第2記憶手段とを備えており、
前記第1記憶手段の記憶内容と前記2記憶手段との記憶内容とは、所定の識別子によって関連付けられている
ことを特徴とする請求項1から請求項3の何れか一項に記載の開発支援装置。 - 前記実行制御手段は、前記第1記憶手段に記憶された前記識別子から制御状況に応じた識別子を読み出して前記指示手段に通知し、
前記指示手段は、前記実行制御手段から通知された識別子を、前記第1記憶手段から読み出した当該識別子に関連した設定内容に応じて前記変数表示手段に通知し、
前記変数表示手段は、前記指示手段から通知された識別子に関連付けられている変数の内容を前記第2記憶手段から読み出して表示する
ことを特徴とする請求項4記載の開発支援装置。 - 試験プログラムに従った試験信号を被試験デバイスに印加して当該被試験デバイスから得られる信号を、前記試験プログラムに従って処理することにより前記被試験デバイスの試験を行う半導体試験装置において、
前記試験プログラムを前記所定のプログラムとして開発支援可能な請求項1から請求項5の何れか一項に記載の開発支援装置を備えることを特徴とする半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007307811A JP5071072B2 (ja) | 2007-11-28 | 2007-11-28 | 開発支援装置及び半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007307811A JP5071072B2 (ja) | 2007-11-28 | 2007-11-28 | 開発支援装置及び半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009134355A true JP2009134355A (ja) | 2009-06-18 |
JP5071072B2 JP5071072B2 (ja) | 2012-11-14 |
Family
ID=40866205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007307811A Expired - Fee Related JP5071072B2 (ja) | 2007-11-28 | 2007-11-28 | 開発支援装置及び半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5071072B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012022661A (ja) * | 2010-07-16 | 2012-02-02 | Manabu Watanabe | 試験仕様書作成からマニュアルの作成を支援し自動試験を支援する装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0317749A (ja) * | 1989-06-14 | 1991-01-25 | Fujitsu Ltd | 試験プログラムの検証方法 |
JPH0581069A (ja) * | 1991-09-20 | 1993-04-02 | Hitachi Ltd | プログラムのデバツグ方法 |
JPH07334211A (ja) * | 1994-06-08 | 1995-12-22 | Yaskawa Electric Corp | プログラマブルコントローラのデータトレース方法 |
JPH11249927A (ja) * | 1998-02-27 | 1999-09-17 | Hitachi Ltd | デバッガにおける配列データ表示方法 |
JP2001282573A (ja) * | 2000-03-29 | 2001-10-12 | Hitachi Ltd | デバッガにおける配列データの表示装置 |
JP2003167033A (ja) * | 2001-11-30 | 2003-06-13 | Ando Electric Co Ltd | テストプログラムのデバッグ方法 |
JP2006350676A (ja) * | 2005-06-16 | 2006-12-28 | Hitachi Software Eng Co Ltd | 組込みシステムのプログラムデバッグ方法 |
JP2007122543A (ja) * | 2005-10-31 | 2007-05-17 | Nec Electronics Corp | 半導体集積回路装置、それのデバッグシステム及びデバッグ方法。 |
-
2007
- 2007-11-28 JP JP2007307811A patent/JP5071072B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0317749A (ja) * | 1989-06-14 | 1991-01-25 | Fujitsu Ltd | 試験プログラムの検証方法 |
JPH0581069A (ja) * | 1991-09-20 | 1993-04-02 | Hitachi Ltd | プログラムのデバツグ方法 |
JPH07334211A (ja) * | 1994-06-08 | 1995-12-22 | Yaskawa Electric Corp | プログラマブルコントローラのデータトレース方法 |
JPH11249927A (ja) * | 1998-02-27 | 1999-09-17 | Hitachi Ltd | デバッガにおける配列データ表示方法 |
JP2001282573A (ja) * | 2000-03-29 | 2001-10-12 | Hitachi Ltd | デバッガにおける配列データの表示装置 |
JP2003167033A (ja) * | 2001-11-30 | 2003-06-13 | Ando Electric Co Ltd | テストプログラムのデバッグ方法 |
JP2006350676A (ja) * | 2005-06-16 | 2006-12-28 | Hitachi Software Eng Co Ltd | 組込みシステムのプログラムデバッグ方法 |
JP2007122543A (ja) * | 2005-10-31 | 2007-05-17 | Nec Electronics Corp | 半導体集積回路装置、それのデバッグシステム及びデバッグ方法。 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012022661A (ja) * | 2010-07-16 | 2012-02-02 | Manabu Watanabe | 試験仕様書作成からマニュアルの作成を支援し自動試験を支援する装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5071072B2 (ja) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100339697B1 (ko) | 반도체 시험장치의 프로그램 작성 시스템 | |
JP2009193109A (ja) | デバッグ中にツールを使用可能な試験システム及び方法 | |
US20100312541A1 (en) | Program test device and program | |
JP5071072B2 (ja) | 開発支援装置及び半導体試験装置 | |
JP2008225683A (ja) | 画面操作システムおよびプログラム | |
JP2005233962A (ja) | ダイナミック波形リソース管理を行なう装置及び方法 | |
JP2009104490A (ja) | プログラムのテスト装置 | |
JP2009199169A (ja) | 開発支援装置及び半導体試験装置 | |
JP2001154874A (ja) | プログラムデバッグ装置 | |
JPH09259006A (ja) | プログラム評価システム | |
JP2019106107A (ja) | プログラム、情報処理装置及び画面テストシステム | |
JP2006003227A (ja) | Icテスタ | |
JPH10275094A (ja) | プログラム評価システム | |
JP2007178127A (ja) | 外観検査システム、及び外観検査システムの制御方法 | |
WO2023238262A1 (ja) | 情報処理装置、試験方法、及び試験プログラム | |
JP2010271278A (ja) | テストシステム、半導体集積回路及びテスト方法 | |
JPH09259004A (ja) | デバッグ方法 | |
JPH10289129A (ja) | デバック用タスクスケジューラ | |
JP6009283B2 (ja) | 試験装置、試験システム、及び試験方法 | |
JPH11306042A (ja) | ソフトウェア開発支援装置及びデバッグ方法 | |
JP2006012054A (ja) | 試験実行装置、試験実行方法および試験実行プログラム | |
JP2000029738A (ja) | デバッグ監視装置及びデバッグ監視方法 | |
TWI258660B (en) | Method for increasing debug efficiency | |
JP2001101022A (ja) | 自動診断装置 | |
JP2002157143A (ja) | 集積回路試験プログラムのデバッグ支援システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |