JP2009134355A - 開発支援装置及び半導体試験装置 - Google Patents

開発支援装置及び半導体試験装置 Download PDF

Info

Publication number
JP2009134355A
JP2009134355A JP2007307811A JP2007307811A JP2009134355A JP 2009134355 A JP2009134355 A JP 2009134355A JP 2007307811 A JP2007307811 A JP 2007307811A JP 2007307811 A JP2007307811 A JP 2007307811A JP 2009134355 A JP2009134355 A JP 2009134355A
Authority
JP
Japan
Prior art keywords
program
test
variable
test program
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007307811A
Other languages
English (en)
Other versions
JP5071072B2 (ja
Inventor
Yoichiro Taguchi
陽一郎 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007307811A priority Critical patent/JP5071072B2/ja
Publication of JP2009134355A publication Critical patent/JP2009134355A/ja
Application granted granted Critical
Publication of JP5071072B2 publication Critical patent/JP5071072B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

【課題】ユーザの使い勝手の向上を図ってプログラムのデバッグ効率を高めることができる開発支援装置、及び当該装置を備える半導体試験装置を提供する。
【解決手段】本発明の開発支援装置は、例えば半導体試験装置で用いられる試験プログラムの開発支援を行う装置であり、ユーザの指示に応じて試験プログラムに含まれる変数の内容を表示する変数表示ポイントS1〜S3が設定可能な試験プログラムデバッガ21と、試験プログラムの実行によって得られる変数の内容を表示する配列変数表示ツール22と、設定された変数表示ポイントS1〜S3と試験プログラムの実行位置との関係に応じて試験プログラムの実行を制御する試験プログラムプロセス20と、試験プログラムプロセス20の制御状況に応じて試験プログラムデバッガ21による設定内容を参照し、配列変数表示ツール22に表示させるべき変数を指示するインターフェイス部23とを備える。
【選択図】図2

Description

本発明は、計測システムで用いられるプログラムの開発支援を行う開発支援装置及び当該装置を備える半導体試験装置に関する。
近年において実用化されている種々の計測システムは、高機能化及び高性能化並びに開発コストの低減等を図るために、プログラムに従って動作するようハードウェアが構成され、プログラムに従った動作をすることによって所定の計測を行うものが一般的である。例えば、半導体デバイスから出力される信号(電気信号)を計測して半導体デバイスの試験を行う半導体試験装置では、ユーザによって作成された試験プログラムに従った動作が行われることにより、半導体デバイスに対する試験が行われる。
具体的には、ユーザにより作成された試験プログラムの内容に従った試験パターン等が半導体試験装置の内部で生成され、その後に試験パターンに応じた試験信号が半導体デバイスに印加される。そして、試験信号の印加により半導体デバイスから得られる信号をディジタル信号に変換してメモリに記憶し、このディジタル信号に対して所定の演算処理を施して得られた結果を用いて半導体デバイスの良否判定が行われる。
計測システムの動作を制御するプログラムに誤りがあると、計測システムの動作が開発者やユーザの意図しないものとなり、本来得られるべき計測結果とは異なる計測結果が得られてしまう。このため、計測システムを制御するプログラムの開発においては、プログラムを実際に実行させて得られる測定結果を参照しつつプログラムをデバッグする作業が繰り返し行われる。
例えば、半導体試験装置で用いられる試験プログラムのデバッグは、図3に示すデバッガと図4に示す波形表示ツールとを用いて行われる。図3は試験プログラムのデバックに用いられる従来のデバッガの表示画面を簡略化して示す図であり、図4は半導体デバイスから出力される信号波形を表示する従来の波形表示ツールの表示画面を簡略化して示す図である。
図3に示す通り、デバッガの表示画面であるウィンドウW11内には、ユーザによって作成された試験プログラムを表示する表示領域R11と、表示領域R11における試験プログラムの表示内容を変更するためのスクロールバーSB11とが設けられており、ユーザがスクロールバーSB11を操作することにより、試験プログラムの所望の位置(行)を表示領域R11に表示させることができるようになっている。また、このデバッガは、ユーザの必要に応じて試験プログラムの実行を一時停止(ポーズ)させるブレークポイントの設定が可能である。図3に示す例では、試験プログラムの第466行にブレークポイントが設定されている。
図4に示す通り、波形表示ツールの表示画面であるウィンドウW12内には、ユーザによって指定された試験結果を表示する表示領域R12が設けられている。図4に示す例では、ユーザによって指定された3つの試験結果が表示領域R12内に表示されている。尚、図4において、表示領域R12に表示された試験結果は、半導体デバイスの異なる3つのピンに現れる電圧の時間変化(波形)を示すものであり、横軸に時間(サンプリング番号(pos))が設定されているとともに縦軸に電圧が設定されている。
試験プログラムのデバッグを行う場合には、まずユーザはデバッガを起動させて不具合の原因と思われる処理が記述されている行又はその近辺の行にブレークポイントを設定した上で試験プログラムを実行させる。これにより、試験プログラムはそのブレークポイントまで実行されて自動的にポーズされるため、そのブレークポイントまでの試験結果が得られる。次に、ユーザは、波形表示ツールを起動させてその試験結果を表示させてブレークポイントまでの試験結果を確認する。以上の作業を、必要に応じて試験プログラムの内容を修正しつつ行うことにより、不具合の発生原因を解析する。
尚、半導体試験装置で用いられる試験プログラムの従来のデバッグ方法については、例えば以下の特許文献1を参照されたい。
特開2003−167033号公報
ところで、上述した従来のデバッグ方法において、ユーザが試験結果を確認するためには、まずデバッガに対して上述したブレークポイントの設定を行った上で試験プログラムを実行させる操作を行い、次いで試験プログラムの実行がポーズしている状態で表示させるべき試験結果を波形表示ツールに指示する操作を行う必要がある。特に、解析の初期段階では、問題の発生箇所を絞り込むことが困難な場合が多く、ユーザは上記の操作を頻繁に繰り返す必要がある。
また、問題の発生箇所を絞り込んで、試験プログラムを修正した後においても、問題が解消されているか否かを確認するために、上記の操作と同様の操作を繰り返す必要がある。このように、従来は、試験結果を参照するためにユーザが行う必要のある操作が多いため、使い勝手が良いとは言えない上に、デバッグ効率が悪化するという問題があった。
本発明は上記事情に鑑みてなされたものであり、ユーザの使い勝手の向上を図ってプログラムのデバッグ効率を高めることができる開発支援装置、及び当該装置を備える半導体試験装置を提供することを目的とする。
上記課題を解決するために、本発明の開発支援装置は、所定のプログラム(P1)に従った動作を行うことで所定の計測を行う計測システムで用いられる当該プログラムの開発支援を行う開発支援装置において、ユーザの指示に応じて前記プログラムの編集を行うとともに、前記ユーザの指示に応じて前記プログラムに含まれる変数のうちの内容を表示すべき変数と当該変数の前記プログラム中における表示位置(S1〜S3)とを設定可能な編集手段(21)と、前記プログラムの実行によって得られる前記変数の内容を表示する変数表示手段(22)と、前記編集手段により設定された前記表示位置と前記プログラムの実行位置との関係に応じて前記プログラムの実行を制御する実行制御手段(20)と、前記実行制御手段の制御状況に応じて前記編集手段の設定内容を参照し、前記変数表示手段に表示させるべき変数を指示する指示手段(23)とを備えることを特徴としている。
この発明によると、ユーザの指示に応じて表示すべき変数とプログラム中における変数の表示位置との設定が設定手段で行われると、設定手段で設定された表示位置とプログラムの実行位置との関係に応じてプログラムの実行が制御され、実行制御手段の制御状況に応じて編集手段の設定内容が参照されて、変数表示手段に表示させるべき変数が指示手段によって指示される。
また、本発明の開発支援装置は、前記実行制御手段が、前記プログラムの実行位置が前記編集手段により設定された前記表示位置に至った場合には、前記プログラムの実行を中断する制御を行うとともに、前記プログラムの実行を中断した旨を前記指示手段に通知することを特徴としている。
また、本発明の開発支援装置は、前記指示手段が、前記変数表示手段による前記変数の内容の表示が終了した場合に、前記プログラムの実行の中断を解除すべき旨を前記実行制御手段に通知することを特徴としている。
また、本発明の開発支援装置は、前記編集手段の設定内容を記憶する第1記憶手段(12a)と、前記変数表示手段により表示される変数の内容を記憶する第2記憶手段(12b)とを備えており、前記第1記憶手段の記憶内容と前記2記憶手段との記憶内容とは、所定の識別子によって関連付けられていることを特徴としている。
また、本発明の開発支援装置は、前記実行制御手段が、前記第1記憶手段に記憶された前記識別子から制御状況に応じた識別子を読み出して前記指示手段に通知し、前記指示手段が、前記実行制御手段から通知された識別子を、前記第1記憶手段から読み出した当該識別子に関連した設定内容に応じて前記変数表示手段に通知し、前記変数表示手段が、前記指示手段から通知された識別子に関連付けられている変数の内容を前記第2記憶手段から読み出して表示することを特徴としている。
本発明の半導体試験装置は、試験プログラム(P1)に従った試験信号を被試験デバイス(40)に印加して当該被試験デバイスから得られる信号を、前記試験プログラムに従って処理することにより前記被試験デバイスの試験を行う半導体試験装置(1)において、前記試験プログラムを前記所定のプログラムとして開発支援可能な上記の何れかに記載の開発支援装置を備えることを特徴としている。
本発明によれば、予めユーザの指示によって設定された変数の表示位置と、実際にプログラムを実行させたときのプログラムの実行位置との関係に応じてプログラムの実行を制御し、この制御状況に応じて編集手段の設定内容を参照して変数表示手段に表示させるべき変数を指示しているため、ユーザが特別な操作をしなくとも予め設定した設定内容に応じて変数の内容が表示される。このため、従来に比べてデバッグに必要になるユーザの操作を低減することができ、ユーザの使い勝手を向上させることができるという効果がある。
また、本発明によれば、変数表示手段による変数の内容の表示が終了した場合に、プログラムの実行の中断を解除させているため、ユーザによって変数の表示位置が複数設定された場合であっても、ユーザの操作を必要とせずに表示位置の各々において変数の内容を自動的にさせることができる。このため、デバッグに必要になるユーザの操作を更に低減することができ、更なるユーザの使い勝手の向上を図ることができる。
以上から、本発明によれば、ユーザの使い勝手が極めて高く、プログラムのデバッグ効率を飛躍的に高めることができるという効果がある。
以下、図面を参照して本発明の一実施形態による開発支援装置及び半導体試験装置について詳細に説明する。尚、以下では、本実施形態の開発支援装置が、試験プログラムに従った試験信号を被試験デバイスに印加し、この被試験デバイスから得られる信号を試験プログラムに従って処理することにより被試験デバイスの試験を行う半導体試験装置に設けられている態様について説明する。
図1は、本発明の一実施形態による半導体試験装置の要部構成を示すブロック図である。図1に示す通り、本実施形態の半導体試験装置1は、試験装置本体2と端末装置3とを備えており、端末装置3から試験開始の指示があった場合に、試験装置本体2が被試験デバイス(以下、DUT(Device Under Test)という)40に対して試験信号を印加してDUT40から出力される信号に基づいてパス/フェイルを判定することによりDUT40の試験を行う。尚、DUT40は、例えばLCD(Liquid Crystal Display:液晶表示装置)の駆動ドライバ、RAM(Random Access Memory)等の半導体デバイスである。
試験装置本体2は、ユーザによって作成された試験プログラムP1に従った試験信号を生成してDUT40に印加するとともに、試験信号の印加によってDUT40から得られる信号を試験プログラムP1に従って処理する(パス/フェイルの判定等を行う)ことによりDUT40の試験を行う。この試験装置本体2は、CPU(中央処理装置)11、RAM12、ハードディスク13、及び通信部14を備える。尚、図1においては、パターンジェネレータ及びドライバ等の試験信号を生成するための構成、並びにコンパレータ等のDUT40からの信号を処理するための構成については図示を省略している。
CPU11は、ハードディスク13に格納された各種のプログラムに従って、試験装置本体2の動作を統括的に制御する。この試験装置本体2には、例えばマルチタスクが可能なオペレーティング・システム(OS)が実装されており、CPU11が見かけ上複数のプログラムを同時に実行することが可能な環境が整備されている。具体的に、CPU11がハードディスク13に格納された試験プログラムP1を読み出すことにより試験プログラムプロセス20(実行制御手段)が実行され、これにより試験プログラムP1に応じたDUT40の試験が開始される。
また、CPU11がハードディスク13に格納されたデバッガプログラムP11を読み出すことにより、ユーザによって作成された試験プログラムP1の編集を行うための試験プログラムデバッガ21(編集手段)が実行される。更に、CPU11がハードディスク13に格納された表示ツールプログラムP12を読み出すことにより、DUT40の試験により得られた試験結果を表示するための配列変数表示ツール22(変数表示手段)が実行される。
ここで試験プログラムプロセス20又は配列変数表示ツール22が実行された場合には、ハードディスク13からインターフェイスプログラムP13が読み出されて、配列変数表示ツール22と試験プログラムプロセス20との間で各種情報の授受を行うためのインターフェイス部23(指示手段)が実行される。尚、以上説明した試験プログラムプロセス20、試験プログラムデバッガ21、配列変数表示ツール22、及びインターフェイス部23の詳細については後述する。
RAM12は、DUT40の試験により得られた試験結果や、CPU11で行われる処理で用いられる各種変数の値を一時的に記憶する。このRAM12には、ユーザが試験プログラムデバッガ21を操作して設定した各種設定情報を保存する変数表示条件保存領域12a(第1記憶手段)と、配列変数表示ツール22によって表示すべき試験結果が保存される表示対象変数保存領域12b(第2記憶手段)とが設けられる。尚、図1では、説明の便宜上、上記の変数表示条件保存領域12a及び表示対象変数保存領域12bがRAM12に設けられる例について図示しているが、これらの領域はハードディスク13に設けられても良い。
ハードディスク13は、上述した試験プログラムP1を始めとしてデバッガプログラムP11、表示ツールプログラムP12、及びインターフェイスプログラムP13等の各種プログラムを格納する。通信部14は、端末装置3との間で通信を行うことにより、例えば端末装置3から送信されてくる各種指示をCPU11に受け渡すとともに、CPU11で行われた各種処理の処理結果を示す情報を端末装置3に送信する。
端末装置3は、キーボード3aやマウス3b等の入力装置と液晶表示装置3c等の表示装置とを備えており、試験装置本体2に対する指示の入力、並びに、試験装置本体2によるDUT40の試験結果、試験プログラムデバッガ21及び配列変数表示ツール22の表示画面の表示等を行う。尚、端末装置3は、例えば一般的なパーソナルコンピュータで実現することができる。
次に、CPU11で実行される試験プログラムプロセス20、試験プログラムデバッガ21、配列変数表示ツール22、及びインターフェイス部23、並びに、RAM12に設けられる変数表示条件保存領域12a及び表示対象変数保存領域12bについて詳細に説明する。尚、これらは本発明の一実施形態による開発支援装置の要部をなすものである。図2は、本発明の一実施形態による開発支援装置の要部構成の関係を示すブロック図である。
図2に示す通り、試験プログラムデバッガ21の表示画面であるウィンドウW1内には、ユーザによって作成された試験プログラムP1を表示する表示領域R1が設けられている。尚、試験プログラムP1の全てを表示領域R1に表示することができない場合には、その一部が表示領域R1に表示される。試験プログラムデバッガ21は、端末装置3を操作するユーザの指示に応じて試験プログラムP1の編集を行うとともに、ユーザの指示に応じて試験プログラムP1に含まれる変数(配列変数)のうちの内容を表示すべき変数と、その変数の試験プログラムP1中における表示位置(変数表示ポイント)とが設定可能である。
例えば、ユーザがマウス3bを操作して表示領域R1に表示されている変数の表示位置をクリックして変数を選択した後に、変数表示ポイント設定ボタンB1をクリックする操作を行えば内容を表示すべき変数とその変数表示ポイントとの設定を行うことができる。図2に示す例では、表示領域R1に3つの変数「@aaa」,「@bbb」,「@ccc」が表示されているが、ユーザが変数「@aaa」,「@bbb」,「@ccc」の各々について上記の操作を行うことにより各々の変数についての変数表示ポイントS1〜S3を設定することができる。
変数表示条件保存領域12aは、ユーザが試験プログラムデバッガ21を操作して設定した各種設定情報を保存する。具体的には、図2に示す通り、重複せずに一意に割り当てられた識別子(ID)と、変数表示ポイントの設定位置(表示位置)と、変数の内容を表示するアプリケーションを特定する情報(アプリケーション)とが一組とされた情報が、ユーザの設定毎に保存される。尚、上記の識別子は試験プログラムデバッガ21によって割り当てられる。
図2に示す例では、試験プログラムデバッガ21の表示領域R1に表示された変数「@aaa」については、識別子「0」、ファイル名「xxx.tdl」及びその行数「50」を示す情報、並びに配列変数表示ツール22を示す情報とが一組とされた情報が保存され、変数「@bbb」については、識別子「1」、ファイル名「xxx.tdl」及びその行数「70」を示す情報、並びに配列変数表示ツール22を示す情報とが一組とされた情報が保存される。また、変数「@ccc」については、識別子「2」、ファイル名「xxx.tdl」及びその行数「90」を示す情報、並びに配列変数表示ツール22を示す情報とが一組とされた情報が保存される。
また、図2に示す通り、配列変数表示ツール22の表示画面であるウィンドウW2内には、ユーザにより指定された試験結果を表示する表示領域R2が設けられている。配列変数表示ツール22は、表示対象変数保存領域12bに保存された変数(表示対象変数)の内容を読み出して表示領域R2に表示する。ここで、試験プログラムデバッガ21によって割り当てられた識別子及び内容を表示すべき変数(「@aaa」,「@bbb」,「@ccc」)を示す情報は、試験プログラムデバッガ21から配列変数表示ツール22に渡され、配列変数表示ツール22が表示対象変数保存領域12bに保存する。尚、これらの変数の内容は試験プログラムP1が実行されることによって表示対象変数保存領域12bに保存される点に注意されたい。
表示対象変数保存領域12bは、ユーザが試験プログラムデバッガ21を操作して設定した変数の内容を保存する。図2に示す例では変数「@aaa」,「@bbb」,「@ccc」がユーザによって設定されているため、上記の識別子とともに試験プログラムP1を実行して得られるこれらの変数の内容が表示対象変数保存領域12bに保存される。具体的には、識別子「0」とともに変数「@aaa」の内容が保存され、識別子「1」とともに変数「@bbb」の内容が保存され、識別子「2」とともに変数「@ccc」の内容が保存される。このように、変数表示条件保存領域12aに保存される情報に含まれる識別子と、表示対象変数保存領域12bに保存される情報にふくまれる識別子とは1対1に対応している。このため、変数表示条件保存領域12aに保存される情報と表示対象変数保存領域12bに保存される情報とは、識別子によって関連付けられることになる。
試験プログラムプロセス20は試験プログラムP1がCPU11で実行されることにより実現され、この試験プログラムプロセス20の制御の下でDUT40の試験が行われる。この試験プログラムプロセス20は、変数表示条件保存領域12aの内容を参照しつつ、試験プログラムP1の実行位置と変数表示ポイントとの位置関係に応じて試験プログラムP1を中断する制御を行うとともに、中断した試験プログラムを再開させる制御を行う。尚、試験プログラムプロセス20は、試験プログラムP1を中断した場合には、その旨を示す信号をインターフェイス部23に通知する。
インターフェイス部23は、配列変数表示ツール22と試験プログラムプロセス20との間で各種情報の授受を行う。具体的には、試験プログラムプロセス20から試験プログラムP1を中断した旨を示す信号が入力された場合には、変数表示条件保存領域12aの内容を参照して表示させる変数を配列変数表示ツール22に指示する。また、配列変数表示ツール22で変数の内容表示が終了した場合には、試験プログラムP1の実行の中断を解除すべき旨を試験プログラムプロセス20に通知する。
次に、試験プログラムP1のデバッグ時の動作について説明する。試験プログラムP1のデバッグを行うときには、まずユーザが端末装置3のキーボード3a又はマウス3bを操作して試験プログラムデバッガ21の起動を指示する。かかる指示がなされると、CPU11がハードディスク13からデバッガプログラムP11を読み出して実行することにより、試験プログラムデバッガ21が起動される。次に、ユーザはデバッグ対象の試験プログラムP1を選択して試験プログラムデバッガ21に読み込ませる。以上の操作により、試験プログラムP1のデバッグが可能な状態になる。
ここで、ユーザが試験プログラムP1の実行途中での変数の内容を確認する場合には、まずマウス3bを操作して試験プログラムデバッガ21の表示領域R1に表示されている変数の表示位置をクリックして変数を選択した後に、変数表示ポイント設定ボタンB1をクリックする操作を行う。尚、ここでは、図2に示す3つの変数「@aaa」,「@bbb」,「@ccc」について上記の操作がなされたとし、これらの変数の各々について変数表示ポイントS1〜S3がそれぞれ設定されたとする。
すると、試験プログラムデバッガ21は、一意に定まる識別子を割り当てながらユーザによって設定された設定情報を変数表示条件保存領域12aに保存する。これにより、変数表示条件保存領域12aには、図2に示す通り、変数「@aaa」,「@bbb」,「@ccc」の各々について、識別子(ID)、変数表示ポイント(表示位置)、及び配列変数表示ツール22を示す情報(アプリケーション)が一組とされた情報が保存される。
また、試験プログラムデバッガ21によって割り当てられた識別子及び内容を表示すべき変数(「@aaa」,「@bbb」,「@ccc」)を示す情報は、試験プログラムデバッガ21から配列変数表示ツール22に渡され、配列変数表示ツール22によって表示対象変数保存領域12bに保存される。これにより、表示対象変数保存領域12bには、図2に示す通り、変数「@aaa」,「@bbb」,「@ccc」の各々について、識別子(ID)とそれら変数の各々を示す情報(表示対象変数)とが一組とされた情報が保存される。
変数表示ポイントの設定を終えると、ユーザは試験プログラムデバッガ21上から試験プログラムP1の実行を指示する。すると、ハードディスク13から試験プログラムP1が読み出されることにより試験プログラムプロセス20が実行される。尚、ここでは試験プログラムプロセス20の実行とともに、インターフェイス部23も実行されるとする。試験プログラムプロセス20は、試験プログラムP1をその先頭の行から順次実行する。ここで、試験プログラムプロセス20は、変数表示条件保存領域12aに保存された内容を確認しつつ試験プログラムP1を実行する。具体的には、試験プログラムP1の実行位置(実行行)が、変数表示条件保存領域12aに保存された表示位置に至ったか否かを確認しつつ試験プログラムP1を実行する。
試験プログラムP1の実行位置(実行行)が、変数表示条件保存領域12aに保存された表示位置に至っていないと判断した場合には、試験プログラムプロセス20は、そのまま試験プログラムP1の実行を継続する。これに対し、試験プログラムP1の実行位置(実行行)が、変数表示条件保存領域12aに保存された表示位置に至ったと判断した場合(例えば、変数表示ポイントS1が設定された行に至ったと判断した場合)には、試験プログラムプロセス20は、その行の処理を終了した後に試験プログラムP1の実行を中断(ポーズ)し、変数表示条件保存領域12aから制御状況に応じた識別子を読み出して、この識別子を中断した旨とともにインターフェイス部23に通知する。尚、変数表示ポイントS1が設定された行の処理が実行されることにより、変数「@aaa」の内容が変数表示条件保存領域12aに保存される。
インターフェイス部23は、試験プログラムプロセス20から試験プログラムP1の実行を中断した旨及び識別子の通知があると、変数表示条件保存領域12aからその識別子と組にされているアプリケーションを示す情報を読み出す。具体的に、インターフェイス部23は、例えば試験プログラムプロセス20から識別子「0」が通知された場合には、この識別子と組にされている配列変数表示ツール22を示す情報(図2参照)が読み出される。そして、インターフェイス部23は、読み出した情報で示されるアプリケーション(配列変数表示ツール22)に対して、その読み出した識別子を通知する。
インターフェイス部23からの通知がなされると、配列変数表示ツール22が自動的に起動されて端末装置3の液晶表示装置3cには新たなウィンドウW2が表示される。そして、配列変数表示ツール22は、インターフェイス部23から通知された識別子(識別子「0」)と組にされている変数の内容を表示対象変数保存領域12bから読み出して新たなウィンドウW2の表示領域R2に表示する処理を行う。以上の処理によって、変数「@aaa」の波形が配列変数表示ツール22の表示領域R2に表示される。
表示処理が終了すると、配列変数表示ツール22はインターフェイス部23に対して表示処理を終えた旨を通知する。この通知を受けると、インターフェイス部23は、試験プログラムプロセス20に対して試験プログラムの中断を解除すべき旨を通知する。インターフェイス部23からの通知によって、試験プログラムプロセス20は試験プログラムP1の実行を再開する。以下、同様の処理が行われて、試験プログラムP1の実行が変数表示ポイントS2に至ると配列変数表示ツール22によって新たなウィンドウW2が表示されて変数「@bbb」の内容が表示される。更に、試験プログラムP1の実行が変数表示ポイントS3に至ると配列変数表示ツール22によって新たなウィンドウW2が表示されて変数「@ccc」の内容が表示される。
以上の処理によって、端末装置3の液晶表示装置3cには、変数「@aaa」,「@bbb」,「@ccc」の内容がそれぞれ表示された3つのウィンドウW2が表示される。このため、ユーザは試験プログラムP1の実行後においてもウィンドウW2を切り替えながら、変数「@aaa」,「@bbb」,「@ccc」の内容の妥当性を時間をかけて詳細に検討することができる。
以上説明した通り、本実施形態によれば、予めユーザが試験プログラムデバッガ21を操作して内容を表示すべき変数と変数表示ポイントとを設定しておくことにより、変数表示ポイントにおいて自動的に試験プログラムP1の実行が中断されて変数の内容が配列変数表示ツール22によって表示される。このため、従来に比べてデバッグに必要になるユーザの操作を低減することができ、ユーザの使い勝手を向上させることができる。
また、本実施形態によれば、配列変数表示ツール22の表示処理が終了したときには自動的に中断した試験プログラムP1の実行が再開される。このため、ユーザによって変数表示ポイントが複数設定された場合であっても、ユーザの操作を必要とせずに変数表示ポイントの各々において変数の内容が配列変数表示ツール22によって自動的に表示される。しかも、各々の変数の内容は異なる配列変数表示ツール22のウィンドウW2に表示される。このため、デバッグに必要になるユーザの操作を低減することができるとともに、試験プログラムP1の実行後に、複数の変数の内容を見比べながら検討するといったことができ、これによってもユーザの使い勝手を向上させることができる。以上から、本実施形態によれば、ユーザの使い勝手が極めて高く、試験プログラムP1のデバッグ効率を飛躍的に高めることができる。
以上、本発明の一実施形態による開発支援装置及び半導体試験装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、ユーザが試験プログラムデバッガ21を操作して設定した設定情報を変数表示条件保存領域12aと表示対象変数保存領域12bとに分けて保存したが、1つの保存領域に設定情報を保存しても良い。
また、上記実施形態では、開発支援装置が半導体試験装置に設けられている形態について説明したが、本発明の開発支援装置は、半導体試験装置以外にも所定のプログラムに従った動作を行うことで所定の計測を行う種々の計測システムに適用することができる。例えば、自動車のエンジンの状況(エンジンの回転数、温度等)を計測する計測システム、電車の運行状況(速度、加速度等)を計測するシステムに適用することができる。更には、プラントに設けられた各種機器の状況を計測する計測システムにも適用可能である。
本発明の一実施形態による半導体試験装置の要部構成を示すブロック図である。 本発明の一実施形態による開発支援装置の要部構成の関係を示すブロック図である。 試験プログラムのデバックに用いられる従来のデバッガの表示画面を簡略化して示す図である。 半導体デバイスから出力される信号波形を表示する従来の波形表示ツールの表示画面を簡略化して示す図である。
符号の説明
1 半導体試験装置
12a 変数表示条件保存領域
12b 表示対象変数保存領域
20 試験プログラムプロセス
21 試験プログラムデバッガ
22 配列変数表示ツール
23 インターフェイス部
40 DUT
P1 試験プログラム
S1〜S3 変数表示ポイント

Claims (6)

  1. 所定のプログラムに従った動作を行うことで所定の計測を行う計測システムで用いられる当該プログラムの開発支援を行う開発支援装置において、
    ユーザの指示に応じて前記プログラムの編集を行うとともに、前記ユーザの指示に応じて前記プログラムに含まれる変数のうちの内容を表示すべき変数と当該変数の前記プログラム中における表示位置とを設定可能な編集手段と、
    前記プログラムの実行によって得られる前記変数の内容を表示する変数表示手段と、
    前記編集手段により設定された前記表示位置と前記プログラムの実行位置との関係に応じて前記プログラムの実行を制御する実行制御手段と、
    前記実行制御手段の制御状況に応じて前記編集手段の設定内容を参照し、前記変数表示手段に表示させるべき変数を指示する指示手段と
    を備えることを特徴とする開発支援装置。
  2. 前記実行制御手段は、前記プログラムの実行位置が前記編集手段により設定された前記表示位置に至った場合には、前記プログラムの実行を中断する制御を行うとともに、前記プログラムの実行を中断した旨を前記指示手段に通知することを特徴とする請求項1記載の開発支援装置。
  3. 前記指示手段は、前記変数表示手段による前記変数の内容の表示が終了した場合に、前記プログラムの実行の中断を解除すべき旨を前記実行制御手段に通知することを特徴とする請求項2記載の開発支援装置。
  4. 前記編集手段の設定内容を記憶する第1記憶手段と、前記変数表示手段により表示される変数の内容を記憶する第2記憶手段とを備えており、
    前記第1記憶手段の記憶内容と前記2記憶手段との記憶内容とは、所定の識別子によって関連付けられている
    ことを特徴とする請求項1から請求項3の何れか一項に記載の開発支援装置。
  5. 前記実行制御手段は、前記第1記憶手段に記憶された前記識別子から制御状況に応じた識別子を読み出して前記指示手段に通知し、
    前記指示手段は、前記実行制御手段から通知された識別子を、前記第1記憶手段から読み出した当該識別子に関連した設定内容に応じて前記変数表示手段に通知し、
    前記変数表示手段は、前記指示手段から通知された識別子に関連付けられている変数の内容を前記第2記憶手段から読み出して表示する
    ことを特徴とする請求項4記載の開発支援装置。
  6. 試験プログラムに従った試験信号を被試験デバイスに印加して当該被試験デバイスから得られる信号を、前記試験プログラムに従って処理することにより前記被試験デバイスの試験を行う半導体試験装置において、
    前記試験プログラムを前記所定のプログラムとして開発支援可能な請求項1から請求項5の何れか一項に記載の開発支援装置を備えることを特徴とする半導体試験装置。
JP2007307811A 2007-11-28 2007-11-28 開発支援装置及び半導体試験装置 Expired - Fee Related JP5071072B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007307811A JP5071072B2 (ja) 2007-11-28 2007-11-28 開発支援装置及び半導体試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007307811A JP5071072B2 (ja) 2007-11-28 2007-11-28 開発支援装置及び半導体試験装置

Publications (2)

Publication Number Publication Date
JP2009134355A true JP2009134355A (ja) 2009-06-18
JP5071072B2 JP5071072B2 (ja) 2012-11-14

Family

ID=40866205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007307811A Expired - Fee Related JP5071072B2 (ja) 2007-11-28 2007-11-28 開発支援装置及び半導体試験装置

Country Status (1)

Country Link
JP (1) JP5071072B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012022661A (ja) * 2010-07-16 2012-02-02 Manabu Watanabe 試験仕様書作成からマニュアルの作成を支援し自動試験を支援する装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317749A (ja) * 1989-06-14 1991-01-25 Fujitsu Ltd 試験プログラムの検証方法
JPH0581069A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd プログラムのデバツグ方法
JPH07334211A (ja) * 1994-06-08 1995-12-22 Yaskawa Electric Corp プログラマブルコントローラのデータトレース方法
JPH11249927A (ja) * 1998-02-27 1999-09-17 Hitachi Ltd デバッガにおける配列データ表示方法
JP2001282573A (ja) * 2000-03-29 2001-10-12 Hitachi Ltd デバッガにおける配列データの表示装置
JP2003167033A (ja) * 2001-11-30 2003-06-13 Ando Electric Co Ltd テストプログラムのデバッグ方法
JP2006350676A (ja) * 2005-06-16 2006-12-28 Hitachi Software Eng Co Ltd 組込みシステムのプログラムデバッグ方法
JP2007122543A (ja) * 2005-10-31 2007-05-17 Nec Electronics Corp 半導体集積回路装置、それのデバッグシステム及びデバッグ方法。

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317749A (ja) * 1989-06-14 1991-01-25 Fujitsu Ltd 試験プログラムの検証方法
JPH0581069A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd プログラムのデバツグ方法
JPH07334211A (ja) * 1994-06-08 1995-12-22 Yaskawa Electric Corp プログラマブルコントローラのデータトレース方法
JPH11249927A (ja) * 1998-02-27 1999-09-17 Hitachi Ltd デバッガにおける配列データ表示方法
JP2001282573A (ja) * 2000-03-29 2001-10-12 Hitachi Ltd デバッガにおける配列データの表示装置
JP2003167033A (ja) * 2001-11-30 2003-06-13 Ando Electric Co Ltd テストプログラムのデバッグ方法
JP2006350676A (ja) * 2005-06-16 2006-12-28 Hitachi Software Eng Co Ltd 組込みシステムのプログラムデバッグ方法
JP2007122543A (ja) * 2005-10-31 2007-05-17 Nec Electronics Corp 半導体集積回路装置、それのデバッグシステム及びデバッグ方法。

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012022661A (ja) * 2010-07-16 2012-02-02 Manabu Watanabe 試験仕様書作成からマニュアルの作成を支援し自動試験を支援する装置

Also Published As

Publication number Publication date
JP5071072B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
KR100339697B1 (ko) 반도체 시험장치의 프로그램 작성 시스템
JP2009193109A (ja) デバッグ中にツールを使用可能な試験システム及び方法
US20100312541A1 (en) Program test device and program
JP5071072B2 (ja) 開発支援装置及び半導体試験装置
JP2008225683A (ja) 画面操作システムおよびプログラム
JP2005233962A (ja) ダイナミック波形リソース管理を行なう装置及び方法
JP2009104490A (ja) プログラムのテスト装置
JP2009199169A (ja) 開発支援装置及び半導体試験装置
JP2001154874A (ja) プログラムデバッグ装置
JPH09259006A (ja) プログラム評価システム
JP2019106107A (ja) プログラム、情報処理装置及び画面テストシステム
JP2006003227A (ja) Icテスタ
JPH10275094A (ja) プログラム評価システム
JP2007178127A (ja) 外観検査システム、及び外観検査システムの制御方法
WO2023238262A1 (ja) 情報処理装置、試験方法、及び試験プログラム
JP2010271278A (ja) テストシステム、半導体集積回路及びテスト方法
JPH09259004A (ja) デバッグ方法
JPH10289129A (ja) デバック用タスクスケジューラ
JP6009283B2 (ja) 試験装置、試験システム、及び試験方法
JPH11306042A (ja) ソフトウェア開発支援装置及びデバッグ方法
JP2006012054A (ja) 試験実行装置、試験実行方法および試験実行プログラム
JP2000029738A (ja) デバッグ監視装置及びデバッグ監視方法
TWI258660B (en) Method for increasing debug efficiency
JP2001101022A (ja) 自動診断装置
JP2002157143A (ja) 集積回路試験プログラムのデバッグ支援システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees