JPH09259006A - プログラム評価システム - Google Patents

プログラム評価システム

Info

Publication number
JPH09259006A
JPH09259006A JP8069985A JP6998596A JPH09259006A JP H09259006 A JPH09259006 A JP H09259006A JP 8069985 A JP8069985 A JP 8069985A JP 6998596 A JP6998596 A JP 6998596A JP H09259006 A JPH09259006 A JP H09259006A
Authority
JP
Japan
Prior art keywords
test
input
program
evaluation
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8069985A
Other languages
English (en)
Inventor
Takeshi Kobayashi
剛 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8069985A priority Critical patent/JPH09259006A/ja
Publication of JPH09259006A publication Critical patent/JPH09259006A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 人手による操作や確認を行うことなくメモリ
上の入出力情報を変更または参照する事により評価テス
トを自動的に実行するシステムを提供する。 【解決手段】 プログラム本体9と、入力デバイス16
からの信号をプログラム本体9で使用できる入力情報に
変換してメモリ上に配置する入力デバイスドライバ10
と、プログラム本体9の処理結果としてメモリ上に配置
された出力情報を実際に出力デバイスを制御するための
信号に変換する出力デバイスドライバ11とからなる評
価対象プログラムと、入力および出力デバイスドライバ
のエミュレーションを行うエミュレーションメモリを備
えて任意のタイミングでアドレスの値を変更/参照でき
る試験装置5と、試験装置を制御し指定のタイミングで
メモリアドレス値の設定/照合を行い、指定回数分のテ
ストの繰り返し実行を指示するホストコンピュータ1か
ら構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は機器制御を行うマイ
クロコンピュータのプログラム評価システムに関し、詳
しくは評価対象プログラムが使用するメモリ上の入力情
報および出力情報に着目した評価テスト実施方法と評価
テストの自動実行システムに関する。
【0002】
【従来の技術】近年では家庭電器製品をはじめ、自動
車、通信、情報機器など広範囲にわたりマイクロコンピ
ュータが使用され、これら装置に組み込まれる組み込み
型のプログラムの品質に対する要求は非常に大きくなっ
てきている。そのため、開発された組み込み型のプログ
ラムは多数の項目にわたるテストが行われる。
【0003】一方、装置に求められる機能の多様化や高
度化に伴い、組み込み型のプログラムが大規模化、複雑
化しており、評価テストにかかる手間と時間も増大して
いる。一方では市場競争の激化により、開発期間の短縮
が求められている。
【0004】ところで、従来、組み込み型のプログラム
の評価テストは、多数の項目を列挙した試験仕様書を作
成し、これに沿ってキーやスイッチなどの入力デバイス
を人手によって操作し、その操作に対する出力デバイス
の動作を目視または計測機器によって確認して評価し、
評価した項目をチェックリスト等に記録していた。ま
た、評価中に不具合を発見しプログラムを修正した場合
には、それまでに行ったテストも含め、全ての項目を再
度テストする必要があるため、膨大な量のテストを手作
業によって行っていた。
【0005】また、上記作業の手間を削減するために自
動化のアプローチが考えられている。例えば、特開平6
−161824ではマイクロコンピュータのピンに対す
る入出力信号の発生およびトレースを行う専用の評価シ
ステム本体を用いて、入力デバイスを操作した時に生じ
る信号パターンを評価システム本体で発生し、その結果
として生じる出力信号をトレースして、期待値データと
比較することによって、実際に周辺デバイスを操作また
は目視による動作確認を行うことなくテキストを自動的
に実行している。
【0006】
【発明が解決しようとする課題】従来のプログラム評価
システムは以上のようにして構成されていたので、人手
による膨大な手間と時間を要するとともに、評価を行う
人によって動作確認の結果が異なったり、評価テスト実
施の熟練度によって評価レベルが異なるといった問題点
があった。また、従来技術による自動化の方法では、信
号の発生およびトレース機能を実現するための専用装置
を必要とし、評価対象プログラムが制御する周辺デバイ
スに応じた信号の発生およびトレース機能が必要となる
といった問題点があった。
【0007】本発明は上記のような問題点を解消するた
めになされたものであり、人手を必要とせず、また評価
対象プログラムが制御する周辺デバイスに制限されるこ
となくプログラムを自動評価することのできるプログラ
ム評価システムを提供することを目的とする。
【0008】
【課題を解決するための手段】第1の発明に係わるプロ
グラム評価システムは、入力デバイスからの信号を処理
し、結果を出力デバイスに出力して機器制御を行うマイ
クロコンピュータ機器のプログラム評価システムにおい
て、メモリ内容の変更データ、参照アドレスおよびタイ
ミングに基づいて試験装置に対してメモリ内容の変更あ
るいは参照を指示するホストコンピュータと、試験装置
から構成され、試験装置はホストコンピュータとの通信
を行う通信インタフェース部と、エミュレーションメモ
リ部を備え、エミュレーションメモリ部には、上記通信
インタフェース部を介して評価対象プログラム間で入出
力される入出力情報と、評価対象となるマイクロコンピ
ュータ機器のプログラム本体部と、マイクロコンピュー
タ機器の入力デバイスからの信号をプログラム本体部で
使用可能な入力情報に変換してメモリ上に配置する入力
デバイスドライバ部と、プログラム本体部による処理結
果を出力デバイスに出力制御するための信号に変換する
出力デバイスドライバ部から構成される評価対象プログ
ラム部が格納されるようにしたものである。
【0009】第2の発明は第1の発明におけるプログラ
ム評価システムにおいて、試験装置として対象とするマ
イクロコンピュータのICE(In Circuit
Emulator)を使用し、評価対象プログラムの使
用するメモリ値の変更および参照を行うようにしたもの
である。
【0010】第3の発明は第1の発明におけるプログラ
ム評価システムにおいて、試験装置として、ROMエミ
ュレータを使用し、評価対象プログラムの使用するメモ
リ値の変更および参照を行うようにしたものである。
【0011】第4の発明は第1の発明乃至第3の発明に
おけるプログラム評価システムにおいて、ホストコンピ
ュータは評価対象機器の入力デバイスに相当する機能を
デバイスエミュレーションとしてホストコンピュータの
画面上に表示して実現し、該画面操作を介して入力デバ
イス操作に相当するメモリ上の入力情報の変更を行う入
力デバイスエミュレーション部と、出力デバイスに相当
する機能をデバイスエミュレーションとしてホストコン
ピュータの画面上に実現し、プログラム本体部の処理結
果である出力情報に基づいて、出力デバイスの動作を画
面上の出力デバイスのイメージとして反映させる出力デ
バイスエミュレーション部を備えるようにしたものであ
る。
【0012】第5の発明は第1の発明乃至第3の発明に
おけるプログラム評価システムにおいて、ホストコンピ
ュータは、評価試験における入力情報のメモリ変更タイ
ミング、変更アドレス、変更値と、該入力情報から予定
される出力情報のメモリ参照タイミングと参照アドレ
ス、および期待値の組を記述したテストケースと、該テ
ストケースと実行回数を読み込んで試験装置を制御し指
定されたタイミングで指定されたメモリアドレスの値の
設定および照合を指定された回数だけ自動で実行する機
能を備えることにより、評価テスト項目をその都度人手
により入力することなく、自動的に実行するようにした
ものである。
【0013】第6の発明は第1の発明乃至第3の発明に
おけるプログラム評価システムにおいて、ホストコンピ
ュータは、評価テストの入力に相当する入力情報のメモ
リ変更タイミング、変更アドレス、変更値と、該入力に
より発生が予定される出力に相当する出力情報のメモリ
参照タイミングと参照アドレス、期待値の組を記述した
テストケースを複数記述したテストケース群を格納した
テストケース記憶手段と、テストケース記憶手段から指
定されたテストケースの選択および実行回数をカウント
し評価試験の実行を制御するテストケース解析部と、入
力情報変更のためのタイミング、アドレス、及び変更値
を受け取り上記試験装置を制御する試験装置制御部と、
試験装置を制御して取得した出力情報とテストケースに
予め記述されていた期待値を比較して合否を判定するテ
スト結果判定部を備える様にしたものである。
【0014】
【発明の実施の形態】
実施の形態1.以下、本発明の第1の実施の形態につい
て、図1、および図2に基づいて説明する。図1は本実
施形態におけるプログラム評価システムの構成図であ
る。図において14は評価対象機器、15はマイクロコ
ンピュータ、16は入力デバイス、17は出力デバイス
である。5は評価対象機器に接続された試験装置、6は
ホストコンピュータとの通信I/F、7は本来評価対象
機器中にあり評価対象プログラムとプログラムが使用す
る変数などを格納するメモリをエミュレーションする試
験装置5内にあるエミュレーションメモリである。ま
た、エミュレーションメモリ7の中において、8は評価
対象プログラム、9はプログラムの機能の本質を実現す
るプログラム本体、10は入力デバイスからの信号をプ
ログラム本体で使用できる入力情報に変換してメモリ上
に配置する入力デバイスドライバ、11はプログラム本
体の処理結果としてメモリ上に配置された出力情報を出
力デバイス制御信号に変換するための出力デバイスドラ
イバ、12は入力デバイスドライバ10とプログラム本
体9のインターフェースとなる入力情報、13は出力デ
バイスドライバ11とプログラム本体9のインターフェ
ースとなる出力情報である。さらに、1はエミュレーシ
ョンメモリ7に対する変更や参照のタイミングとアドレ
スを入力し試験装置5に対しエミュレーションメモリ7
の変更/参照を指示するホストコンピュータ、2はホス
トコンピュータの入力手段、3はホストコンピュータの
表示手段、4は試験装置を制御するための試験装置制御
部である。
【0015】次に、このプログラム評価システムにおけ
る作業の動作手順について図2に基づいて説明する。図
2は本実施形態における評価テストの1テスト項目を行
う際の作業手順を示すフローチャートである。まず、評
価テスト実施者は入力情報を変更するためのタイミン
グ、メモリアドレス、変更値をホストコンピュータ1の
入力手段2から入力する(S101)。次に、出力情報
を取り出すためのタイミング、メモリアドレスを同様に
ホストコンピュータ1の入力手段2から入力する(S1
02)。この入力情報をもとに、ホストコンピュータ1
は評価対象機器14に接続された試験装置5を制御して
エミュレーションメモリ7内の入力情報12の変更を行
い、その結果としての出力情報13を取得し、ホストコ
ンピュータ1の表示手段3に表示する(S103)。評
価テスト実施者は表示された出力情報に基づいて、プロ
グラムが正常に動作しているかを確認する(S10
4)。もし、出力情報が期待するものと異なっていた場
合には評価対象プログラムを修正する(S105)。こ
のような手順を複数のテストに対して繰り返し行うこと
でプログラムの評価テストを実行する。
【0016】本実施形態では、以上の様にしてホストコ
ンピュータから入力デバイスを操作したときと同様な入
力情報の変更タイミングとアドレスおよび変更値、更
に、その結果生じる出力情報の参照タイミングとアドレ
スを入力し、入力されたメモリの変更を試験装置に指示
する。評価対象装置に接続された試験装置はエミュレー
ションメモリで評価対象機器上のマイクロコンピュータ
の内部、または外部にあるメモリのエミュレーションを
行い、指示されたタイミングで指示されたアドレスの値
を変更/参照し、参照した出力情報をホストコンピュー
タに返し、ホストコンピュータは受け取った出力情報を
画面に表示する。このようにして評価対象プログラムが
制御する入出力デバイスの種類に依存することなく、メ
モリ上に実現された入力/出力情報という共通のインタ
ーフェースを介して、プログラムを評価することができ
る。
【0017】実施例1.また、その他の実施形態とし
て、試験装置に代えてICE(In Circuit
Emulator)をホストコンピュータと評価対象の
装置の間に接続してもよい。この場合、ホストコンピュ
ータから入力デバイスを操作したときと同様な入力情報
の変更タイミングとアドレスおよび変更値、更に、その
結果生じる出力情報の参照タイミングとアドレスを入力
し、入力されたメモリの変更をICEに指示する。評価
対象の装置に接続されたICEは指示されたタイミング
で指示されたアドレスの値を変更/参照し、参照した出
力情報をホストコンピュータに返し、ホストコンピュー
タは受け取った出力情報を画面に表示する。これにより
評価対象装置の操作および動作確認テストを市販のツー
ルを用いて行うことができる。
【0018】実施例2.更に、その他の実施形態とし
て、試験装置に代えてROMエミュレータをホストコン
ピュータと評価対象の装置の間に接続してもよい。この
場合、ホストコンピュータから入力デバイスを操作した
ときと同様な入力情報の変更タイミングとアドレスおよ
び変更値、更に、その結果生じる出力情報の参照タイミ
ングとアドレスを入力し、入力されたメモリの変更をR
OMエミュレータに指示する。評価対象の装置に接続さ
れたROMエミュレータは指示されたタイミングで指示
されたアドレスの値を変更/参照し、参照した出力情報
をホストコンピュータに返す。ホストコンピュータは受
け取った出力情報を画面に表示する。これにより評価対
象装置の操作および動作確認を簡易な市販のツールを用
いて行うことができる。
【0019】実施の形態2.次に、本発明の第2の実施
形態について図3に基づいて説明する。図3は第2の実
施形態におけるプログラム評価システムの構成図であ
る。図において、16は入力デバイスとしてのキーマト
リクス、17は出力デバイスとしての液晶表示板(LC
D)、19はホストコンピュータのディスプレイ装置、
18はホストコンピュータのマウス、ディスプレイ装置
19に表示されている20は入力デバイスのイメージ構
成であり、この例ではキーマトリクス16のイメージと
なっている。21は出力デバイスのイメージ構成であ
り、この例では液晶表示板(LCD)17のイメージと
なっている。また、22はマウスポインタ、23は入力
デバイスのイメージをディスプレイ装置19に表示し、
入力デバイスのイメージに対するマウス操作を入力情報
を変更するためのタイミング、アドレス、変更値とし
て、試験装置制御部4に送る入力デバイスエミュレーシ
ョン部、24は出力デバイスのイメージをディスプレイ
に表示し、試験装置制御部4と試験装置5を通して、メ
モリ上の出力情報13を監視し、その変化を出力デバイ
スのイメージに反映して表示する出力デバイスエミュレ
ーション部である。なお、図1と同一構成要素のものは
同一符号を付してある。
【0020】次に、動作について説明する。本実施の形
態では、評価テスト実施者はマウス18を使ってディス
プレイ装置19上に表示された入力デバイスのイメージ
20を操作することによって、評価対象プログラム8に
対し擬似的な入力を行う。例えば、キーマトリクス16
の“1”のキーを押す代わりに、ディスプレイ上のキー
マトリクスのイメージ20の“1”のボタンにマウスポ
インタ22をあわせて、マウスをクリックする。すると
入力デバイスエミュレーション部23は試験装置制御部
4に対し入力情報の変更タイミング、変更アドレス、変
更値を通知し、試験装置5を通してエミュレーションメ
モリ7上の入力情報12をキーマトリクス16の“1”
のボタンが押された時と同様な入力情報に変更する。ま
た、出力デバイスエミュレーション部24は、出力情報
13の参照タイミングと参照アドレスを試験装置制御部
4に通知して、試験装置5を通してエミュレーションメ
モリ7上の出力情報13を取得し、その変化に従ってデ
ィスプレイ上の出力デバイスのイメージ21を、実際の
出力デバイス17と同様に変化させる。評価テスト実施
者はこのように入力デバイスのイメージ20をマウス1
8によって操作し、その結果変化する出力デバイスのイ
メージ21を確認することによって、評価テストを実施
する。
【0021】実施の形態3.次に、本発明の第3の実施
形態について図4、および図5に基づいて説明する。図
4は第3の実施形態におけるプログラム評価システムの
構成図である。図4において2はテストケース群や実行
すべきテストケースの組合せと実行回数などを入力する
ための入力手段、3は評価テストの実行状況や結果を表
示するための表示手段、25は評価テストに関する情報
をプリントアウトするためのプリンタである。ホストコ
ンピュータ内の26は評価テストの入力に相当する入力
情報のメモリ変更タイミング、変更アドレス、変更値
と、その入力により発生するはずの出力に相当する出力
情報のメモリ参照タイミングと参照アドレス、期待値の
組からなるテストケースを複数記述したテストケース
群、27はこのテストケース群から指定されたテストケ
ースの選択や実行回数のカウントなどを行い評価テスト
の実行を制御するテストケース解析部、4はテストケー
ス解析部から、入力情報変更のためのタイミング、アド
レス、変更値および出力情報取得のためのタイミングと
アドレス等を受け取り、試験装置を制御する試験装置制
御部、28は評価対象機器のメモリから試験装置を制御
して取得した出力情報と、テストケースに記述された期
待値を受け取り、両者を比較することによってテストの
合否を判定するテスト結果判定部、29はテストケース
群に含まれる複数のテストケースそれぞれの実行結果を
記録するテスト結果ファイルである。尚、図1と同一構
成要素のものは同一符号を付して示している。
【0022】次に、このプログラム評価システムを使用
して評価テストを行う場合に評価テスト実施者が行う作
業の手順について、図5のフローチャートに基づいて説
明する。まず評価テスト実施者はテストケース群をホス
トコンピュータに入力する。このテストケース群には、
評価テストの入力に相当する入力情報のメモリ変更タイ
ミング、変更アドレス、変更値と、その入力により発生
するはずの出力に相当する出力情報のメモリ参照タイミ
ングと参照アドレス、期待値の組からなるテストケース
が複数記述されている。次に、入力したテストケース群
の中から実行すべきテストケースの組合せと、その実行
回数を指定してホストコンピュータに評価テストの実行
を指示する(S201)。ホストコンピュータは入力さ
れたテストケース群を解析し、試験装置を制御してメモ
リ中の入力情報の変更や出力情報の照合を行い、評価テ
ストを自動実行する(S202)。
【0023】以上のようにして入力されたテストケース
の全てについて評価テストが完了したら、内部の記述媒
体に記録されたテスト結果ファイルをもとに全てのテス
トケースが正常に完了したかを判定する(S203)。
全てのテストケースが正常に完了した場合には、最後に
テスト結果ファイルをもとに評価テストの結果を報告す
る試験成績書をプリントアウトして評価テストを終了す
る(S206)。ここで、もし、正常に完了せず不具合
のあるテストケースがあった場合には、テスト結果ファ
イルをもとにエラーの情報をディスプレイに出力する
(S204)。このエラー情報をもとにターゲットプロ
グラムの不具合箇所を修正し(S205)、その後、前
記S202へ戻って修正したターゲットプログラムにつ
いてテストケースを自動実行する。S202→S203
→S204→S205の手順は全てのテストケースが正
常に完了するまで繰り返し行われる。全てのテストケー
スがOKとなった後、S206に進み試験成績書をプリ
ントアウトして評価テストを終了する。
【0024】以上のように、本実施形態では、評価テス
トの入力に相当する入力情報のメモリ変更タイミング、
変更アドレス、変更値と、その入力により発生が期待さ
れる出力に相当する出力情報のメモリ参照タイミングと
参照アドレス、期待値の組からなるテストケースを複数
記述したテストケース群と実行するテストケースの組合
せ、及びその実行回数をホストコンピュータに入力す
る。ホストコンピュータは、テストケース群の中から実
行を指定されたテストケースを選び出し、そのテストケ
ースの記述に従って入力情報や出力情報の変更/参照を
試験装置に指示し、試験装置は指示されたタイミングで
指示されたアドレスの値を変更/参照し、参照した出力
情報をホストコンピュータに返す。ホストコンピュータ
は参照された出力情報とテストケースに記述された期待
値とを比較し、テスト結果の合否を判定する。このよう
にして、1つのテストケースの実行を実行が指定された
全テストケースについて、指定された回数だけ自動的に
実行する。これにより複数のテストを任意の組合せで、
任意に回数だけ自動的に実行することができる。
【0025】以上に述べてきた各実施形態における試験
装置は、評価対象プログラムが組み込まれる装置に接続
され、マイクロコンピュータの内部または外部にあるメ
モリに対して任意のタイミングで任意のアドレスの値を
変更/参照できる機能を持つものであり、このような機
能は現在デバッグ用に使われている各マイクロコンピュ
ータ対応のICE(In Circuit Emula
tor)やROMエミュレータも基本的な機能として備
えている事が多く、従ってこのようなICEやROMエ
ミュレータを試験装置の代わりに使用する事も可能であ
る。
【0026】
【発明の効果】以上のように本発明によれば、評価対象
機器の備える種々の入出力デバイス操作および確認を人
手にたよることなく、メモリ中に格納された入力情報の
変更および出力情報の照合により評価テストを行えるよ
うにしたので、評価対象システムが備える入出力デバイ
スの種類に依存することなく、共通のテストインターフ
ェースによって評価テストを行うことが出来るという効
果がある。
【0027】また、本発明によれば試験装置に代えて入
手が容易なICEあるいはROMエミュレータを接続す
るようにしたので、柔軟性ある評価システムを実現でき
るという効果がある。
【0028】また、本発明によれば入力情報の入力操
作、および出力情報の確認をホストコンピュータのディ
スプレイ上に入出力デバイスをエミュレーションして実
現した擬似デバイスを使用して実現するようにしたの
で、評価テストを視覚的に行うことが出来ることに加え
て、評価対象機器上に入力デバイスや出力デバイスが接
続されていない場合にもプログラム評価を行うことが出
来るという効果がある。
【0029】また、複数のテストケースを記述したテス
トケース群ファイルを予め用意し、マイクロコンピュー
タのプログラムの評価テストを自動で何度も繰り返して
実行することができるようにしたので、人手を必要とす
ることなく、また、試験実施者の熟練度に左右されるこ
となく、均一な評価試験を行うことが出来る。加え
て、、仕様変更や不具合が生じてプログラムを修正した
場合における評価テスト内容の変更に対しても柔軟に対
応できるので、評価テスト全体に要する時間も大幅に削
減することができるという効果がある。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態におけるプログラム
評価システムの構成図。
【図2】 本発明の第1の実施形態における評価テスト
の作業手順を示すフローチャート。
【図3】 本発明の第2の実施形態におけるプログラム
評価システムの構成図。
【図4】 本発明の第3の実施形態におけるプログラム
評価システムの構成図。
【図5】 本発明の第3の実施形態における評価テスト
の作業手順を示すフローチャート。
【符号の説明】
1 ホストコンピュータ、2 入力手段、3 表示手
段、4 試験装置制御部、5 試験装置、6 ホストコ
ンピュータ通信I/F、7 エミュレーションメモリ、
8 評価対象プログラム、9 プログラム本体、10
入力デバイスドライバ、11 出力デバイスドライバ、
12 入力情報、13 出力情報、14評価対象機器、
15 マイクロコンピュータ、16 入力デバイス、1
7 出力デバイス、18 ホストコンピュータのマウ
ス、19 ホストコンピュータのディスプレイ装置、2
0 入力デバイス(キーマトリクス)のイメージ、21
出力デバイス(LCD)のイメージ、22 マウスポ
インタ、23 入力デバイスエミュレーション部、24
出力デバイスエミュレーション部、25 ホストコン
ピュータのプリンタ、26 テストケース群ファイルを
格納した記憶手段、27 テストケース解析部、28
テスト結果判定部、29 テスト結果ファイルを格納し
た記憶手段。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 入力デバイスからの信号を処理し、結果
    を出力デバイスに出力して機器制御を行うマイクロコン
    ピュータ機器のプログラム評価システムにおいて、上記
    プログラム評価システムは、 メモリ内容の変更データ、参照アドレスおよびタイミン
    グに基づいて試験装置に対してメモリ内容の変更あるい
    は参照を指示するホストコンピュータと、 試験装置から構成され、上記試験装置はホストコンピュ
    ータとの通信を行う通信インタフェース部と、エミュレ
    ーションメモリ部を備え、 エミュレーションメモリ部には、上記通信インタフェー
    ス部を介して評価対象プログラム間で入出力される入出
    力情報と、 評価対象となるマイクロコンピュータ機器のプログラム
    本体部と、マイクロコンピュータ機器の入力デバイスか
    らの信号をプログラム本体部で使用可能な入力情報に変
    換してメモリ上に配置する入力デバイスドライバ部と、
    プログラム本体部による処理結果を出力デバイスに出力
    制御するための信号に変換する出力デバイスドライバ部
    から構成される評価対象プログラム部が格納され、 ホストコンピュータからの擬似的な入力情報に基づいて
    エミュレーション動作を実行し結果を出力情報として出
    力することにより評価試験を行うようにしたことを特徴
    とするプログラム評価システム。
  2. 【請求項2】 上記試験装置として、対象とするマイク
    ロコンピュータのICE(In Circuit Em
    ulator)を使用し、評価対象プログラムの使用す
    るメモリ値の変更および参照を行うようにしたことを特
    徴とする請求項1記載のプログラム評価システム。
  3. 【請求項3】 上記試験装置として、ROMエミュレー
    タを使用し、評価対象プログラムの使用するメモリ値の
    変更および参照を行うようにしたことを特徴とする請求
    項1記載のプログラム評価システム。
  4. 【請求項4】 上記ホストコンピュータは評価対象機器
    の入力デバイスに相当する機能をデバイスエミュレーシ
    ョンとしてホストコンピュータの画面上に表示して実現
    し、該画面操作を介して入力デバイス操作に相当するメ
    モリ上の入力情報の変更を行う入力デバイスエミュレー
    ション部と、 出力デバイスに相当する機能をデバイスエミュレーショ
    ンとしてホストコンピュータの画面上に実現し、プログ
    ラム本体部の処理結果である出力情報に基づいて、出力
    デバイスの動作を画面上の出力デバイスのイメージとし
    て反映させる出力デバイスエミュレーション部を備える
    ことにより、 ホストコンピュータの上記表示画面上に表示された入出
    力デバイスを操作、及び確認することにより、評価対象
    プログラムが制御対象とする各種入出力機器が接続され
    ていない場合においても視覚的に評価試験を行えるよう
    にしたことを特徴とする請求項1乃至請求項3のいずれ
    かに記載のプログラム評価システム。
  5. 【請求項5】 上記ホストコンピュータは、評価試験に
    おける入力情報のメモリ変更タイミング、変更アドレ
    ス、変更値と、該入力情報から予定される出力情報のメ
    モリ参照タイミングと参照アドレス、および期待値の組
    を記述したテストケースと、該テストケースと実行回数
    を読み込んで試験装置を制御し指定されたタイミングで
    指定されたメモリアドレスの値の設定および照合を指定
    された回数だけ自動で実行する機能を備えることによ
    り、評価テスト項目をその都度人手により入力すること
    なく、自動的に実行するようにしたことを特徴とする請
    求項1乃至請求項3のいずれかに記載のプログラム評価
    システム。
  6. 【請求項6】 上記ホストコンピュータは、評価テスト
    の入力に相当する入力情報のメモリ変更タイミング、変
    更アドレス、変更値と、該入力により発生が予定される
    出力に相当する出力情報のメモリ参照タイミングと参照
    アドレス、期待値の組を記述したテストケースを複数記
    述したテストケース群を格納したテストケース記憶手段
    と、 上記テストケース記憶手段から指定されたテストケース
    の選択および実行回数をカウントし評価試験の実行を制
    御するテストケース解析部と、 入力情報変更のためのタイミング、アドレス、及び変更
    値を受け取り上記試験装置を制御する試験装置制御部
    と、 試験装置を制御して取得した出力情報とテストケースに
    予め記述されていた期待値を比較して合否を判定するテ
    スト結果判定部を備える様にしたことを特徴とする請求
    項1乃至請求項3のいずれかに記載のプログラム評価シ
    ステム。
JP8069985A 1996-03-26 1996-03-26 プログラム評価システム Pending JPH09259006A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8069985A JPH09259006A (ja) 1996-03-26 1996-03-26 プログラム評価システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8069985A JPH09259006A (ja) 1996-03-26 1996-03-26 プログラム評価システム

Publications (1)

Publication Number Publication Date
JPH09259006A true JPH09259006A (ja) 1997-10-03

Family

ID=13418482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8069985A Pending JPH09259006A (ja) 1996-03-26 1996-03-26 プログラム評価システム

Country Status (1)

Country Link
JP (1) JPH09259006A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404747B1 (ko) * 1998-06-29 2003-12-18 현대중공업 주식회사 입/출력 스캐닝 모듈의 에뮬레이터 장치
KR100426304B1 (ko) * 2001-09-17 2004-04-08 한국전자통신연구원 스마트 카드 에뮬레이터 및 그 에뮬레이션 방법
JP2006048310A (ja) * 2004-08-03 2006-02-16 Ricoh Co Ltd ソフトウェアテスト装置
KR100865990B1 (ko) * 2002-05-02 2008-10-29 주식회사 케이티 인터페이스 카드의 양방향 에뮬레이터
WO2012104907A1 (ja) * 2011-02-02 2012-08-09 株式会社日立製作所 プログラムの実行性能評価のためのテストデータ生成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404747B1 (ko) * 1998-06-29 2003-12-18 현대중공업 주식회사 입/출력 스캐닝 모듈의 에뮬레이터 장치
KR100426304B1 (ko) * 2001-09-17 2004-04-08 한국전자통신연구원 스마트 카드 에뮬레이터 및 그 에뮬레이션 방법
KR100865990B1 (ko) * 2002-05-02 2008-10-29 주식회사 케이티 인터페이스 카드의 양방향 에뮬레이터
JP2006048310A (ja) * 2004-08-03 2006-02-16 Ricoh Co Ltd ソフトウェアテスト装置
WO2012104907A1 (ja) * 2011-02-02 2012-08-09 株式会社日立製作所 プログラムの実行性能評価のためのテストデータ生成方法
US9092577B2 (en) 2011-02-02 2015-07-28 Hitachi, Ltd. Method for generating test data for evaluating program execution performance

Similar Documents

Publication Publication Date Title
US5022028A (en) Software verification apparatus
AU748588B2 (en) Method for defining durable data for regression testing
AU2004233548B2 (en) Method for Computer-Assisted Testing of Software Application Components
US7269773B2 (en) Test program debugger device, semiconductor test apparatus, test program debugging method and test method
CN112270149A (zh) 验证平台自动化集成方法、系统及电子设备和存储介质
CN111814354B (zh) 仪器性能的模拟测试方法、系统、介质及电子设备
CN102231127B (zh) Bios错误信息显示的检测系统及检测方法
JPH09259006A (ja) プログラム評価システム
JP2001134469A (ja) 半導体試験用プログラムデバッグ装置
JP4574894B2 (ja) 半導体試験用プログラムデバッグ装置
US4703482A (en) Universal apparatus for detecting faults in microprocessor systems
JP4213306B2 (ja) 半導体試験用プログラムデバッグ装置
US20090059000A1 (en) System and method for capturing debug information using a peripheral device
JP3357567B2 (ja) プログラム評価システム
US20020026301A1 (en) Automatic evaluation method, automatic evaluation system, and storage medium storing automatic evaluation program
RU2817186C1 (ru) Система подтверждения тестов и тестирования встроенного программного обеспечения электронных устройств
CN116185879B (zh) 基于Python的智能座舱仪表自动化测试方法及系统
JPS62159243A (ja) 電子計算機の自動試験装置
JPH07219980A (ja) テスト実行方式
CN115729831A (zh) 车辆的诊断配置方法、装置、车辆及存储介质
JP2000276224A (ja) 制御プログラムの検査方法および装置ならびにその検査プログラムの自動生成方法および装置
CN117907801A (zh) 一种自动测试芯片的方法及装置
JP2002288001A (ja) 汎用検査システムとプログラムおよびその検査方法
KR100700455B1 (ko) 전자렌지의 프로그램 개발장치
CN116858381A (zh) 一种光谱仪测试方法及测试系统