KR100865990B1 - 인터페이스 카드의 양방향 에뮬레이터 - Google Patents

인터페이스 카드의 양방향 에뮬레이터 Download PDF

Info

Publication number
KR100865990B1
KR100865990B1 KR1020020024199A KR20020024199A KR100865990B1 KR 100865990 B1 KR100865990 B1 KR 100865990B1 KR 1020020024199 A KR1020020024199 A KR 1020020024199A KR 20020024199 A KR20020024199 A KR 20020024199A KR 100865990 B1 KR100865990 B1 KR 100865990B1
Authority
KR
South Korea
Prior art keywords
control signal
data
interface card
signal
read
Prior art date
Application number
KR1020020024199A
Other languages
English (en)
Other versions
KR20030085898A (ko
Inventor
이명재
송재호
조연아
방두영
이성희
전명우
Original Assignee
주식회사 케이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이티 filed Critical 주식회사 케이티
Priority to KR1020020024199A priority Critical patent/KR100865990B1/ko
Publication of KR20030085898A publication Critical patent/KR20030085898A/ko
Application granted granted Critical
Publication of KR100865990B1 publication Critical patent/KR100865990B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 인터페이스 카드의 양방향 에뮬레이터에 관한 것으로서, 특히 5ESS 전자 교환기로부터 인가된 국 데이터 또는 운용 프로그램을 추출(Back up)하여 백업 또는 재저장할 때 자료의 보관을 위한 보조기억 장치로 컴퓨터에 내장되는 타겟 디바이스용 SCSI 인터페이스 카드를 이용하여 에뮬레이션을 수행하도록 한다. 따라서, 데이터를 저장하기 위한 별도의 테이프 드라이브가 불필요하고, 추가 기능의 구현시 기록매체를 자유롭게 변경할 수 있도록 한다.

Description

인터페이스 카드의 양방향 에뮬레이터{Bidirectional emulator of interface card}
도 1은 종래의 5ESS 교환기와 SCSI 인터페이스 카드를 사용하는 MTU의 관계를 나타내는 구성도.
도 2는 종래의 S1240 교환기와 PERTEC 인터페이스 카드를 사용하는 MTU의 관계를 나타내는 구성도.
도 3은 본 발명에 따른 인터페이스 카드의 양방향 에뮬레이터의 실시예.
도 4는 도 3의 리드시 동작 타이밍도.
도 5는 본 발명에 따른 인터페이스 카드의 양방향 에뮬레이터의 다른 실시예.
도 6은 도 5의 리드시 동작 타이밍도.
본 발명은 인터페이스 카드의 양방향 에뮬레이터에 관한 것으로, 특히, 인터페이스 카드를 컴퓨터에 내장하여 MTU(Magnetic Tape Unit)를 가상으로 에뮬레이션 함으로써 교환기와 상호 데이터의 송수신시 데이터를 리드 및 라이트 하기 위한 별도의 기록매체가 불필요하도록 하는 인터페이스 카드의 양방향 에뮬레이터에 관한 것이다.
도 1은 종래의 5ESS교환기와 SCSI(Small Computer System Interface) 인터페이스를 수행하는 MTU(Magnetic Tape Unit)의 구성도이다.
종래의 MTU(10)는 하드웨어 신호처리부(11), SCSI신호 생성부(12), 버퍼 메모리(13), MPU(Micro Processing Unit;14), 테이프드라이브 동작 제어부(15), 테이프드라이브(16) 및 데이터 기록부(17)를 구비한다.
이러한 구성을 갖는 종래의 MTU의 동작과정을 설명하면 다음과 같다.
5ESS교환기(1)로부터 데이터의 리드/라이트를 위한 제어신호 또는 테이프 드라이브 동작 제어신호가 MTU(10)의 하드웨어 신호처리부(11)로 수신되면, 하드웨어 신호처리부(11)는 수신된 제어신호를 신호처리하여 SCSI신호 생성부(12) 및 MPU(14)에 전송한다. SCSI신호 생성부(12)는 하드웨어 신호처리부(11)로부터 인가된 제어신호를 SCSI인터페이스 데이터 형태로 변환하여 SCSI 신호를 MPU(14)에 출력한다. MPU(14)는 수신된 제어신호가 데이터를 리드/라이트하기 위한 신호인지, 테이프 드라이브(16)의 동작을 제어하기 위한 신호인지를 판단한다.
먼저, 5ESS교환기(1)로부터 인가된 제어신호가 테이프 드라이브(16)의 동작을 제어하기 위한 신호일 경우, MPU(14)는 수신된 제어신호를 가공하지 않고 테이프 드라이브 동작 제어부(15)로 출력한다. 테이프드라이브 동작 제어부(15)는 수신된 제어신호에 따라 모터를 구동하여 테이프 드라이브(16)의 동작을 제어한다. 테이프 드라이브 동작 제어부(15)는 이러한 테이프 드라이브의 동작이 완료되면 그 결과를 MPU(14)에 출력하고, MPU(14)는 동작 완료 신호를 하드웨어 신호처리부(11)를 통해 5ESS교환기(1)로 전송한다.
또한, 5ESS교환기(1)로부터 인가된 제어신호가 데이터를 라이트하기 위한 신호일 경우, 하드웨어 신호처리부(11)는 라이트 스트로브(Write strobe) 신호를 생성하여 5ESS교환기(1)로부터 데이터가 입력될 수 있도록 한다. MPU(14)는 하드웨어 신호처리부(11)로부터 데이터가 입력되면 패리티(Parity)를 생성하여 5ESS교환기(1)로부터 데이터가 정상적으로 전달되었는지 여부를 판단하고, 그 결과를 버퍼 메모리(13)에 저장한다. 그리고, MPU(14)는 버퍼 메모리(13)에 저장된 데이터를 테이프 드라이브(16)에 라이트하기 위하여 테이프 드라이브 동작 제어부(15)로 출력한다. 테이프드라이브 동작 제어부(15)는 입력된 데이터를 아날로그 신호로 변환하여 테이프 드라이브(16)에 라이트 한다.
한편, 5ESS교환기(1)로부터 인가된 제어신호가 데이터를 리드하기 위한 신호일 경우, 하드웨어 신호처리부(11)는 수신된 제어신호를 신호처리하여 MPU(14)에 전송한다. MPU(14)는 테이프 드라이브 동작 제어부(15)에 데이터 리드 제어신호를 출력한다. 테이프 드라이브 동작 제어부(15)는 MPU(14)로부터 인가되는 제어신호에 따라 테이프 드라이브(16)에 기록되어 있는 데이터를 아날로그 신호로 신호처리 한다. MPU(14)는 테이프 드라이브 동작 제어부(15)로부터 리드된 데이터를 버퍼 메모리(13)에 저장한다. 또한, MPU(14)는 리드 스트로브(Read strobe) 신호의 인가시 버퍼 메모리(13)로부터 추출된 데이터와 함께 패리티를 생성하여 하드웨어 신호처리부(11)를 통해 5ESS 교환기(1)에 전송한다. 따라서, 5ESS교환기(1)는 테이프 드라이브(16)에 기록된 데이터를 리드함과 동시에 패리티를 통해 데이터의 정상여부를 판단할 수 있다.
도 2는 종래의 S1240교환기와 PERTEC 인터페이스를 수행하는 MTU(Magnetic Tape Unit)의 구성도이다.
종래의 MTU(20)는 하드웨어 신호처리부(21), 스트로브 펄스 및 패리티 생성부(22), 버퍼 메모리(23), MPU(24), 테이프드라이브 동작 제어부(25), 테이프드라이브(26) 및 데이터 기록부(27)를 구비한다.
여기서, 하드웨어 신호처리부(21)를 통해 S1240교환기(2)로부터 제어신호의 입력시 스트로브 펄스 및 패리티 생성부(22)는 PERTEC 인터페이스를 수행하기 위한 스트로브 펄스 및 데이터 에러 검출을 위한 패리티를 생성하여 MPU(24) 및 하드웨어 신호처리부(21)에 출력한다.
이하, 도 2의 동작과정은 도 1의 동작과정과 동일하므로 그 상세한 설명은 생략하기로 한다.
그런데, 상술된 종래의 MTU는 SCSI 인터페이스 카드에 있는 MPU에 의해 테이프 드라이브의 모든 기능을 제어한다. 따라서, 테이프 드라이브를 제어하는 제어신호가 변경되거나, 기능이 추가되거나, 테이프 드라이브의 동작을 변경하기 위한 수정사항이 발생하게 되면, MTU내의 SCSI 인터페이스 카드의 회로나 펌웨어(Firmware)를 변경해야 하는 불편함이 있다.
그리고, 기존의 5ESS교환기와 연동되는 MTU는 기록매체가 자기테이프로 되어 있어 수록된 데이터를 다른 장비 또는 교환기에서 읽기 위해서는 테이프 드라이브 가 꼭 있어야만 하는 불편함이 있다. 또한, 기계적으로 작동하는 자기테이프의 품질이 저하되면 에러발생이 많아 운용상에 지장이 많을 뿐 아니라, 모터를 사용하는 테이프 드라이브의 기계적인 구동부분에서 고장이 많이 발생하는 문제점이 있다. 따라서, 이러한 교환기에 지원되는 테이프 드라이브의 수정이 필요한 경우, 이와 연동하여 동작하는 교환기 내부에 자체적으로 지원되는 여러가지 하드웨어 인터페이스 및 구동 소프트웨어의 수정이 끊임없이 요구되어야만 하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 교환기에게 실제 테이프 드라이브와 연동하고 있는 것과 같은 상황을 에뮬레이션 하여 제공함으로써, 별도의 테이프 드라이브가 불필요하고 추가 기능의 구현시 기록매체의 변경을 자유롭게 할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 인터페이스 카드의 양방향 에뮬레이터는, 교환기와 인터페이스를 수행하고, 교환기로부터 인가된 데이터를 컴퓨터에서 사용하는 명령어 코드로 변환하여 출력하는 인터페이스 카드 및 기설정된 테이프 드라이브의 동작을 에뮬레이션하고, 인터페이스 카드로부터 제어신호의 인가시 에뮬레이션에 의해 얻어진 리드/라이트 데이터를 상기 인터페이스 카드와 상호 송수신하는 에뮬레이션 동작부를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 3은 본 발명에 따른 인터페이스 카드의 양방향 에뮬레이터의 구성도이다.
도 3에 나타난 본 발명은, 5ESS교환기(100)와 에뮬레이터(200)로 구성되는데, 에뮬레이터(200)는 SCSI인터페이스 카드(210)와 에뮬레이션 동작부(220)로 구성된다. 여기서, SCSI인터페이스 카드(210)는 하드웨어 신호처리부(211), DMA(212), 버퍼메모리(213), MPU(Micro Processing Unit;마이크로 처리부;214), 제어신호 변환부(215)를 구비한다. 또한, 에뮬레이션 동작부(220)는 PCI(Peripheral Component Interconnect)-버스(221), CPU(Central Processing Unit;중앙 처리부;222), 메인 메모리(223), 에뮬레이션(Emulation) 동작 제어부(224), 데이터 처리부(225)를 구비한다.
먼저, 하드웨어 신호처리부(211)는 5ESS교환기(100)와 50P 케이블로 물리적으로 연결되어, 5ESS교환기(100)로부터 제어신호의 인가시 SCSI인터페이스 카드(210)의 제어를 위한 타이밍 순서를 결정한다.
DMA(Direct Memory Access)는 컴퓨터에 장착된 SCSI인터페이스 카드(210)가 HOST(주장치)로 동작되고 디바이스로 동작할 수 있도록 명령체계를 변경시킨다. 즉, 하드웨어 신호처리부(211)를 통해 5ESS 교환기(100)로부터 수신된 제어신호에 따라 버퍼 메모리(213)의 데이터를 직접 엑세스하여 전송한다.
MPU(214)는 하드웨어 신호처리부(211)로부터 인가된 컨트롤 버스의 동작 제어신호를 입력받아 제어신호 변환부(215)로 출력한다.
제어신호 변환부(215)는 MPU(214)로부터 인가된 제어신호를 에뮬레이션 동작부(220)에서 사용하는 컴퓨터 명령어 코드로 변환하여 PCI-버스(221)를 통해 에뮬 레이션 동작 제어부(224)로 전송한다.
에뮬레이션 동작 제어부(224)는 테이프 드라이브의 동작인 전진, 후진, 되감기 등과 같이 실제 테이프 드라이브가 동작하는데 걸리는 시간과, 동작시 컨트롤 버스에 발생하는 신호를 소프트웨어로 가상으로 구현하여 테이프 드라이브가 실제로 동작하는 것처럼 에뮬레이션 한다.
CPU(222)는 MPU(214)로부터 인가되는 라이트 또는 리드 제어신호를 데이터 처리부(225)에 출력한다. 그리고, 라이트/리드 제어신호의 인가시 버퍼 메모리(213)에 저장된 데이터를 추출하여 메인 메모리(223)에 저장한다.
데이터 처리부(225)는 CPU(222)로부터 인가된 라이트 제어신호에 따라 5ESS교환기(100)로부터 인가된 데이터를 컴퓨터에서 일반적으로 사용할 수 있는 데이터로 변환하여 메인 메모리(223)에 저장한다. 또한, CPU(222)로부터 리드 제어신호의 인가시 5ESS교환기(100)로 전송된 데이터를 SCSI인터페이스를 통해 전송되어질 수 있는 형태의 데이터로 변환한다.
이러한 구성을 갖는 본 발명의 동작과정을 도 4의 타이밍도를 참조하여 설명하면 다음과 같다.
도 4는 5ESS교환기로부터 리드 제어신호의 입력시 에뮬레이터의 동작을 실시예로 설명한다.
먼저, 5ESS교환기(100)로부터 리드 제어신호 ACK가 인가되면 하드웨어 신호 처리부(211)는 리드 제어신호 ACK에 대응되는 타이밍을 제어하여 MPU(214)에 전송한다. MPU(214)는 리드 제어신호 ACK에 대응하는 요구신호 REQ를 하드웨어 신호 처리부(211)를 통해 5ESS교환기(100)로 전송한다. 이와 동시에, 데이터 리드를 위한 동작 제어신호 BSY를 활성화시켜 5ESS교환기(100)와 상호 데이터 교환을 위한 준비를 수행한다. 데이터 리드를 위한 동작 제어신호 BSY의 활성화시 제어신호 변환부(215)는 MPU(214)로부터 인가되는 제어신호를 신호처리하여 PCI-버스(221)를 통해 에뮬레이션 동작 제어부(224)로 전송한다. CPU(222)는 에뮬레이션 동작 제어부(224)의 가상 에뮬레이션에 의해 추출된 리드 데이터 신호를 MPU(214)에 전송한다. MPU(214)는 하드웨어 신호 처리부(211)를 통해 추출된 리드 데이터를 5ESS교환기(100)에 전송한다. MPU(214)는 리드 데이터 신호의 전송이 완료되면 상태신호를 출력하여 5ESS교환기(100)에 리드 데이터를 전송하였음을 알려준다.
이상에서와 같이 본 발명은 하드웨어 신호 처리부(211)에서 도 4에서와 같은 동작 타이밍을 이루어질 수 있도록 타이밍을 제어한다. 에뮬레이터(200)는 하드웨어 신호 처리부(211)에서 발생하는 이러한 타이밍에 의해 기존의 MTU에서 이루어지는 동작과 동일한 가상 에뮬레이션을 수행하여 5ESS교환기(100)에서 실제 MTU가 동작하는 것처럼 인식할 수 있도록 한다.
한편, 5ESS교환기(100)로부터 라이트 제어신호가 인가되면 하드웨어 신호처리부(211)는 타이밍 제어신호를 생성하여 DMA(212) 및 MPU(214)에 출력한다. DMA(212)는 타이밍 제어신호에 의해 라이트할 데이터를 버퍼 메모리(213)에 저장한다. MPU(214)는 타이밍 제어신호에 의해 버퍼 메모리(213)로부터 데이터를 추출하여 제어신호 변환부(215)에 출력한다. 제어신호 변환부(215)는 MPU(214)로부터 인가된 데이터를 신호처리하여 PCI-버스(221)를 통해 CPU(222) 및 에뮬레이션 동작 제어부(224)에 출력한다. 에뮬레이션 동작 제어부(224)는 전송된 데이터를 가상으로 에뮬레이션하여 라이트 동작을 수행한다. CPU(222)는 에뮬레이션 동작 제어부에서 에뮬레이션된 데이터를 데이터 처리부(225)에 전송한다. 데이터 처리부(225)는 CPU(222)로부터 인가된 데이터를 컴퓨터 형식에 부합하는 데이터로 신호처리하여 CPU(222)에 출력한다. CPU(222)는 데이터 처리부(225)로부터 인가되는 데이터를 메인 메모리(223)에 저장하여 라이트 동작을 수행한다.
도 5는 본 발명의 다른 실시예에 따른 인터페이스 카드의 양방향 에뮬레이터의 구성도이다.
도 5에 나타난 본 발명은, S1240교환기(300)와 에뮬레이터(100)로 구성되는데, 에뮬레이터(100)는 PERTEC인터페이스 카드(410)와 에뮬레이션 동작부(420)로 구성된다. 여기서, PERTEC인터페이스 카드(410)는 하드웨어 신호처리부(411), 스트로브 펄스 및 패리티 생성부(412), 버퍼 메모리(413), MPU(414) 및 제어신호 변환부(415)를 구비한다. 또한, 에뮬레이션 동작부(420)는 PCI-버스(421), CPU(422), 메인 메모리(423), 에뮬레이션 동작 제어부(424) 및 데이터 처리부(425)를 구비한다.
이러한 구성을 갖는 본 발명은 에뮬레이터(400)가 실제 테이프 드라이브가 동작하는데 걸리는 시간과, 테이프 드라이브의 동작시 발생하는 신호를 소프트웨어로 가상으로 구현하여, 테이프 드라이브가 실제로 동작하는 것처럼 에뮬레이션한다. 또한, PERTEC인터페이스에서 사용되는 데이터와 에뮬레이션 동작부(420)에서 사용되는 데이터간을 상호 변환하여 S1240교환기(300)에 제공한다.
여기서, 하드웨어 신호처리부(411)는 S1240교환기(300)와 물리적으로 연결되어 있는 2개의 채널그룹으로 데이터 채널과 컨트롤 채널의 하드웨어 신호 타이밍 을 제어하고, 제어신호의 출력 순서를 결정한다.
또한, 스트로브 펄스 및 패리티 생성부(412)는 스트로브 펄스와 패리티를 생성하여 출력한다. 스트로브 펄스는 PERTEC인터페이스 카드(410)에서 데이터 전송을 위한 동기신호로 사용되는데, 스트로브 펄스 및 패리티 생성부(412)는 이 스트로브 펄스에 동기하여 데이터 채널에 데이터를 1바이트씩 실어서 하드웨어 신호처리부(411) 및 MPU(414)에 전송한다. 스트로브 펄스 및 패리티 생성부(412)는 1바이트의 데이터를 데이터 채널에 전송할 때 ODD(기수) 패리티를 생성하여 패리티 채널에 전송함으로써 S1240교환기(300)가 데이터의 오류를 검증할 수 있도록 한다.
도 5의 실시예는 S1240교환기(300)와 PERTEC인터페이스 카드(410)를 사용하는 에뮬레이터를 그 실시예로 설명한 것으로서 나머지 구성요소들은 도 3과 동일하므로 그 상세한 설명을 생략하기로 한다.
이러한 구성을 갖는 본 발명의 동작과정을 설명하면 다음과 같다.
도 6은 S1240교환기로부터 리드 제어신호의 입력시 에뮬레이터의 동작을 실시예로 설명한다.
먼저, S1240교환기(300)로부터 리드 제어신호 GO가 인가되면 에뮬레이터(400)는 리드 제어신호에 대응하는 요구신호 FBY를 S1240교환기(300)로 전송한다. 이후에, 데이터 리드를 위한 동작 제어신호 DBY를 활성화시켜 S1240교환기(300)와 상호 데이터를 교환하기 위한 동작을 수행한다. 데이터 리드를 위한 동작 제어신호 DBY의 활성화시 에뮬레이션 동작 제어부(424)의 가상 에뮬레이션에 의해 추출된 리드 데이터 신호 RSTR를 S1240교환기(300)에 전송한다.
따라서, 본 발명은 실제 테이프 드라이브를 구비하지 않고, MTU의 동작을 가상으로 에뮬레이션하여 컴퓨터의 메인 메모리 상에 저장함으로써 데이터의 변경 및 추가를 용이하게 수행할 수 있으며, 기록매체의 변경을 자유롭게 할 수 있도록 한다.
이상에서 설명한 바와 같이, 본 발명은 MTU에서와 같은 테이프 드라이브의 기계적인 구동부분을 없애고, 데이터의 기록매체에 제한을 두지 않도록 하여 기계적인 고장과 매체에서의 에러발생을 근본적으로 방지할 수 있도록 한다. 따라서, 기계적인 결함으로 인한 고장수리비용 및 관리 운용비용절감의 효과를 제공한다.

Claims (7)

  1. 교환기와 인터페이스를 수행하고, 교환기로부터 인가된 데이터를 컴퓨터에서 사용하는 명령어 코드로 변환하여 출력하는 인터페이스 카드; 및
    기설정된 테이프 드라이브의 동작을 에뮬레이션 하고, 상기 인터페이스 카드로부터 제어신호의 인가시 에뮬레이션에 의해 얻어진 리드/라이트 데이터를 상기 인터페이스 카드와 상호 송수신하는 에뮬레이션 동작부를 구비하고,
    상기 에뮬레이션 동작부는
    상기 인터페이스 카드로부터 데이터를 수신하는 PCI-버스;
    상기 PCI-버스로부터 인가된 제어신호에 따라 테이프 드라이브의 동작시간 및 제어신호를 가상으로 에뮬레이션하여 데이터를 리드/라이트하는 에뮬레이션 동작 제어부;
    상기 에뮬레이션 동작 제어부의 리드/라이트 동작을 제어하는 중앙 처리부;
    상기 중앙 처리부로부터 인가되는 데이터를 컴퓨터 형식에 부합되는 데이터 형식으로 변환하는 데이터 처리부; 및
    상기 데이터 처리부로부터 인가되는 데이터를 저장하는 메인 메모리를 구비함을 특징으로 하는 인터페이스 카드의 양방향 에뮬레이터.
  2. 제 1 항에 있어서, 교환기는
    5ESS교환기, S1240교환기 중 적어도 어느 하나로 이루어짐을 특징으로 하는 인터페이스 카드의 양방향 에뮬레이터.
  3. 제 1 항에 있어서, 상기 인터페이스 카드는
    상기 교환기로부터 제어신호의 인가시 이를 신호처리하여 타이밍 제어신호를 출력하는 하드웨어 신호처리부;
    상기 하드웨어 신호처리부로부터 인가되는 타이밍 제어신호에 따라 데이터 리드/라이트를 위한 동작 제어신호를 출력하는 마이크로 처리부;
    상기 마이크로 처리부의 동작 제어신호에 따라 상기 교환기로부터 인가되는 데이터를 저장하는 버퍼 메모리;
    상기 버퍼 메모리에 저장된 데이터를 엑세스하여 데이터 처리를 수행하는 DMA; 및
    상기 마이크로 처리부로부터 인가되는 제어신호를 컴퓨터에서 사용하는 명령어 코드로 변환하여 출력하는 제어신호 변환부를 구비함을 특징으로 하는 인터페이스 카드의 양방향 에뮬레이터.
  4. 제 3 항에 있어서, 상기 인터페이스 카드는
    SCSI인터페이스를 수행함을 특징으로 하는 인터페이스 카드의 양방향 에뮬레이터.
  5. 제 1 항에 있어서, 상기 인터페이스 카드는
    상기 교환기로부터 제어신호의 인가시 이를 신호처리하여 타이밍 제어신호를 출력하는 하드웨어 신호처리부;
    상기 하드웨어 신호처리부로부터 인가되는 타이밍 제어신호에 따라 데이터 리드/라이트를 위한 동작 제어신호를 출력하는 마이크로 처리부;
    상기 마이크로 처리부의 동작 제어신호에 따라 교환기로부터 인가되는 데이터를 저장하는 버퍼 메모리;
    상기 데이터를 전송하기 위한 동기신호인 스트로브 펄스와, 데이터 오류를 검증하기 위한 패리티를 생성하여 출력하는 스트로브 펄스 및 패리티 생성부; 및
    상기 마이크로 처리부로부터 인가되는 제어신호를 컴퓨터에서 사용하는 명령어 코드로 변환하여 출력하는 제어신호 변환부를 구비함을 특징으로 하는 인터페이스 카드의 양방향 에뮬레이터.
  6. 제 5 항에 있어서, 상기 인터페이스 카드는
    PERTEC인터페이스를 수행함을 특징으로 하는 인터페이스 카드의 양방향 에뮬레이터.
  7. 삭제
KR1020020024199A 2002-05-02 2002-05-02 인터페이스 카드의 양방향 에뮬레이터 KR100865990B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020024199A KR100865990B1 (ko) 2002-05-02 2002-05-02 인터페이스 카드의 양방향 에뮬레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020024199A KR100865990B1 (ko) 2002-05-02 2002-05-02 인터페이스 카드의 양방향 에뮬레이터

Publications (2)

Publication Number Publication Date
KR20030085898A KR20030085898A (ko) 2003-11-07
KR100865990B1 true KR100865990B1 (ko) 2008-10-29

Family

ID=32381272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020024199A KR100865990B1 (ko) 2002-05-02 2002-05-02 인터페이스 카드의 양방향 에뮬레이터

Country Status (1)

Country Link
KR (1) KR100865990B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827287B1 (ko) * 2006-12-29 2008-05-07 주식회사 태진인포텍 반도체 보조 기억 장치 및 이를 이용한 데이터 저장 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920013106A (ko) * 1990-12-27 1992-07-28 가나이 쓰또무 에뮬레이터 및 에뮬레이션 방법
JPH08129494A (ja) * 1994-11-01 1996-05-21 Texas Instr Japan Ltd エミュレーション時のレジスタモニタ方法
JPH09259006A (ja) * 1996-03-26 1997-10-03 Mitsubishi Electric Corp プログラム評価システム
KR19990015306A (ko) * 1997-08-05 1999-03-05 윤종용 교환기와 외부 장치간의 입출력 데이터 모니터링 방법
KR20000034907A (ko) * 1998-11-17 2000-06-26 김만복 전자 회로 설계 검증 장치 및 방법
KR20010074360A (ko) * 2000-01-25 2001-08-04 김장중 원격 컴퓨터 시스템의 저장공간을 로컬 디스크 드라이브로에뮬레이션 하는 하드웨어와 관련 소프트웨어
KR20030024100A (ko) * 2001-09-17 2003-03-26 한국전자통신연구원 스마트 카드 에뮬레이터 및 그 에뮬레이션 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920013106A (ko) * 1990-12-27 1992-07-28 가나이 쓰또무 에뮬레이터 및 에뮬레이션 방법
JPH08129494A (ja) * 1994-11-01 1996-05-21 Texas Instr Japan Ltd エミュレーション時のレジスタモニタ方法
JPH09259006A (ja) * 1996-03-26 1997-10-03 Mitsubishi Electric Corp プログラム評価システム
KR19990015306A (ko) * 1997-08-05 1999-03-05 윤종용 교환기와 외부 장치간의 입출력 데이터 모니터링 방법
KR20000034907A (ko) * 1998-11-17 2000-06-26 김만복 전자 회로 설계 검증 장치 및 방법
KR20010074360A (ko) * 2000-01-25 2001-08-04 김장중 원격 컴퓨터 시스템의 저장공간을 로컬 디스크 드라이브로에뮬레이션 하는 하드웨어와 관련 소프트웨어
KR20030024100A (ko) * 2001-09-17 2003-03-26 한국전자통신연구원 스마트 카드 에뮬레이터 및 그 에뮬레이션 방법

Also Published As

Publication number Publication date
KR20030085898A (ko) 2003-11-07

Similar Documents

Publication Publication Date Title
US5991546A (en) System and method for interfacing manually controllable input devices to a universal computer bus system
US4792896A (en) Storage controller emulator providing transparent resource sharing in a computer system
KR100290944B1 (ko) 복합 유니버설 시리얼 버스 제어기에 인터페이스를 제공하기 위한 장치 및 방법
US7685499B2 (en) XOR circuit, RAID device capable of recovering a plurality of failures and method thereof
KR100640037B1 (ko) 파일 제어 시스템 및 파일 제어 장치
EP0567144B1 (en) Disk control system
CN108268414B (zh) 基于spi模式的sd卡驱动器及其控制方法
US7210065B2 (en) Methods and structure for testing responses from SAS device controllers or expanders
US6381675B1 (en) Switching mechanism and disk array apparatus having the switching mechanism
US6366877B1 (en) Method and device for emulation of peripheral input/output (I/O) controller of a computer system
US6038687A (en) Loop back test apparatus for small computer system interface
TW201112130A (en) Controllers and methods for controlling data transfer, and electronic systems
KR100865990B1 (ko) 인터페이스 카드의 양방향 에뮬레이터
JPH10301720A (ja) ディスクアレイ装置
US4855900A (en) System for transferring data to a mainframe computer
JP4368587B2 (ja) バスブリッジ回路、バス接続システム、及びバスブリッジ回路のデータエラー通知方法
JP3555871B2 (ja) ディスクアレイ装置
KR0125910Y1 (ko) 컴퓨터의 에스씨에스아이 주적용 장치
JPS6095648A (ja) 仮想ｆｂａ擬似処理装置
KR970002400B1 (ko) 다중프로세서 인터럽트 요청기에서의 인터럽트 송신 및 완료 제어방법(Control scheme of interrupt go and done in a multiprocessor interrupt requester)
KR970002655A (ko) 단일버퍼를 이용한 데이타 전송 제어 장치 및 방법
JP4209108B2 (ja) 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ
KR0154470B1 (ko) 보조제어장치와 외부장치간 정합회로
JPH03241417A (ja) データ転送装置
JP2962498B2 (ja) インサーキット・エミュレータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131004

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151006

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161005

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 12