JP4209108B2 - 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ - Google Patents
記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ Download PDFInfo
- Publication number
- JP4209108B2 JP4209108B2 JP2001388162A JP2001388162A JP4209108B2 JP 4209108 B2 JP4209108 B2 JP 4209108B2 JP 2001388162 A JP2001388162 A JP 2001388162A JP 2001388162 A JP2001388162 A JP 2001388162A JP 4209108 B2 JP4209108 B2 JP 4209108B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- controller
- cache memory
- disk
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Description
【０００１】
【発明の属する技術分野】
本発明は、記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、およびディスクコントローラに関する。
【０００２】
【従来の技術】
ディスクアレイ装置などの記憶装置におけるデータセキュリティを確保する技術として、例えば、ＲＡＩＤ１（redundant array of inexpensive disks）に代表されるように、データを複数の記憶デバイス（例えば、ディスクドライブ）に多重化して管理する技術が知られている。また、記憶装置の稼働状態を維持したまま、バックグラウンドでバックアップを行うといった目的で、データの多重化管理が行われることもある。
【０００３】
従来の記憶装置におけるこのようなデータの多重化管理において、複数の記憶デバイスにデータを書き込む際には、一旦、キャッシュメモリ上にデータを多重に書き込んでおいた後、ドライブコントローラなどのデバイスコントローラにより、それぞれのデータを対応する記憶デバイスに書き込む、といった仕組みが一般的である。
【０００４】
図９の概念ブロック図、図１０のフローチャートは、前記の仕組みを具体的に説明したものである。すなわち、まず、データコントローラ１０６が、上位装置から、書き込み対象データとアドレスＡとを取得し（S1002）、キャッシュメモリ１０４上のアドレスＡで指定される領域１１６にデータを書き込む（S1004〜S1008）。つぎに、データコントローラ１０６は、アドレスＡで指定される領域に格納されているデータを読み出し（S1010〜S1014）、読み出したデータをアドレスＢで指定される領域１２０に書き込む（S1016〜S1020）。
【０００５】
【発明が解決しようとする課題】
ところで、図９に示しているように、この処理では、データコントローラ１０６とキャッシュメモリ１０４との間で、データの書き込み処理１２４、データの読み出し処理１１８、読み出したデータの書き込み処理１２２、という、計３回ものＩ／Ｏが発生する。そして、とくにこのうちのアドレスＡからのアドレスＢへのデータコピーに関連して必要となるデータの読み出し処理１１８により生じるＩ／Ｏは、データコントローラ１０６とキャッシュメモリ１０４との間のバス効率を低下させ、記憶装置自体の処理時間を増大させる要因ともなりうる。
【０００６】
本発明は、このような課題に着目してなされたもので、データを多重化して管理する場合に、記憶デバイスへのデータの書き込み処理を効率よく行うことができる、記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、およびディスクコントローラを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するための本発明のディスク装置の制御方法は、上位装置に接続し、キャッシュメモリとこのキャッシュメモリを制御するデータコントローラと複数の記憶デバイスとこの記憶デバイスを制御するデバイスコントローラとを含んで構成される記憶装置の制御方法であって、記憶装置が、前記上位装置から送られてくる、データと記憶デバイスへの前記データの書き込み要求とを受信して、前記データコントローラが、１つの前記キャッシュメモリ上の二つの領域に前記データを二重化して同時に直接書き込み、前記データコントローラが、前記キャッシュメモリ上の前記各領域に書き込まれた前記データをそれぞれ読み出して前記デバイスコントローラに転送し、前記デバイスコントローラが、前記受け取った各データを、前記各領域のそれぞれに対応する前記記憶デバイスに書き込むことを特徴とする。
【０００８】
【発明の実施の形態】
図１に、本発明による制御方法の一実施例に用いられるディスクアレイ装置１０１の構成を示す。ディスクアレイ装置１０１は、ホストコンピュータなどの上位装置１００に接続し、ディスクコントローラ１０２と、このディスクコントローラ１０２によって制御される複数台のディスクドライブ１０３とを備える。また、ディスクコントローラ１０２は、マイクロプロセッサ（ＭＰＵ）１１４、キャッシュメモリ１０４、このキャッシュメモリ１０４を制御するデータコントローラ１０６、上位装置１００やデータコントローラ１０６との間でのデータの入出力制御などを行う上位コントローラ１０８、各ディスクドライブ１０３を制御するドライブコントローラ１１０などを備える。データコントローラ１０６は、ＰＣＩバス１２８などにより、上位コントローラ１０８およびドライブコントローラ１１０に接続している。
【０００９】
以下、本発明の一実施例として、以上の構成のディスクアレイ装置１０１において、上位装置１００から送られてくるデータが、ディスクドライブ１０３に書き込まれるまでの処理について詳述する。
【００１０】
＜実施例１＞
図２は、上位装置１００から送信されてきた書き込み対象データが、データコントローラ１０６に送信されるまでのディスクアレイ装置１０１における処理を説明するフローチャートである。上位コントローラ１０８は、上位装置１００から書き込み対象データとその書き込み要求とを受信すると（S202）、ＭＰＵ１１４に対して割り込み報告を行う（S204）。ＭＰＵ１１４は、割り込み信号をデコードしてアクセスの種類を判断し（S206）、上位コントローラ１０８に対して、書き込み対象データとこのデータが書き込まれるキャッシュメモリ１０４上の二つの領域に対応する領域指定情報とをデータコントローラ１０６に転送する指示を送出し(S208)、前記領域指定情報を送信する（S210）。
【００１１】
実施例１においては、この領域指定情報として、キャッシュメモリ１０４上の二つの領域を指定するアドレスを用いている。図３に、その場合のデータコントローラ１０６による書き込み処理の概念ブロック図を、図４に、データコントローラ１０６に送信されたデータが、キャッシュメモリ１０４上の所定の位置に書き込まれるまでのディスクアレイ装置１０１における処理を説明するフローチャートを示す。
【００１２】
データコントローラ１０６は、ＭＰＵ１１４からの指示により上位コントローラ１０８から送信されたアドレスＡおよびアドレスＢを取得する(S402)。データコントローラ１０６は、上位コントローラ１０８から送られてきたアドレスＡおよびアドレスＢを、アドレスレジスタ（図示しない）に設定し(S404)、ライト実行レジスタ（図示しない）にアクセスし(S406)、キャッシュメモリ１０４上の前記アドレスに対応する領域１１６，１２０に、前記書き込み対象データを書き込む(S408)。そして、書き込みが終了した後、上位コントローラ１０８は、ＭＰＵ１１４にデータ転送終了を報告し、キャッシュメモリ１０４へのデータの書き込み処理が完了する。
【００１３】
そして、このようにしてキャッシュメモリ１０４に二重に書き込まれたデータは、さらにつぎの手順を経て、それぞれ対応するディスクドライブ（記憶デバイス）に書き込まれる。
【００１４】
すなわち、まず、データコントローラ１０６は、アドレスＡおよびアドレスＢをアドレスレジスタに設定して、リード実行レジスタ（図示しない）にアクセスする。つぎに、データコントローラ１０６は、キャッシュメモリ１０４上のアドレスＡおよびアドレスＢで指定される領域に書き込まれているデータを読み出し、読み出したそれぞれのデータを、ドライブコントローラ１１０に転送する。データを受け取ったドライブコントローラ１１０は、各々のアドレスに対応するディスクドライブ１０３にデータを書き込む。ここで各アドレスとディスクドライブ１０３との対応づけの管理は、例えば、ディスクコントローラ１０２に実装されている制御メモリに前記対応づけを記載した管理テーブルを用意したり、ＭＰＵに対応づけを導出するアルゴリズムを実行させるといった方法で行う。
【００１５】
ところで、以上に説明した仕組みにおいては、データをキャッシュメモリ１０４上で二重化する際に、データコントローラ１０６がキャッシュメモリ１０４上の二つの領域に同時にデータを書き込むようにしている。このため、従来のように、アドレスＡからのアドレスＢへのデータコピーに関連して必要となるデータの読み出し処理１１８が必要でなく、書き込み対象データを効率よくキャッシュメモリ１０４に書き込むことができる。
【００１６】
＜実施例２＞
ここで説明する実施例は、データコントローラ１０６が、前記領域指定情報として、その全部または一部をポインタにより受領し、このポインタで指定される領域１３０に格納されているアドレスＢをキャッシュメモリ１０４から読み出すことで、データコントローラ１０６が前記書込対象データが書き込まれるキャッシュメモリ１０４上の領域を認知するようにしたものである。以下、図５の概念ブロック図、図６のフローチャートとともにこの仕組みを説明する。
【００１７】
まず、データコントローラ１０６が、上位コントローラ１０８から送信されてくるアドレスＡおよびポインタを取得する(S602)。データコントローラ１０６は、送られてきたポインタ値に従い、指定されたキャッシュメモリ１０４上の領域１３０にアクセスし(S604)、そこに格納されているアドレスＢを取得する(S606)。つぎに、データコントローラ１０６は、アドレスＡと、ポインタによって得られたアドレスＢとをアドレスレジスタに設定して(S608)、ライト実行レジスタにアクセスし(S610)、前記アドレスに対応するキャッシュメモリ１０４上の領域１１６，１２０にデータを書き込む(S612)。そして、書き込みが終了した後、上位コントローラ１０８は、ＭＰＵ１１４にデータ転送終了を報告し、キャッシュメモリ１０４へのデータの書き込み処理が完了する。なお、キャッシュメモリ１０４上のデータがディスクドライブ１０３に書き込まれるまでの処理は、実施例１と同様であるので、ここでは説明を省略する。
【００１８】
ところで、以上は二重に書き込まれる一方の領域指定情報のみがポインタで指定される場合についての説明であったが、双方ともポインタで指定される構成としてもよい。
【００１９】
＜実施例３＞
つぎに説明する実施例は、前記領域指定情報として、データコントローラ１０６が書き込み対象データが二重に書き込まれる一方のアドレスのみを上位装置１００から受領し、受領した前記アドレスに所定のアルゴリズムを適用することでもう一方のアドレスＢを決定するようにしたものである。以下、図７の概念ブロック図、図８のフローチャートとともにこの仕組みを説明する。
【００２０】
まず、データコントローラ１０６は、ＭＰＵ１１４からの指示により上位コントローラ１０８から送信されたアドレスＡを取得する(S802)。つぎに、データコントローラ１０６は、このアドレスＡに所定のアルゴリズムを適用し、もう一方のアドレスＢを決定する(S804)。
【００２１】
ここで所定のアルゴリズムとしては、例えば、アドレスＡに書き込み対象データのデータ長を加算したものをアドレスＢとする、アドレスＡを整数倍したものをアドレスＢとする、アドレスＡにあらかじめ決められた所定値を加算する、といったようなものがあげられる。
【００２２】
そして、データコントローラ１０６は、送られてきたアドレスＡと、これに基づいて決定されたアドレスＢとをアドレスレジスタに設定し(S806)、ライト実行レジスタにアクセスし(S808)、キャッシュメモリ１０４上の前記アドレスＡおよびアドレスＢに対応する領域１１６，１２０にデータを書き込む(S810)。そして、書き込み終了後、上位コントローラ１０８は、ＭＰＵ１１４にデータ転送終了を報告し、キャッシュメモリ１０４へのデータの書き込み処理が完了する。なお、キャッシュメモリ１０４上のデータがディスクドライブ１０３に書き込まれるまでの処理は、実施例１と同様であるので、ここでは説明を省略する。
【００２３】
ところで、以上に述べた実施例１乃至３においては、ディスクコントローラ１０２内に上位コントローラ１０８を設けているが、上位装置１００が直接データをデータコントローラ１０６に送る構成であってもよい。また、上位装置１００がキャッシュメモリ１０４上のデータ書き込み位置を決定する構成でもよい。
【００２４】
また、上位コントローラ１０８が上位装置１００やＭＰＵ１１４から得た領域指定情報に基づいてキャッシュメモリ１０４上の領域を特定し、そのアドレスをデータコントローラ１０６に送るようにしてもよい。
【００２５】
また、以上に説明した実施例では、ディスクコントローラ１０２内において、ＭＰＵ１１４が独立する構成としているが、上位コントローラ１０８やデータコントローラ１０６の機能をＭＰＵ１１４に実行させてもよい。
【００２６】
【発明の効果】
本発明の記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、およびディスクコントローラにあっては、データを多重化して管理する場合に、記憶デバイスへのデータの書き込み処理を効率よく行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例による、ハードウエアの全体構成を示す図である。
【図２】本発明の一実施例による、上位装置から送信されたデータがデータコントローラに送信されるまでの処理を説明するフローチャートを示す図である。
【図３】本発明の一実施例による、データコントローラに送信されたデータがキャッシュメモリ上に書き込まれるまでの処理を説明する概念ブロック図である。
【図４】本発明の一実施例による、データコントローラに送信されたデータがキャッシュメモリ上の所定の位置に書き込まれるまでの処理を説明するフローチャートを示す図である。
【図５】本発明の一実施例による、データコントローラに送信されたデータがキャッシュメモリ上に書き込まれるまでの処理を説明する概念ブロック図である。
【図６】本発明の一実施例による、データコントローラに送信されたデータがキャッシュメモリ上に書き込まれるまでの処理を説明するフローチャートを示す図である。
【図７】本発明の一実施例による、データコントローラに送信されたデータがキャッシュメモリ上に書き込まれるまでの処理を説明する概念ブロック図である。
【図８】本発明の一実施例による、データコントローラに送信されたデータがキャッシュメモリ上に書き込まれるまでの処理を説明するフローチャートである。
【図９】従来の記憶装置における、キャッシュメモリにデータを二重に書き込む際の処理を説明する概念ブロック図である。
【図１０】従来の記憶装置における、キャッシュメモリにデータを二重に書き込む際の処理を説明するフローチャートである。
【符号の説明】
１００ 上位装置
１０１ ディスクアレイ装置
１０２ ディスクコントローラ
１０３ ディスクドライブ
１０４ キャッシュメモリ
１０６ データコントローラ
１１０ ドライブコントローラ
１２８ ＰＣＩバス
【発明の属する技術分野】
本発明は、記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、およびディスクコントローラに関する。
【０００２】
【従来の技術】
ディスクアレイ装置などの記憶装置におけるデータセキュリティを確保する技術として、例えば、ＲＡＩＤ１（redundant array of inexpensive disks）に代表されるように、データを複数の記憶デバイス（例えば、ディスクドライブ）に多重化して管理する技術が知られている。また、記憶装置の稼働状態を維持したまま、バックグラウンドでバックアップを行うといった目的で、データの多重化管理が行われることもある。
【０００３】
従来の記憶装置におけるこのようなデータの多重化管理において、複数の記憶デバイスにデータを書き込む際には、一旦、キャッシュメモリ上にデータを多重に書き込んでおいた後、ドライブコントローラなどのデバイスコントローラにより、それぞれのデータを対応する記憶デバイスに書き込む、といった仕組みが一般的である。
【０００４】
図９の概念ブロック図、図１０のフローチャートは、前記の仕組みを具体的に説明したものである。すなわち、まず、データコントローラ１０６が、上位装置から、書き込み対象データとアドレスＡとを取得し（S1002）、キャッシュメモリ１０４上のアドレスＡで指定される領域１１６にデータを書き込む（S1004〜S1008）。つぎに、データコントローラ１０６は、アドレスＡで指定される領域に格納されているデータを読み出し（S1010〜S1014）、読み出したデータをアドレスＢで指定される領域１２０に書き込む（S1016〜S1020）。
【０００５】
【発明が解決しようとする課題】
ところで、図９に示しているように、この処理では、データコントローラ１０６とキャッシュメモリ１０４との間で、データの書き込み処理１２４、データの読み出し処理１１８、読み出したデータの書き込み処理１２２、という、計３回ものＩ／Ｏが発生する。そして、とくにこのうちのアドレスＡからのアドレスＢへのデータコピーに関連して必要となるデータの読み出し処理１１８により生じるＩ／Ｏは、データコントローラ１０６とキャッシュメモリ１０４との間のバス効率を低下させ、記憶装置自体の処理時間を増大させる要因ともなりうる。
【０００６】
本発明は、このような課題に着目してなされたもので、データを多重化して管理する場合に、記憶デバイスへのデータの書き込み処理を効率よく行うことができる、記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、およびディスクコントローラを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するための本発明のディスク装置の制御方法は、上位装置に接続し、キャッシュメモリとこのキャッシュメモリを制御するデータコントローラと複数の記憶デバイスとこの記憶デバイスを制御するデバイスコントローラとを含んで構成される記憶装置の制御方法であって、記憶装置が、前記上位装置から送られてくる、データと記憶デバイスへの前記データの書き込み要求とを受信して、前記データコントローラが、１つの前記キャッシュメモリ上の二つの領域に前記データを二重化して同時に直接書き込み、前記データコントローラが、前記キャッシュメモリ上の前記各領域に書き込まれた前記データをそれぞれ読み出して前記デバイスコントローラに転送し、前記デバイスコントローラが、前記受け取った各データを、前記各領域のそれぞれに対応する前記記憶デバイスに書き込むことを特徴とする。
【０００８】
【発明の実施の形態】
図１に、本発明による制御方法の一実施例に用いられるディスクアレイ装置１０１の構成を示す。ディスクアレイ装置１０１は、ホストコンピュータなどの上位装置１００に接続し、ディスクコントローラ１０２と、このディスクコントローラ１０２によって制御される複数台のディスクドライブ１０３とを備える。また、ディスクコントローラ１０２は、マイクロプロセッサ（ＭＰＵ）１１４、キャッシュメモリ１０４、このキャッシュメモリ１０４を制御するデータコントローラ１０６、上位装置１００やデータコントローラ１０６との間でのデータの入出力制御などを行う上位コントローラ１０８、各ディスクドライブ１０３を制御するドライブコントローラ１１０などを備える。データコントローラ１０６は、ＰＣＩバス１２８などにより、上位コントローラ１０８およびドライブコントローラ１１０に接続している。
【０００９】
以下、本発明の一実施例として、以上の構成のディスクアレイ装置１０１において、上位装置１００から送られてくるデータが、ディスクドライブ１０３に書き込まれるまでの処理について詳述する。
【００１０】
＜実施例１＞
図２は、上位装置１００から送信されてきた書き込み対象データが、データコントローラ１０６に送信されるまでのディスクアレイ装置１０１における処理を説明するフローチャートである。上位コントローラ１０８は、上位装置１００から書き込み対象データとその書き込み要求とを受信すると（S202）、ＭＰＵ１１４に対して割り込み報告を行う（S204）。ＭＰＵ１１４は、割り込み信号をデコードしてアクセスの種類を判断し（S206）、上位コントローラ１０８に対して、書き込み対象データとこのデータが書き込まれるキャッシュメモリ１０４上の二つの領域に対応する領域指定情報とをデータコントローラ１０６に転送する指示を送出し(S208)、前記領域指定情報を送信する（S210）。
【００１１】
実施例１においては、この領域指定情報として、キャッシュメモリ１０４上の二つの領域を指定するアドレスを用いている。図３に、その場合のデータコントローラ１０６による書き込み処理の概念ブロック図を、図４に、データコントローラ１０６に送信されたデータが、キャッシュメモリ１０４上の所定の位置に書き込まれるまでのディスクアレイ装置１０１における処理を説明するフローチャートを示す。
【００１２】
データコントローラ１０６は、ＭＰＵ１１４からの指示により上位コントローラ１０８から送信されたアドレスＡおよびアドレスＢを取得する(S402)。データコントローラ１０６は、上位コントローラ１０８から送られてきたアドレスＡおよびアドレスＢを、アドレスレジスタ（図示しない）に設定し(S404)、ライト実行レジスタ（図示しない）にアクセスし(S406)、キャッシュメモリ１０４上の前記アドレスに対応する領域１１６，１２０に、前記書き込み対象データを書き込む(S408)。そして、書き込みが終了した後、上位コントローラ１０８は、ＭＰＵ１１４にデータ転送終了を報告し、キャッシュメモリ１０４へのデータの書き込み処理が完了する。
【００１３】
そして、このようにしてキャッシュメモリ１０４に二重に書き込まれたデータは、さらにつぎの手順を経て、それぞれ対応するディスクドライブ（記憶デバイス）に書き込まれる。
【００１４】
すなわち、まず、データコントローラ１０６は、アドレスＡおよびアドレスＢをアドレスレジスタに設定して、リード実行レジスタ（図示しない）にアクセスする。つぎに、データコントローラ１０６は、キャッシュメモリ１０４上のアドレスＡおよびアドレスＢで指定される領域に書き込まれているデータを読み出し、読み出したそれぞれのデータを、ドライブコントローラ１１０に転送する。データを受け取ったドライブコントローラ１１０は、各々のアドレスに対応するディスクドライブ１０３にデータを書き込む。ここで各アドレスとディスクドライブ１０３との対応づけの管理は、例えば、ディスクコントローラ１０２に実装されている制御メモリに前記対応づけを記載した管理テーブルを用意したり、ＭＰＵに対応づけを導出するアルゴリズムを実行させるといった方法で行う。
【００１５】
ところで、以上に説明した仕組みにおいては、データをキャッシュメモリ１０４上で二重化する際に、データコントローラ１０６がキャッシュメモリ１０４上の二つの領域に同時にデータを書き込むようにしている。このため、従来のように、アドレスＡからのアドレスＢへのデータコピーに関連して必要となるデータの読み出し処理１１８が必要でなく、書き込み対象データを効率よくキャッシュメモリ１０４に書き込むことができる。
【００１６】
＜実施例２＞
ここで説明する実施例は、データコントローラ１０６が、前記領域指定情報として、その全部または一部をポインタにより受領し、このポインタで指定される領域１３０に格納されているアドレスＢをキャッシュメモリ１０４から読み出すことで、データコントローラ１０６が前記書込対象データが書き込まれるキャッシュメモリ１０４上の領域を認知するようにしたものである。以下、図５の概念ブロック図、図６のフローチャートとともにこの仕組みを説明する。
【００１７】
まず、データコントローラ１０６が、上位コントローラ１０８から送信されてくるアドレスＡおよびポインタを取得する(S602)。データコントローラ１０６は、送られてきたポインタ値に従い、指定されたキャッシュメモリ１０４上の領域１３０にアクセスし(S604)、そこに格納されているアドレスＢを取得する(S606)。つぎに、データコントローラ１０６は、アドレスＡと、ポインタによって得られたアドレスＢとをアドレスレジスタに設定して(S608)、ライト実行レジスタにアクセスし(S610)、前記アドレスに対応するキャッシュメモリ１０４上の領域１１６，１２０にデータを書き込む(S612)。そして、書き込みが終了した後、上位コントローラ１０８は、ＭＰＵ１１４にデータ転送終了を報告し、キャッシュメモリ１０４へのデータの書き込み処理が完了する。なお、キャッシュメモリ１０４上のデータがディスクドライブ１０３に書き込まれるまでの処理は、実施例１と同様であるので、ここでは説明を省略する。
【００１８】
ところで、以上は二重に書き込まれる一方の領域指定情報のみがポインタで指定される場合についての説明であったが、双方ともポインタで指定される構成としてもよい。
【００１９】
＜実施例３＞
つぎに説明する実施例は、前記領域指定情報として、データコントローラ１０６が書き込み対象データが二重に書き込まれる一方のアドレスのみを上位装置１００から受領し、受領した前記アドレスに所定のアルゴリズムを適用することでもう一方のアドレスＢを決定するようにしたものである。以下、図７の概念ブロック図、図８のフローチャートとともにこの仕組みを説明する。
【００２０】
まず、データコントローラ１０６は、ＭＰＵ１１４からの指示により上位コントローラ１０８から送信されたアドレスＡを取得する(S802)。つぎに、データコントローラ１０６は、このアドレスＡに所定のアルゴリズムを適用し、もう一方のアドレスＢを決定する(S804)。
【００２１】
ここで所定のアルゴリズムとしては、例えば、アドレスＡに書き込み対象データのデータ長を加算したものをアドレスＢとする、アドレスＡを整数倍したものをアドレスＢとする、アドレスＡにあらかじめ決められた所定値を加算する、といったようなものがあげられる。
【００２２】
そして、データコントローラ１０６は、送られてきたアドレスＡと、これに基づいて決定されたアドレスＢとをアドレスレジスタに設定し(S806)、ライト実行レジスタにアクセスし(S808)、キャッシュメモリ１０４上の前記アドレスＡおよびアドレスＢに対応する領域１１６，１２０にデータを書き込む(S810)。そして、書き込み終了後、上位コントローラ１０８は、ＭＰＵ１１４にデータ転送終了を報告し、キャッシュメモリ１０４へのデータの書き込み処理が完了する。なお、キャッシュメモリ１０４上のデータがディスクドライブ１０３に書き込まれるまでの処理は、実施例１と同様であるので、ここでは説明を省略する。
【００２３】
ところで、以上に述べた実施例１乃至３においては、ディスクコントローラ１０２内に上位コントローラ１０８を設けているが、上位装置１００が直接データをデータコントローラ１０６に送る構成であってもよい。また、上位装置１００がキャッシュメモリ１０４上のデータ書き込み位置を決定する構成でもよい。
【００２４】
また、上位コントローラ１０８が上位装置１００やＭＰＵ１１４から得た領域指定情報に基づいてキャッシュメモリ１０４上の領域を特定し、そのアドレスをデータコントローラ１０６に送るようにしてもよい。
【００２５】
また、以上に説明した実施例では、ディスクコントローラ１０２内において、ＭＰＵ１１４が独立する構成としているが、上位コントローラ１０８やデータコントローラ１０６の機能をＭＰＵ１１４に実行させてもよい。
【００２６】
【発明の効果】
本発明の記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、およびディスクコントローラにあっては、データを多重化して管理する場合に、記憶デバイスへのデータの書き込み処理を効率よく行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例による、ハードウエアの全体構成を示す図である。
【図２】本発明の一実施例による、上位装置から送信されたデータがデータコントローラに送信されるまでの処理を説明するフローチャートを示す図である。
【図３】本発明の一実施例による、データコントローラに送信されたデータがキャッシュメモリ上に書き込まれるまでの処理を説明する概念ブロック図である。
【図４】本発明の一実施例による、データコントローラに送信されたデータがキャッシュメモリ上の所定の位置に書き込まれるまでの処理を説明するフローチャートを示す図である。
【図５】本発明の一実施例による、データコントローラに送信されたデータがキャッシュメモリ上に書き込まれるまでの処理を説明する概念ブロック図である。
【図６】本発明の一実施例による、データコントローラに送信されたデータがキャッシュメモリ上に書き込まれるまでの処理を説明するフローチャートを示す図である。
【図７】本発明の一実施例による、データコントローラに送信されたデータがキャッシュメモリ上に書き込まれるまでの処理を説明する概念ブロック図である。
【図８】本発明の一実施例による、データコントローラに送信されたデータがキャッシュメモリ上に書き込まれるまでの処理を説明するフローチャートである。
【図９】従来の記憶装置における、キャッシュメモリにデータを二重に書き込む際の処理を説明する概念ブロック図である。
【図１０】従来の記憶装置における、キャッシュメモリにデータを二重に書き込む際の処理を説明するフローチャートである。
【符号の説明】
１００ 上位装置
１０１ ディスクアレイ装置
１０２ ディスクコントローラ
１０３ ディスクドライブ
１０４ キャッシュメモリ
１０６ データコントローラ
１１０ ドライブコントローラ
１２８ ＰＣＩバス
Claims (14)
- 上位装置に接続し、キャッシュメモリとこのキャッシュメモリを制御するデータコントローラと複数の記憶デバイスとこの記憶デバイスを制御するデバイスコントローラとを含んで構成される記憶装置の制御方法であって、
記憶装置が、前記上位装置から送られてくる、データと記憶デバイスへの前記データの書き込み要求とを受信して、
前記データコントローラが、１つの前記キャッシュメモリ上の二つの領域に前記データを二重化して同時に直接書き込み、
前記データコントローラが、前記キャッシュメモリ上の前記各領域に書き込まれた前記データをそれぞれ読み出して前記デバイスコントローラに転送し、
前記デバイスコントローラが、前記受け取った各データを、前記各領域のそれぞれに対応する前記記憶デバイスに書き込むこと、
を特徴とする記憶装置の制御方法。 - 上位装置に接続し、キャッシュメモリとこのキャッシュメモリを制御するデータコントローラと複数のディスクドライブとこのディスクドライブを制御するドライブコントローラとを含んで構成されるディスクアレイ装置の制御方法であって、
前記ディスクアレイ装置が、前記上位装置から送られてくる、データと前記ディスクドライブへの前記データの書き込み要求とを受信して、
前記データコントローラが、１つの前記キャッシュメモリ上の二つの領域に前記データを二重化して同時に直接書き込み、
前記データコントローラが、前記キャッシュメモリ上の前記各領域に書き込まれた前記データをそれぞれ読み出して前記ドライブコントローラに転送し、
前記ドライブコントローラが、前記受け取った各データを、前記各領域のそれぞれに対応する前記ディスクドライブに書き込むこと、
を特徴とするディスクアレイ装置の制御方法。 - 前記ディスクアレイ装置が、前記上位装置から送られてくる前記キャッシュメモリ上の領域を指定する領域指定情報を受信して、
前記データコントローラが、前記領域指定情報に基づいて特定される前記キャッシュメモリ上の前記二つの領域に前記データを二重化して同時に直接書き込み、
前記データコントローラが、前記キャッシュメモリ上の前記各領域に書き込まれた前記データをそれぞれ読み出して前記ドライブコントローラに転送し、
前記ドライブコントローラが、前記受け取った各データを、前記各領域のそれぞれに対応する前記ディスクドライブに書き込むこと、
を特徴とする請求項２に記載のディスクアレイ装置の制御方法。 - 上位装置に接続し、キャッシュメモリと、このキャッシュメモリを制御するデータコントローラと、このデータコントローラを制御する上位コントローラと、複数のディスクドライブと、このディスクドライブを制御するドライブコントローラとを含んで構成されるディスクアレイ装置の制御方法であって、
前記ディスクアレイ装置が、上位装置から送られてくる、データと前記ディスクドライブへの前記データの書き込み要求とを受信して、
前記上位コントローラが、前記キャッシュメモリ上の領域を指定する領域指定情報を前記データコントローラに送出して、
前記データコントローラが、前記領域指定情報に基づいて特定される、１つの前記キャッシュメモリ上の二つの領域に前記データを二重化して同時に直接書き込み、
前記データコントローラが、前記キャッシュメモリ上の前記各領域に書き込まれた前記データをそれぞれ読み出して前記ドライブコントローラに転送し、
前記ドライブコントローラが、前記受け取った各データを、前記各領域のそれぞれに対応する前記ディスクドライブに書き込むこと、
を特徴とするディスクアレイ装置の制御方法。 - 前記領域指定情報が、前記キャッシュメモリ上の領域を指定するアドレスを少なくとも一つ含むことを特徴とする請求項３または４に記載のディスクアレイ装置の制御方法。
- 前記領域指定情報が、前記キャッシュメモリ上の領域を指定する第２の領域指定情報を格納している前記キャッシュメモリ上の領域を指定するポインタを、少なくとも一つ含むことを特徴とする請求項３から５のいずれかに記載のディスクアレイ装置の制御方法。
- 上位装置に接続し、キャッシュメモリと、このキャッシュメモリを制御するデータコントローラと、複数のディスクドライブと、このディスクドライブを制御するドライブコントローラとを含んで構成されるディスクアレイ装置の制御方法であって、
前記ディスクアレイ装置が、前記上位装置から送られてくる、データと前記ディスクドライブへの前記データの書き込み要求とを受信して、
前記データコントローラが、前記キャッシュメモリ上のアドレスと、このアドレスに基づいて算出される別のアドレスとによって指定される、１つの前記キャッシュメモリ上の二つの領域に前記データを二重化して同時に直接書き込み、
前記データコントローラが、前記キャッシュメモリ上の前記各領域に書き込まれた前記データをそれぞれ読み出して前記ドライブコントローラに転送し、
前記ドライブコントローラが、前記受け取った各データを、前記各領域のそれぞれに対応する前記ディスクドライブに書き込むこと、
を特徴とするディスクアレイ装置の制御方法。 - 前記ディスクアレイ装置が、前記キャッシュメモリ上の領域を指定するアドレスを少なくとも一つ含む領域指定情報を、前記上位装置から受信して、
前記データコントローラが、前記アドレスに基づいて、別のアドレスを算出し、これらのアドレスにより指定される前記キャッシュメモリ上の前記二つの領域に前記データを二重化して同時に直接書き込み、
前記データコントローラが、前記キャッシュメモリ上の前記各領域に書き込まれた前記データをそれぞれ読み出して前記ドライブコントローラに転送し、
前記ドライブコントローラが、前記受け取った各データを、前記各領域のそれぞれに対応する前記ディスクドライブに書き込むこと、
を特徴とする請求項７に記載のディスクアレイ装置の制御方法。 - 上位装置に接続し、キャッシュメモリと、このキャッシュメモリを制御するデータコントローラと、このデータコントローラを制御する上位コントローラと、複数のディスクドライブと、このディスクドライブを制御するドライブコントローラとを含んで構成されるディスクアレイ装置の制御方法であって、
前記ディスクアレイ装置が、前記上位装置から送られてくる、データと前記ディスクドライブへの前記データの書き込み要求とを受信して、
前記上位コントローラが、前記キャッシュメモリ上の領域を指定するアドレスを少なくとも一つ含む領域指定情報を前記データコントローラに送出して、
前記データコントローラが、前記アドレスに基づいて、別のアドレスを算出し、これらのアドレスにより指定される、１つの前記キャッシュメモリ上の二つの領域に前記データを二重化して同時に直接書き込み、
前記データコントローラが、前記キャッシュメモリ上の前記各領域に書き込まれた前記データをそれぞれ読み出して前記ドライブコントローラに転送し、
前記ドライブコントローラが、前記受け取った各データを、前記各領域のそれぞれに対応する前記ディスクドライブに書き込むこと、
を特徴とするディスクアレイ装置の制御方法。 - 前記データコントローラが、前記アドレスに基づいて別のアドレスを算出する処理は、前記アドレスに前記データのデータ長を加算して別のアドレスを算出するか、前記アドレスを整数倍して別のアドレスを算出するか、前記アドレスにあらかじめ決められた所定値を加算するか、のいずれかであることを特徴とする請求項７〜９のい ずれかに記載のディスクアレイ装置の制御方法。
- 上位装置に接続し、
キャッシュメモリと、前記キャッシュメモリ上の二つの領域にデータを二重化して同時に直接書き込む手段を備えたデータコントローラと、複数の記憶デバイスと、
上位装置から送られてくる、データおよび前記記憶デバイスへの書き込み要求を受信する手段と、
前記キャッシュメモリ上の前記各領域に書き込まれた前記各データを前記記憶デバイスに書き込む手段と、
を備えることを特徴とする記憶装置。 - 上位装置に接続し、
キャッシュメモリと、１つの前記キャッシュメモリ上の二つの領域にデータを二重化して同時に直接書き込む手段を備えたデータコントローラと、複数のディスクドライブと、
上位装置から送られてくる、データおよび前記ディスクドライブへの書き込み要求を受信する手段と、
前記キャッシュメモリ上の前記各領域に書き込まれた前記各データを前記ディスクドライブに書き込む手段と、
を備えることを特徴とするディスクアレイ装置。 - 上位装置と複数のディスクドライブに接続し、
キャッシュメモリと、１つの前記キャッシュメモリ上の二つの領域にデータを二重化して同時に直接書き込む手段を備えたデータコントローラと、
上位装置から送られてくるデータおよび前記ディスクドライブへの書き込み要求を受信する手段と、
前記キャッシュメモリ上の前記各領域に書き込まれた前記各データを前記ディスクドライブに書き込む手段と、
を備えることを特徴とするディスクコントローラ。 - ホストコンピュータなどの上位装置に接続し、
マイクロプロセッサと、
キャッシュメモリと、
前記キャッシュメモリとキャッシュバスにより接続され、このキャッシュメモリを制御するデータコントローラと、
前記データコントローラとＰＣＩバスにより接続され、前記上位装置や前記データコントローラとの間でデータの入出力制御を行う上位コントローラと、
複数のディスクドライブと、
前記データコントローラとＰＣＩバスにより接続され、このディスクドライブを制御するドライブコントローラと、
を含んで構成されるディスクアレイ装置の制御方法であって、
前記上位コントローラが、前記上位装置から送られてくる、データと前記ディスクドライブへの前記データの書き込み要求とを受信して、
前記上位コントローラが、前記マイクロプロセッサに対して割り込み報告を行い、
前記マイクロプロセッサが、前記上位コントローラに対して、前記データと、このデータが書き込まれる、１つの前記キャッシュメモリ上の２つの領域に対応する領域指定情報と、を前記データコントローラに転送する指示、及び前記領域指定情報を送信し、
前記上位コントローラが、前記キャッシュメモリ上の領域を指定する領域指定情報を前記データコントローラに送出して、
前記データコントローラが、前記領域指定情報に基づいて特定される前記キャッシュメモリ上の前記２つの領域に前記データを二重化して同時に直接書き込み、
前記データコントローラが、前記２つの領域にそれぞれ書き込まれている前記データを読み出して前記ドライブコントローラに転送し、
前記ドライブコントローラが、前記キャッシュメモリ上の各領域に書き込まれた前記データを、前記各領域のそれぞれに対応する前記ディスクドライブに書き込むこと、
を特徴とするディスクアレイ装置の制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001388162A JP4209108B2 (ja) | 2001-12-20 | 2001-12-20 | 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ |
| US10/105,711 US20030120862A1 (en) | 2001-12-20 | 2002-03-21 | Controlling method of storage apparatus, and storage apparatus, disk array device, and disk controller used in the method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001388162A JP4209108B2 (ja) | 2001-12-20 | 2001-12-20 | 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003186626A JP2003186626A (ja) | 2003-07-04 |
| JP2003186626A5 JP2003186626A5 (ja) | 2005-05-19 |
| JP4209108B2 true JP4209108B2 (ja) | 2009-01-14 |
Family
ID=19188120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001388162A Expired - Fee Related JP4209108B2 (ja) | 2001-12-20 | 2001-12-20 | 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030120862A1 (ja) |
| JP (1) | JP4209108B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4439798B2 (ja) | 2002-10-17 | 2010-03-24 | 株式会社日立製作所 | ディスクアレイ装置の制御方法、及びディスクアレイ装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5133060A (en) * | 1989-06-05 | 1992-07-21 | Compuadd Corporation | Disk controller includes cache memory and a local processor which limits data transfers from memory to cache in accordance with a maximum look ahead parameter |
| JP2810593B2 (ja) * | 1992-05-13 | 1998-10-15 | 三菱電機株式会社 | 記憶装置 |
| JP3258117B2 (ja) * | 1993-03-08 | 2002-02-18 | 株式会社日立製作所 | 記憶装置サブシステム |
| US5765193A (en) * | 1993-07-01 | 1998-06-09 | Digital Equipment Corporation | System for controlling a write operation involving data held in a write cache |
| US5586291A (en) * | 1994-12-23 | 1996-12-17 | Emc Corporation | Disk controller with volatile and non-volatile cache memories |
| JP3204143B2 (ja) * | 1997-01-06 | 2001-09-04 | 日本電気株式会社 | ディスクキャッシュの制御方法 |
| US6148368A (en) * | 1997-07-31 | 2000-11-14 | Lsi Logic Corporation | Method for accelerating disk array write operations using segmented cache memory and data logging |
| US6209059B1 (en) * | 1997-09-25 | 2001-03-27 | Emc Corporation | Method and apparatus for the on-line reconfiguration of the logical volumes of a data storage system |
| US6415355B1 (en) * | 1998-05-11 | 2002-07-02 | Kabushiki Kaisha Toshiba | Combined disk array controller and cache control method for parity generation mode and data restoration mode |
| US6243795B1 (en) * | 1998-08-04 | 2001-06-05 | The Board Of Governors For Higher Education, State Of Rhode Island And Providence Plantations | Redundant, asymmetrically parallel disk cache for a data storage system |
| JP4392877B2 (ja) * | 1998-09-18 | 2010-01-06 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| US6298425B1 (en) * | 1999-01-12 | 2001-10-02 | Compaq Computer Corp. | Computer disk management system using doublet A-B logging |
| JP2001166993A (ja) * | 1999-12-13 | 2001-06-22 | Hitachi Ltd | 記憶制御装置およびキャッシュメモリの制御方法 |
| US6606714B1 (en) * | 2000-04-17 | 2003-08-12 | Western Digital Technologies, Inc. | Disk drive using defect list to perform uninterrupted writing of non-relocated data blocks and caching of relocated data blocks for deferred writing |
| GB0010648D0 (en) * | 2000-05-04 | 2000-06-28 | Ibm | Methods,apparatus and system for caching data |
| JP3705731B2 (ja) * | 2000-06-05 | 2005-10-12 | 富士通株式会社 | 入出力制御装置 |
| US6591335B1 (en) * | 2000-09-29 | 2003-07-08 | Emc Corporation | Fault tolerant dual cache system |
| US6530003B2 (en) * | 2001-07-26 | 2003-03-04 | International Business Machines Corporation | Method and system for maintaining data coherency in a dual input/output adapter utilizing clustered adapters |
-
2001
- 2001-12-20 JP JP2001388162A patent/JP4209108B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-21 US US10/105,711 patent/US20030120862A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003186626A (ja) | 2003-07-04 |
| US20030120862A1 (en) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6370611B1 (en) | Raid XOR operations to synchronous DRAM using a read buffer and pipelining of synchronous DRAM burst read data | |
| JP3697395B2 (ja) | 異なるデータ構造を格納するための方法及び装置 | |
| WO1997044735A1 (en) | Redundant disc computer having targeted data broadcast | |
| JP3661205B2 (ja) | ディスクアレイシステムおよびディスクアレイシステムのパリティデータの生成方法 | |
| US6370616B1 (en) | Memory interface controller for datum raid operations with a datum multiplier | |
| JPH07219719A (ja) | 記憶装置及び方法 | |
| JP4209108B2 (ja) | 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ | |
| JP2001100939A (ja) | ディスクアレイ装置およびディスクアレイの制御方法 | |
| JPH08234928A (ja) | 情報記憶制御装置 | |
| JP3555871B2 (ja) | ディスクアレイ装置 | |
| JPH1166693A (ja) | アレイディスク処理装置 | |
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| JP3615250B2 (ja) | ディスクアレイ装置 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JP3288071B2 (ja) | 情報変換処理装置および情報転送制御方法 | |
| JP2001014219A (ja) | キャッシュ制御方法及びその装置 | |
| JPH11175261A (ja) | ディスクの制御方法 | |
| JP2994917B2 (ja) | 記憶システム | |
| JP2001175422A (ja) | ディスクアレイ装置 | |
| JP3243656B2 (ja) | ディスクアレイ装置 | |
| JPH08202505A (ja) | アレイ型記憶装置 | |
| JP2845770B2 (ja) | ディスクアレイ装置 | |
| JP2002251332A (ja) | ディスク制御装置 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JP2001125753A (ja) | ディスクアレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040720 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040720 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070313 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |