JP4962444B2 - 半導体メモリ検査装置 - Google Patents

Description

本発明は、半導体メモリ検査装置に関し、詳しくは、フェイルビットマップデータの表示解析に関するものである。

図５は従来の半導体メモリ検査装置による半導体メモリの検査説明図であり、（Ａ）は検査のブロック図を示し、（Ｂ）はフェイルビットマップの具体例を示し、（Ｃ）は（Ｂ）に示すフェイルビットマップの論理演算例を示している。

図５（Ａ）において、半導体メモリ検査装置２００のうち、検査部２１０とＧＵＩ部２２０を示している。検査部２１０の検査回路２１１は、被検査対象デバイス（以下ＤＵＴという）である半導体メモリ１００の各記憶セルに対して検査用データの書き込み/読み出しを行って記憶セルの不良の有無を判定し、それらの判定結果はフェイル情報としてフェイルメモリ（以下ＦＭという）２１２に格納される。

ＧＵＩ部２２０は、一連の検査が終了すると、ＦＭ２１２からＤＵＴ１００であるウェハ上のチップのそれぞれについてフェイルになったアドレス情報を受け取り、ビットマップデータに加工してビットマップ表示部２２１に図５（Ｂ）に示すようなフェイルセルの分布状態を表示する。

また、ＧＵＩ部２２０は、重ね合わせ条件設定部２２３でＡＮＤ，ＯＲ，ＥＯＲ，ＭＡＳＫの中から択一的に設定される論理演算条件に基づき、重ね合わせの対象となる（Ｂ）に示すフェイルビットマップ１と２の重ね合わせ論理演算を行って、（Ｃ）に示すフェイルビットマップの論理演算結果のいずれかをビットマップ表示部２２１に表示したり、このビットマップ表示部２２１に表示された論理演算結果のフェイルカウント値をフェイルカウント表示部２２２に表示する。

さらに、ＧＵＩ部２２０は、この他、図示しないフェイル情報表示部にチップごとにフェイルアドレスの検索・フェイル数の取得などの各種テキスト情報を表示したり、所望のフェイル検索条件に基づくフェイルチップ検索なども行う。

特許文献１には、半導体ウェハのメモリセルの不良情報をインターネットやイントラネットを介して開示する構成が開示されている。特許文献２には、フェイルビットマップ同士の重ね合わせ操作の簡略化に関する構成が開示されている。

特開平１０−３０８０９９ 特開平２００２−１６２４４９

しかし、図５の構成におけるＧＵＩ部２２０の重ね合わせ条件設定部２２３は、１つの重ね合わせ条件しか設定できず、多重の重ね合わせ条件を組み合わせることはできない。

また、フェイルカウント表示部２２２は、重ね合わせ結果であるフェイルビットマップデータのフェイルカウント合計数をただ表示するのみであり、解析ツールとしての機能が弱かった。

本発明は、このような課題を解決するものであり、その目的は、フェイルビットマップの重ね合わせ論理演算にあたって多重の重ね合わせ条件を組み合わせることができ、重ね合わせ後のフェイルカウント表示を一致・不一致別に表示することで解析ツールとしての機能を充実させることができる半導体メモリ検査装置を提供することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数のフェイルデータを重ね合わせ条件設定部により設定される重ね合わせ条件に基づいて重ね合わせて所定の演算を行い、演算結果を表示するように構成された半導体メモリ検査装置であって、
前記重ね合わせ条件設定部は、
論理演算条件を選択する論理演算条件選択部と、
重ね合わせる対象データを選択する重ね合わせ対象データ選択部と、
マスク表示するか否かを選択するとともにどのマスクデータを使用するかを選択するマスクデータ選択部と、
フェイルカウントの算出方法を選択するフェイルカウント方法選択部、
とで構成されていることを特徴とする。

請求項２記載の発明は、請求項１記載の半導体メモリ検査装置において、
前記半導体メモリ検査装置には、フェイルチップ検索条件を設定するチップ検索条件設定部をさらに設けたことを特徴とする。

請求項３記載の発明は、請求項２に記載の半導体メモリ検査装置において、
前記フェイルチップ検索条件は、ウェハ単位、セルアレイ単位、ウェハのロット単位のいずれかで設定することを特徴とする。

請求項４記載の発明は、請求項１〜請求項３のいずれかに記載の半導体メモリ検査装置において、
前記フェイルデータは、フェイルビットマップデータであることを特徴とする。

請求項１〜請求項４のいずれかに記載の半導体メモリ検査装置において、
前記検査結果が、ネットワークを介して関係者に開示されることを特徴とする。

本発明によれば、解析ツールとしての機能を充実させることができる。

以下、本発明について、図面を用いて詳細に説明する。図１は本発明に基づく半導体メモリ検査装置による半導体メモリの検査のブロック図であり、図５と共通する部分には同一符号を付けている。図１と図５の相違点は、ＧＵＩ部２２０における重ね合わせ条件設定部２２４の構成にある。

図１の重ね合わせ条件設定部２２４は、論理演算条件ＡＮＤ，ＯＲ，ＥＯＲを選択する論理演算条件選択部２２４ａと、重ね合わせる対象データを選択する重ね合わせ対象データ選択部２２４ｂと、マスク表示するか否かを選択するとともにどのマスクデータを使用するかを選択するマスクデータ選択部２２４ｃと、フェイルカウントの算出方法を選択するフェイルカウント方法選択部２２４ｄとで構成されている。

すなわち、従来の構成では１つしか選択できなかった重ね合わせ条件を、「論理演算条件」と「マスク条件」の２つに分けている。ここでは、「マスク条件」は選択性としている。

図２は、図１の重ね合わせ条件設定部２２４を含むＧＵＩ部２２０の機能ブロック図である。論理演算条件選択部２２４ａは、論理演算条件格納部２２５ａに格納されている論理演算条件ＡＮＤ，ＯＲ，ＥＯＲの中からいずれかを選択して、フェイルビットマップ重ね合わせ表示解析部２２６に出力する。

重ね合わせ対象データ選択部２２４ｂは、重ね合わせ対象データ格納部２２５ｂに格納されている重ね合わせ対象データＤａｔａ１００，Ｄａｔａ２００の中から対象とするデータを選択して、フェイルビットマップ重ね合わせ表示解析部２２６に出力する。

マスクデータ選択部２２４ｃは、マスク表示を選択すると、マスクデータ格納部２２５ｃに格納されているマスクデータの中から使用するマスクデータＤａｔａＭａｓｋを選択して、フェイルビットマップ重ね合わせ表示解析部２２６に出力する。

フェイルカウント方法選択部２２４ｄは、フェイルカウント方法格納部２２５ｄに格納されているフェイルカウント算出方法の中から使用するフェイルカウント算出方法を選択して、フェイルビットマップ重ね合わせ表示解析部２２６に出力する。

フェイルビットマップ重ね合わせ表示解析部２２６は、重ね合わせ条件設定部２２４の設定に基づきこれら各格納部２２５ａ〜２２５ｄから読み出し入力された重ね合わせ条件に基づいて、重ね合わせ対象データに対するフェイルビットマップ重ね合わせ表示解析処理を実行し、それらの結果をビットマップ表示部２２１およびフェイルカウント表示部２２２に表示する。

図３は、図１のＧＵＩ部２２０におけるフェイルビットマップ重ね合わせ表示解析処理の流れを説明するフローチャートである。ユーザは、まず、論理演算条件選択部２２４ａで論理演算条件を選択設定し（ＳＰ１）、続いて重ね合わせ対象データ選択部２２４ｂで対象データを選択する（ＳＰ２）。本実施例では、論理演算条件としてＯＲが選択され、対象データとして図４（Ａ）に示すＤａｔａ１００とＤａｔａ２００が選択されたものとする。

次に、ＭＡＳＫ条件を使用するかどうかの設定を行い（ＳＰ３）、使用する場合はＭＡＳＫデータを選択する（ＳＰ４）。本実施例では、ＭＡＳＫデータとして図４（Ａ）に示すＤａｔａＭａｓｋが選択されたものとする。ＭＡＳＫ条件を使用しない場合には、フェイル算出方法の設定ステップに移行する。

そして、フェイル算出方法を設定する（ＳＰ５）。このとき、両データにフェイルが存在する場合を「一致フェイル」（ＡＮＤ）、どちらか一方にのみ存在するフェイルを「不一致フェイル」（ＥＯＲ）とし、両者を区別してフェイル数をカウントする。算出方法がトータルの場合は、「一致フェイル」と「不一致フェイル」を足し合わせた結果を表示する。ここまでがユーザによる個別設定となる。

ＧＵＩ部２２０の内部では、これらの重ね合わせ条件設定に基づいて、図４（Ｂ）に示すようなフェイルビットマップデータの重ね合わせとフェイル算出を行う（ＳＰ６）。具体的には、論理演算条件がＯＲの場合、Ｄａｔａ１００とＤａｔａ２００のアドレス座標（０，０）から順に論理演算を行い、演算結果を求める。

ＭＡＳＫ条件を使用する場合、前述（ＳＰ６）の論理演算結果に対してＭＡＳＫする領域をＰＡＳＳと判断して図４（Ｃ）に示すような重ね合わせを行い、論理演算時に算出したフェイル数からマスクされた部分を減算する。このようなビットマップデータの重ね合わせ結果はビットマップ表示部２２１で表示され、算出されたフェイル数はフェイルカウント表示部２２２で表示される。

なお、ＭＡＳＫの重ね合わせのみを行いたい場合は、論理演算対象データを１つにすることで実現できる。対象データが１つの場合は、論理演算を行わない。

これにより、ユーザは、フェイルビットマップの重ね合わせ論理演算にあたって多重の重ね合わせ条件を組み合わせることができ、重ね合わせ後のフェイルカウント表示を一致・不一致別に表示することで解析ツールとしての機能を充実させることができる半導体メモリ検査装置を得ることができる。

なお、検索条件としては、ウェハ単位やセルアレイ単位を設定してもよい。たとえばウェハ単位で検索を行うことにより、複数の検索対象ウェハの中から、チップ検索条件設定部で設定されたフェイルチップ検索条件と一致したチップを含むウェハを検索することができる。この場合、共通の画面に複数の検索対象ウェハを表示しておき、フェイルチップ検索条件と一致したチップを含むウェハを、他のウェハとは異なる表示形態で強調表示することにより、ウェハ単位での大局的なフェイルチップの発生状況を的確に把握することができる。

また、検索条件をウェハのロット単位に設定することにより、特定のフェイルチップの発生状況をロット固有の特異性の有無として解析することもできる。

さらに、このような検索結果を、インターネットやイントラネットを介して複数の関係者が必要に応じて見られるようにしてもよい。これにより、たとえば半導体メモリの生産部署と開発部署と品質管理部署など、海外を含む遠隔地であっても検索結果を共有することができ、各部署の視点から不具合を発見したり対策を見出した場合に迅速に意見交換を行って最適な対応処置をすることができる。

以上説明したように、本発明によれば、解析ツールとしての機能が充実した半導体メモリ検査装置が実現でき、半導体メモリのフェイル解析作業を効率よく行える。

本発明に基づく半導体メモリ検査装置による半導体メモリの検査説明図である。 図１の重ね合わせ条件設定部２２４を含むＧＵＩ部２２０の機能ブロック図である。 図１のＧＵＩ部２２０におけるフェイルビットマップ重ね合わせ表示解析処理の流れを説明するフローチャートである。 本発明におけるフェイルビットマップの説明図である。 従来の半導体メモリ検査装置による半導体メモリの検査説明図である。

符号の説明

１００ 被検査対象デバイス（ＤＵＴ）
２００ 半導体メモリ検査装置
２１０ 検査部
２１１ 検査回路
２１２ フェイルメモリ（ＦＭ）
２２０ ＧＵＩ部
２２１ ウェハビットマップ表示部
２２２ フェイル情報表示部
２２４ 重ね合わせ条件設定部
２２４ａ 論理演算条件選択部
２２４ｂ 重ね合わせ対象データ選択部
２２４ｃ マスクデータ選択部
２２４ｄ フェイルカウント方法選択部

Claims (5)

1. 複数のフェイルデータを重ね合わせ条件設定部により設定される重ね合わせ条件に基づいて重ね合わせて所定の演算を行い、演算結果を表示するように構成された半導体メモリ検査装置であって、
   前記重ね合わせ条件設定部は、
   論理演算条件を選択する論理演算条件選択部と、
   重ね合わせる対象データを選択する重ね合わせ対象データ選択部と、
   マスク表示するか否かを選択するとともにどのマスクデータを使用するかを選択するマスクデータ選択部と、
   フェイルカウントの算出方法を選択するフェイルカウント方法選択部、
   とで構成されていることを特徴とする半導体メモリ検査装置。
2. 前記半導体メモリ検査装置には、フェイルチップ検索条件を設定するチップ検索条件設定部をさらに設けたことを特徴とする請求項１記載の半導体メモリ検査装置。
3. 前記フェイルチップ検索条件は、ウェハ単位、セルアレイ単位、ウェハのロット単位のいずれかで設定することを特徴とする請求項２に記載の半導体メモリ検査装置。
4. 前記フェイルデータは、フェイルビットマップデータであることを特徴とする請求項１〜請求項３のいずれかに記載の半導体メモリ検査装置。
5. 前記検査結果が、ネットワークを介して関係者に開示されることを特徴とする請求項１〜請求項４のいずれかに記載の半導体メモリ検査装置。

Images