JP4826951B2 - Icテスタ校正方法 - Google Patents

Icテスタ校正方法 Download PDF

Info

Publication number
JP4826951B2
JP4826951B2 JP2006298791A JP2006298791A JP4826951B2 JP 4826951 B2 JP4826951 B2 JP 4826951B2 JP 2006298791 A JP2006298791 A JP 2006298791A JP 2006298791 A JP2006298791 A JP 2006298791A JP 4826951 B2 JP4826951 B2 JP 4826951B2
Authority
JP
Japan
Prior art keywords
tester
calibration
accuracy
standard
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006298791A
Other languages
English (en)
Other versions
JP2008116281A (ja
Inventor
倫孝 澤本
幸生 浅見
友明 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006298791A priority Critical patent/JP4826951B2/ja
Publication of JP2008116281A publication Critical patent/JP2008116281A/ja
Application granted granted Critical
Publication of JP4826951B2 publication Critical patent/JP4826951B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ICテスタのトレーサビリティを確保するICテスタ校正方法に関するものである。
電子計測器の一種であるIC(Integrated Circuit)テスタは、確度の仕様でその精度を規定しているが、確度を保証する仕組みがなければ、その指示は信用できないため、トレーサビリティの概念が国家標準として設定されている。トレーサビリティとは、JIS(Japanese Industrial Standard)によれば、「標準機または計測器が、より高位の測定標準によって次々と校正され、国家標準・国際標準につながる経路が確立されていること(JIS Z 8103)」を言う。ICテスタなどの電子計測器のトレーサビリティは、一般に、国家標準(特定標準器)−校正機関−メーカの標準器−実用の測定器という連鎖になる。
あらゆる外乱に対して強く、一旦校正すれば、何らメンテナンスすることなく連続して使用可能なICテスタが究極には望ましいが、外乱の影響による精度の低下を完全に排除することは困難である。したがって、計測器メーカでは自社で使用する現場測定器を自社の標準器で定期的に校正し、その標準器は定期的に国家で認められた校正機関に持ち込んで校正するという手順を踏む。
ただし、ICテスタの稼動を中止して行う必要のある定期的な校正を使用者に強制することは、使用者にストレスを与えるため、従来から、例えば特許文献1および2(特開平10−227837号公報および特開2004−163194号公報)に記載のように、ICテスタシステム自体が自動的に校正を行う自動校正機能を備えている。これによれば、使用者は、自ら定期校正をする必要がなく、校正が行われていることを意識しなくてすみ、ストレスを感じることが少ない。
従来、自動校正は、例えば、下記(1)〜(3)に記すいずれかの条件が成立した場合に実行され、これによって、ICテスタのトレーサビリティが確保されている。
(1)システム起動後一定時間(例えば30分)が経過したこと
(2)前回校正からの一定時間(推奨24時間)が経過したこと
(3)前回校正から所定の温度変化(推奨±3℃)があったこと
特開平10−227837号公報 特開2004−163194号公報
しかし、自動校正であっても、校正中はシステムを稼動させることができないことに変わりはない。図6は、従来の自動校正を行った場合の、1日のシステムの実動時間における、稼働時間と自動校正時間との比を示す図である。図6に示すように、稼働時間:自動校正時間=47:1であり、自動校正に費やされる相当に長い時間にわたって、システムを稼動させることができない。
また、テスタピンの例えば出力電流・電圧値のみを校正項目としている場合であっても、信号周波数その他の校正項目の増加、ピン数自体の増加によって、将来、自動校正には、より長い時間がかかることが予想される。
さらに、電源に近い場所で稼動するICテスタは他のICテスタより電磁波の影響を受けやすいとか、プラント内やシステム内の空気の対流によって特定の場所で稼動するICテスタは温度変化の影響を受けやすいといった外乱を将来受けることもある。かかる外乱に応じて、従来の単なる計時的な条件での自動校正実行に加えて、外乱の影響を排除するための自動校正を実行する追加条件が課される可能性もある。これにより、自動校正はより頻繁に行われることとなり、1日のうち自動校正に費やされる時間はより増大する可能性が大きい。
本発明はこのような課題に鑑み、自動校正の時間を短縮しつつ、あるいは大幅に増大させることなく、ICテスタシステムのトレーサビリティを確保することを目的とする。
本発明によるICテスタ校正方法は、上述の課題を解決するために、複数のピンを有するICテスタの個々のピンが、規格下限値から規格上限値までの範囲を有する規格幅に属する出力値を出力するか否かによって、ICテスタがその規格精度を有するか否かをピン毎に診断する精度診断工程と、ICテスタの稼動中に所定の条件が成立した場合に稼働を中止して実行する高精度診断工程であって、ICテスタの個々のピンが、下限判定値から上限判定値までの、規格幅より狭い範囲を有する判定幅に属する出力値を出力するか否かによって、ICテスタがその規格精度を有するか否かをピン毎に診断する高精度診断工程と、高精度診断工程にて規格精度を有しないと診断したピンについてのみ校正を行う校正工程とを含み、校正工程の後に再びICテスタの稼働を開始することを特徴とする。
上述の校正工程では、高精度診断工程で得られた最新および過去の1回以上の出力値に基づき、次回の高精度診断工程での出力値が判定幅に属さなくなることが予想されるピンについても校正を行ってよい。
上述の所定の条件は、次のいずれかとしてよい。すなわち、ICテスタ起動から一定時間が経過したこと、前回の校正工程から一定時間が経過したこと、あるいは、前回の校正工程から所定の温度変化があったこと、のいずれかとしてよい。
本発明によれば、テスタモジュールの有するピンのうち、校正対象となるピンを限定することにより、校正の時間を短縮し、あるいは大幅に増大させることなく、ICテスタシステムのトレーサビリティを確保できる。
次に添付図面を参照して本発明によるICテスタの実施例を詳細に説明する。図中、本発明に直接関係のない要素は図示を省略する。また、同様の要素は同一の参照符号によって表示する。
図1は本発明によるICテスタ校正方法を適用するテスタシステムの一例を示すブロック図である。テスタシステム10は、複数のICテスタモジュール12A、12B、12Cと、これらを制御するテスタコントローラ14とを含み、これらはすべてバス16を介して接続されている。各ICテスタモジュール12A、12B、12Cは複数のピンを有し、その数は、例えば768ピンとしてよい。なおICテスタモジュールは図示の簡略化のため図1には3つしか示していないものの、これ以上の数、存在してもよいことは言うまでもない。
ICテスタモジュール12A、12B、12Cは、それぞれ、計時機能を有する制御部20A、20B、20Cと、メモリ22A、22B、22Cと、温度センサ24A、24B、24Cとを含み、これらによって、ICテスタモジュールの精度診断、高精度診断および自動校正の各工程を行う。なお、これらの工程はテスタコントローラ14によって行ってもよい。これらの工程の詳細については、後続の図2とともに説明する。
図2は図1に示す制御部20A、20B、20Cで行われる、本発明によるICテスタ校正方法の実施形態を示すフローチャートである。各ICテスタモジュール12A、12B、12Cの校正方法は同様であるため、以下、ICテスタモジュール12Aについて、制御部20A、メモリ22A、温度センサ24Aの行うICテスタ校正方法について説明する。
テスタシステム10が起動されると、制御部20Aは、まず、ICテスタモジュール12Aの初期校正(ステップS30)を行い、トレーサビリティ確保のため、校正の内容を含む校正データをメモリ22Aに格納する。
図3(a)は、次に制御部20Aが行う精度診断(図2のステップS32)で使用する規格幅WSを示す図である。精度診断ステップS32では、制御部20Aは、ICテスタモジュール12Aの有する個々のピンが、図3(a)に示す規格下限値SLから規格上限値SUまでの範囲を有する規格幅WSに属する出力値を出力するか否かによって、ICテスタモジュール12Aがその規格精度を有するか否かをピン毎に診断する。規格幅WSは、その中央に、最も理想的な規格値Sを含む。この診断の結果である出力値(診断データ)も、制御部20Aは、トレーサビリティ確保のため、メモリ22Aに格納する。
上述の精度診断ステップS32の後、ICテスタモジュール12Aは稼動を開始する(ステップS34)。ここで、ユーザの手動操作による初期校正を行うか否かの判断(ステップS36)をするが、これは何らかの事情が生じた場合に、ユーザが自己の判断にて行ってよいものである。
ICテスタモジュール12Aの稼動(ステップ34)は、所定の条件が成立するまで続けられる(ステップS38)。ここで所定の条件とは、次のいずれかとしてよい。すなわち、テスタシステム10の起動から一定時間(例えば30分)が経過したこと、前回の自動校正(後述するステップS42)から一定時間(推奨24時間)が経過したこと、あるいは温度セン24Aが前回の自動校正から所定の温度変化(推奨±3℃)があったことを検知したこと、のいずれかとしてよい。
(ICテスタ校正方法の第1の実施形態)
ステップS38にて所定の条件が成立した場合、制御部20Aは、高精度診断ステップS40を行う。図3(b)は、図2の高精度診断ステップS40での診断方法の一例を示す図である。本ステップS40では、ICテスタモジュール12Aの個々のピンが、下限判定値DLから上限判定値DUまでの、規格幅WSより狭い範囲を有する判定幅WDに属する出力値を出力するか否かによって、ICテスタモジュール12Aがその規格精度を有するか否かをピン毎に診断する。判定幅WDも、規格幅WSと同様に、その中央に、最も理想的な規格値Sを含む。
制御部20Aは、上述の高精度診断ステップS40で規格精度を有しない(診断フェイル)と診断したピンについてのみ、自動的に校正を行う(ステップS42)。この自動校正は、校正すべき項目(出力電流値や出力電圧値など)が複数ある場合には、診断フェイルとなった項目についてのみ、行えばよい。
このように、本発明によれば、高精度診断ステップS40にて、校正すべきピン/項目が選別され、全ピン/全項目について自動的に校正する必要がなくなる。これは、高精度診断ステップS40で用いられる、図3(b)の判定幅WDが、通常の精度診断で用いられる図3(a)の規格幅WSより狭い、より厳しい判定基準であるため、かかる判定幅WDを用いた高精度診断をパスしたピン/項目については、敢えて自動校正を行わなくとも、規格精度を有していると判定してよいからである。
図5は、本実施形態との比較例である校正方法を示すフローチャートである。以下、図5について、図2との相違点のみ説明する。図5には、図2における高精度診断ステップS40がなく、一定条件が成立すると、全ピン/全項目について、自動校正を行っている(ステップS44)。したがって、本発明の上述の実施形態は、比較例である図5に示す校正方法に比較して、自動校正が行われるピン数/項目数が削減され、自動校正に費やされる時間が短縮される利点が得られる。
一方、本発明の実施形態である図2では、比較例である図5にない高精度診断ステップS40を行っている。しかし、自動校正にかかる時間と、精度診断にかかる時間とを比較すると、自動校正:精度診断=30:1であり、精度診断に要する時間の方が圧倒的に短い。これは、校正では、ノイズ影響を低減させるために、測定回数を増やし平均化を行っているため、診断時間に比べ、非常に時間が掛かる仕組みとなっているからである。したがって、図2にて行われる高精度診断ステップS40に費やされる時間と、限られたピン/項目について行われる自動校正ステップS42に費やされる時間とを加算しても、図5で行われる全ピン/全項目についての自動校正ステップS44に費やされる時間より格段に短くて済む。
(ICテスタ校正方法の第2の実施形態)
図2のステップS38にて所定の条件が成立した場合に制御部20Aが行う高精度診断ステップS40は、次のような方法で行ってもよい。図4は、図2の高精度診断ステップS40での診断方法の他の例を示す図である。この診断にて使用する判定幅WDは、図3(b)に示したものと同様でよい。制御部20Aは、自動校正ステップS42において、まず、図3(b)にて説明したのと同様に、出力値が判定幅WDから逸脱し、診断フェイルとなった項目/ピンを自動校正する。
制御部20Aは自動校正ステップS42において、さらに、高精度診断ステップS40で得られた図4(a)(b)に示す最新および過去の1回以上の出力値に基づき、次回の高精度診断ステップS40での出力値を予測し、それが図4(c)に示すように、判定幅WDに属さなくなることが予想されると、かかる出力値が予想されるピン/項目についても、自動的に校正を行う。本実施形態では、図4に示すように、図4(a)の過去の出力値、図4(b)の最新の出力値をメモリ22Aに保存しておき、時間経過によるドリフト成分(図4における値V2と値V1との差)を予測して、次回の高精度診断ステップS40にて、図4(c)に示すような判定幅WDを逸脱する出力値V3が出力されることを予測し、かかる診断フェイルが予想されるピンに対して、診断フェイルが発生する前に、自動校正を行い、トレーサビリティを確保する。
ここで、予測の方法としては、過去に得られたドリフト成分が次回も線形に生じるという予測に基づいて次回の出力値を予測してもよいし、過去のドリフト成分が、図4に示すように、非線形の、例えば指数関数的に生じるという予測に基づいて、次回の出力値を予測してもよい。
本実施形態によれば、判定幅WDからの逸脱が予想されるピン/項目について、早期に自動校正を行うことができる利点が得られる。一方、本実施形態によれば、単に判定幅WDを逸脱する出力値が得られたピン/項目について自動校正を行う場合と比較して、自動校正が行われるピンの数は増えることとなるが、依然として、比較例である図5に比較しても、自動校正が行われるピン/項目は削減され、自動校正に費やされる時間は格段に短くて済む。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はこれらの実施形態に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は、ICテスタのトレーサビリティを確保するICテスタ校正方法に適用可能である。
本発明によるICテスタ校正方法を適用するテスタシステムの一例を示すブロック図である。 図1に示す制御部で行われる、本発明によるICテスタ校正方法の実施形態を示すフローチャートである。 (a)は、図2の精度診断で使用する規格幅を示す図であり、(b)は、図2の高精度診断ステップでの診断方法の一例を示す図である。 図2の高精度診断ステップでの診断方法の他の例を示す図である。 本発明の実施形態との比較例である校正方法を示すフローチャートである。 従来の自動校正を行った場合の、1日のシステムの実動時間における、稼働時間と自動校正時間との比を示す図である。
符号の説明
10 テスタシステム
12A、12B、12C ICテスタモジュール
14 テスタコントローラ
16 バス
20A、20B、20C 制御部
22A、22B、22C メモリ

Claims (5)

  1. 複数のピンを有するICテスタの個々のピンが、規格下限値から規格上限値までの範囲を有する規格幅に属する出力値を出力するか否かによって、ICテスタがその規格精度を有するか否かをピン毎に診断する精度診断工程と、
    前記ICテスタの稼動中に所定の条件が成立した場合に稼働を中止して実行する高精度診断工程であって、前記ICテスタの個々のピンが、下限判定値から上限判定値までの、前記規格幅より狭い範囲を有する判定幅に属する出力値を出力するか否かによって、前記ICテスタがその規格精度を有するか否かをピン毎に診断する高精度診断工程と、
    該高精度診断工程にて規格精度を有しないと診断したピンについてのみ校正を行う校正工程とを含み、
    前記校正工程の後に再び前記ICテスタの稼働を開始することを特徴とする、ICテスタ校正方法。
  2. 前記校正工程では、前記高精度診断工程で得られた最新および過去の1回以上の出力値に基づき、次回の高精度診断工程での出力値が前記判定幅に属さなくなることが予想されるピンについても校正を行うことを特徴とする、請求項1に記載のICテスタ校正方法。
  3. 前記所定の条件は、前記ICテスタ起動から一定時間が経過したことであることを特徴とする、請求項1または2に記載のICテスタ校正方法。
  4. 前記所定の条件は、前回の校正工程から一定時間が経過したことであることを特徴とする、請求項1または2に記載のICテスタ校正方法。
  5. 前記所定の条件は、前回の校正工程から所定の温度変化があったことであることを特徴とする、請求項1または2に記載のICテスタ校正方法。
JP2006298791A 2006-11-02 2006-11-02 Icテスタ校正方法 Active JP4826951B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006298791A JP4826951B2 (ja) 2006-11-02 2006-11-02 Icテスタ校正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006298791A JP4826951B2 (ja) 2006-11-02 2006-11-02 Icテスタ校正方法

Publications (2)

Publication Number Publication Date
JP2008116281A JP2008116281A (ja) 2008-05-22
JP4826951B2 true JP4826951B2 (ja) 2011-11-30

Family

ID=39502334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006298791A Active JP4826951B2 (ja) 2006-11-02 2006-11-02 Icテスタ校正方法

Country Status (1)

Country Link
JP (1) JP4826951B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394966B (zh) * 2009-02-11 2013-05-01 King Yuan Electronics Co Ltd A semiconductor test system with self - test for the electrical channel of the probe seat
CN115856750B (zh) * 2023-02-23 2024-01-30 南京宏泰半导体科技股份有限公司 一种soc测试系统快速校准装置及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170603A (ja) * 1996-12-13 1998-06-26 Ando Electric Co Ltd Icテスタのキャリブレーション方法
JP4378046B2 (ja) * 2000-09-20 2009-12-02 株式会社アドバンテスト 半導体試験装置
JP4591105B2 (ja) * 2004-05-31 2010-12-01 横河電機株式会社 校正方法
JP2006253556A (ja) * 2005-03-14 2006-09-21 Jeol Ltd 荷電粒子ビーム描画装置の校正方法

Also Published As

Publication number Publication date
JP2008116281A (ja) 2008-05-22

Similar Documents

Publication Publication Date Title
JP2010101741A (ja) 温度測定回路、エンコーダシステムおよび温度測定方法
JP6637374B2 (ja) 半導体装置及び温度センサ
US20170338831A1 (en) A/d conversion circuit
US20160349316A1 (en) Method for characterizing the operation of a digital electronic circuit and digital electronic circuit
EP2128635B1 (en) Semiconductor integrated circuit, control method, and information processing apparatus
JP4826951B2 (ja) Icテスタ校正方法
JP2010092306A (ja) データ処理装置
EP3726233B1 (en) Chip health monitor
US20050110513A1 (en) Semiconductor test module and method of testing semiconductor device
JPWO2008152695A1 (ja) 電子装置、電子装置の試験方法
JP2008275448A (ja) 半導体試験装置
US7260490B2 (en) Method for measuring a delay time of a digital circuit and corresponding device and digital circuit
JP5794940B2 (ja) 集積回路装置
JP2018044786A (ja) 半導体装置、及び半導体装置のスクリーニング方法
JP5120614B2 (ja) 半導体テスト装置
EP4293366A1 (en) Signal processing circuit, controller, environment forming device, and signal processing method
JP5497610B2 (ja) 電子機器及び内部時計のクロック周波数補正方法
JPH1078464A (ja) 電子機器の故障予測方法及び装置
JP2017091592A (ja) メモリ素子の動作マージン確認装置及び動作マージン確認方法
JP2011191261A (ja) 半導体集積回路及びその制御方法
JP2020052061A (ja) 温度測定方法
JP3088416B1 (ja) 半導体装置のテスト方法
CN117873209A (zh) 一种接近传感器温度自动调节方法
JP5381767B2 (ja) 半導体集積回路及び半導体集積回路の試験方法
CN117930941A (zh) 一种时钟频率自动校准电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4826951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170922

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170922

Year of fee payment: 6

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170922

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250