JP4378046B2 - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP4378046B2 JP4378046B2 JP2000290356A JP2000290356A JP4378046B2 JP 4378046 B2 JP4378046 B2 JP 4378046B2 JP 2000290356 A JP2000290356 A JP 2000290356A JP 2000290356 A JP2000290356 A JP 2000290356A JP 4378046 B2 JP4378046 B2 JP 4378046B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- calibration
- semiconductor test
- test apparatus
- environment information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体試験装置が備える校正（キャリブレーション）の管理を的確に行える半導体試験装置に関する。特に、校正対象の装置、例えば交換可能なボードの個々に対して、ボード交換に係る校正管理を的確に行えるようにする半導体試験装置に関する。
【０００２】
【従来の技術】
図１は半導体試験装置の概念構成図である。この要部構成要素はタイミング発生器ＴＧと、パターン発生器ＡＬＰＧと、プログラマブル・データ・セレクタＰＤＳと、波形整形器ＦＣと、ピンエレクトロニクスＰＥと、ＰＰＳ６０と、ＶＩ７０と、ＶＯ８０と、論理比較器ＳＣと、アドレス・フェイル・メモリＡＦＭとを備える。ここで、半導体試験装置は公知であり技術的に良く知られている為、本願に係る要部を除き、その他の信号や構成要素、及びその詳細説明については説明を要しない。
【０００３】
タイミング発生器（Timing Generator）ＴＧは、基準となるタイミングエッジのパルスやタイミング情報を発生するものである。例えば、試験周期（テストレート）ＲＣＬＫ１や、波形整形用のＡ、Ｂ、Ｃクロック（ＡＣＬＫ〜ＣＣＬＫ）や、ストローブ用や、ドライバ・イネーブル用の信号を発生する。また、タイミングエッジの全チャンネル数はシステム構成にもよるが、数千チャンネルにも及ぶ。この為、複数枚に分割された同一回路内容のボードが、当該ユニットのボードスロットに実装されて使用に供される。
【０００４】
波形整形器ＦＣは、ＡＬＰＧからのパターンデータをＰＤＳを介して受けて、ＴＧからのＡ、Ｂ、Ｃクロックに基づいて、波形モードであるＮＲＺやＲＺやＥＯＲ（ＳＢＣ）等の波形を目的とする時間位相関係で波形整形して出力するものである。また、テスタチャンネルはシステム構成にもよるが、例えば１０００チャンネル以上にも及ぶ。この為、複数枚に分割された同一回路内容のボードが、当該ユニットのボードスロットに実装されて使用に供される。尚、パーピン型テスタでは、テスタピン単位に前記ＦＣ機能と上記ＴＧ機能とを同一ボードに実装する構成形態のものもある。
【０００５】
ＰＰＳ（Programmable Power Supply）６０は、主にＤＵＴへ直流電源を供給する複数チャンネル備える可変電源であり、且つ、実用精度の電源電流測定機能を内蔵している。また、ＰＰＳのチャンネル数はシステム構成にもよるが、数十チャンネル備えている。この為、複数枚に分割された同一回路内容のボードが、当該ユニットのボードスロットに実装されて使用に供される。
【０００６】
ＶＩ（Voltage Input）７０は、ピンエレクトロニクスＰＥ内に備える多数チャンネルのドライバＤＲへ、所定の直流電圧を個々に供給する。即ち、ＤＵＴへ印加する波形の出力振幅となるハイ／ローの直流電圧レベル（ＶＩＨ、ＶＩＬ）を供給する。また、ＶＩのチャンネル数はシステム構成にもよるが、例えば１０００チャンネル以上備えている。この為、複数枚に分割された同一回路内容のボードが、当該ユニットのボードスロットに実装されて使用に供される。
【０００７】
ＶＯ（Voltage-Output）８０は、ピンエレクトロニクスＰＥ内に備える多数チャンネルのコンパレータＣＰへ、所定の直流電圧を個々に供給する。即ち、ＤＵＴからのアナログ出力信号を論理信号に変換する為のスレッショルド・レベル電圧となる、基準の比較用電圧（ＶＯＨ、ＶＯＬ）を供給する。また、ＶＯのチャンネル数はシステム構成にもよるが、例えば１０００チャンネル以上備えている。この為、複数枚に分割された同一回路内容のボードが、当該ユニットのボードスロットに実装されて使用に供される。
【０００８】
上述したように、各ユニットには、同一回路内容のボードを複数枚実装されているものが多くある。このボードは、当該ユニットの他のボードスロットに差し替え交換が可能な共通ボード形態となっている。この為、例えば、デバイス試験に適用されないチャンネルのボードを、適用対象のボードスロットへ移動実装される場合や、２カ所のボードを入れ替えたりする場合もある。
また、システムの診断プログラムで不良が特定されたボードは、対応するスペアボードへ直ちに交換されて、システムの稼働率の低下を最小に抑えるようにしている。
【０００９】
ところで、同一回路内容のボードであっても、周知のように、実装部品のばらつきに伴って、回路の伝搬遅延量の偏差や、リニアリティ誤差や、温度依存特性のばらつき等がある。また、ボードを実装するスロット位置によって周囲温度に違いが存在する場合がある。これらに伴う特性ばらつきは、後述するキャリブレーション機能によって、補正されるようにしている。
【００１０】
次に、半導体試験装置はキャリブレーション機能を備えていて、システム・イニシャライズと、タイミング・キャリブレーションとの２種類がある。両者のキャリブレーション実行（校正実行）について図２を参照しながら説明する。
一方の、システム・イニシャライズは、テスト・プログラムに依存しない要素の補正であって、半導体試験装置の電源投入後、所定の安定時間（例えば３０分）経過後にシステムが、通常、自動的にシステム・イニシャライズ・プログラム”／ＩＮＩＴ”を起動して実行する。尚、ユーザーからもシステム・イニシャライズ・プログラム”／ＩＮＩＴ”を起動させることができ、昼夜連続稼働されるシステムの場合等に実用される。
このシステム・イニシャライズの主な補正項目としては、ＴＧの各エッジのスキュー補正、リニアリティ補正、ドライバ出力レベルのオフセット補正、コンパレータのスレッショルド・レベルの電圧オフセット補正、その他がある。
上記システム・イニシャライズの実行により得られたイニシャライズ・データ１００は記憶装置へ保存され、各ユニットが備える補正レジスタや補正メモリへ所定に設定される。
【００１１】
他方のタイミング・キャリブレーションは、ユーザーのテストプログラムに依存する、主にタイミングに係る要素の補正である。例えば、標準キャリブレーション（標準タイミング・キャリブレーション）と、任意レベル・キャリブレーション（ドライバ任意レベル・タイミング・キャリブレーション）とがある。この起動は、テストプログラム中の”CALL CALB”命令の記述により起動され、標準キャリブレーションや任意レベル・キャリブレーション等のＣＡＬパラメータの記述、即ちＣＡＬ条件に基づいて所定に実行される。
【００１２】
但し、以前のキャリブレーション実施により生成された同一ＣＡＬ条件のＣＡＬデータが記憶装置のＣＡＬファイル２００に存在する場合には、今回の環境温度が所定温度の変化以内であれば、ＣＡＬファイル２００に保存してある保存ＣＡＬデータを読み出して適用される結果、実際のＣＡＬ実行とはならない。テストプログラムは、種々のタイミング条件に頻繁に変更して試験実施され得る。これに伴い、タイミング条件の変更の為にキャリブレーションが”CALL CALB”命令により起動されるが、２度目以降のキャリブレーション実行は、上記保存ＣＡＬデータの適用によって、無用のキャリブレーション実行時間が削減される。これによって、デバイス試験のスループットの低下を防止可能としている。
尚、タイミング・キャリブレーションの主なＣＡＬ対象項目としては、例えばドライバ・ピン間スキュー、コンパレータ・ピン間スキュー 、ドライバ・コンパレータ間スキュー、ドライバ I/Oタイミング、その他がある。
【００１３】
次に、キャリブレーションに関する不具合について以下に説明する。
半導体試験装置は所定の測定精度を維持する為に、上述したキャリブレーション機能を備えていて、半導体試験装置の機種によって更新動作の条件は異なるが、次の更新動作条件で実行されるものと仮定する。
一方のシステム・イニシャライズ用のイニシャライズ・データ１００の更新動作条件としては、電源を再投入して装置全体の温度が安定した経時後にシステム・イニシャライズが実施される。即ち、常に更新される。
このことは、電源を再投入の都度、イニシャライズ・データ１００が更新されるので、その都度リニアリティ補正量やオフセット補正量が変化する可能性がある。補正はデジタルデータにより行われる為、例えば最下位側の１〜２ビットが電源再投入の都度変化する可能性がある。もしも前記補正量が変化すれば、電源再投入の前後におけるデバイスの相関性が、例えば±３０〜±５０ピコ秒異なってくる場合があり得る。このことは、特に、相関性が重要視される場合においては好ましくなく、この点において実用上の難点がある。
【００１４】
他方のタイミング・キャリブレーション用のＣＡＬファイル２００は、各ＣＡＬ条件毎に記憶装置に保存されている。この為、電源再投入後において、テストプログラム中の”CALL CALB”命令により起動されても、同一ＣＡＬ条件のものが記憶装置に存在する場合は、その補正データが適用される為、更新されないことになる。
ここで、電源の再投入には、単なる操業の停止後の電源投入と、不具合ボードの交換等のメンテナンス作業後の電源投入とがある。
例えばスペアボードに交換したり、ボードのスロット位置を入れ替えたりした後の電源再投入においては、更新されないので、正規の正しいキャリブレーション状態ではなくなる。この結果、正確なタイミング精度でデバイス試験が測定されなくなる可能性がある。
【００１５】
ところで、共通的に適用される各ボードはボード自身を特定する識別手段を備えていない。この為、通常は、作業者が全てキャリブレーション更新をするように指示したり、交換した当該ボードに係るキャリブレーション更新をするように指示したりしている。しかしながら、このような人為作業を要することは、デバイス試験の信頼性の観点からは好ましくなく、この点で実用上の難点がある。
【００１６】
また、メンテナンス作業の中で、寿命となったユニット電源の交換や、システムを構成するボードやオプションボード等を増減する場合があり、これらに伴いユニット電源の電源電圧を調整する場合がある。また、経時変化によりユニット電源の電源電圧が変化する場合もある。これらに伴って、電源電圧値が更新実行時の条件とは許容出来ない変化を示す場合がある。このような場合にも、タイミング・キャリブレーションを実際に実行させて、更新する必要性が生じる。
【００１７】
【発明が解決しようとする課題】
上述説明したように従来技術においては、単なる操業の停止後の電源再投入なのか、ボード交換等のメンテナンス作業後の電源再投入なのか、どのボードを交換したのかが、システム自身が自動的に認識することができない。
これに伴って、第１に、イニシャライズ・データは常に更新される結果、単なる電源再投入の場合には、電源再投入の前後におけるデバイスの相関性が重要な場合には、以前のＣＡＬ条件を適用した方が好ましい場合がある。
第２に、旧のＣＡＬ条件のままで、デバイス試験が実施されてしまう可能性がある。第３に、ユニット電源の電源電圧が変化した場合においてもＣＡＬ条件を更新した方が望ましい。これらの観点においては、好ましくなく実用上の難点がある。
そこで、本発明が解決しようとする課題は、キャリブレーションに係る要素の変化を検出する手段を備えて、ボード交換に係る校正管理を的確に行える半導体試験装置を提供することである。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、半導体試験装置自身を校正する機能を備える半導体試験装置において、
少なくともキャリブレーションに係るボードの個々に対して個々のボードを識別できるボードＩＤを当該ボードに付与するボードＩＤ付与手段を具備し、
ボードＩＤを備える個々のボードが装着されているボードのスロット位置情報を管理するボードスロット位置管理手段を具備し、
上記ボードＩＤ付与手段と上記ボードスロット位置管理手段とに基づいて、各ボード毎にシステム・イニシャライズ若しくはタイミング・キャリブレーションの実行の可否を判断し、前記判断に基づく対象ボードに対して校正（システム・イニシャライズ若しくはタイミング・キャリブレーションの一方又は両方の校正）を実行する校正実行制御手段を具備し、
以上を具備することを特徴とする半導体試験装置である。
上記発明によれば、キャリブレーションに係る要素の変化を検出する手段を備えて、ボード交換に係る校正管理を的確に行える半導体試験装置が実現できる。
【００１９】
上記課題を解決するために、半導体試験装置自身を校正して測定精度を維持管理するキャリブレーション機能を備える半導体試験装置において、
少なくともキャリブレーションに係るボードの個々に対して個々のボードを識別できるボードＩＤを当該ボードに付与して読出しするボードＩＤ付与手段を具備し、
ボードＩＤを備える個々のボードが装着されているボードのスロット位置情報を管理するボードスロット位置管理手段を具備し、
個々のボードＩＤ毎に、システム・イニシャライズ若しくはタイミング・キャリブレーションが実行されたときの環境情報を保存するキャリブレーション環境情報管理手段を具備し、
上記ボードＩＤ付与手段と上記ボードスロット位置管理手段と上記キャリブレーション環境情報管理手段とに基づいて、各ボード毎にシステム・イニシャライズ若しくはタイミング・キャリブレーションの実行の可否を判断し、前記判断に基づく対象ボードに対してシステム・イニシャライズ若しくはタイミング・キャリブレーションの一方又は両方を実行する校正実行制御手段を具備し、
以上を具備することを特徴とする半導体試験装置がある。
【００２０】
また、上述対象とする校正は電源投入後に行われるシステム・イニシャライズ若しくは試験条件に依存するタイミング・キャリブレーションの一方を対象とする校正、又は両方を対象とする校正である、ことを特徴とする上述半導体試験装置がある。
【００２１】
また、上述ボードＩＤ付与手段の一態様としては、無電源となっても消えない不揮発性記憶手段（例えばフラッシュメモリ）を各ボードへ読出し可能に備え、前記不揮発性記憶手段へ固有のＩＤ値を付与して適用する、ことを特徴とする上述半導体試験装置がある。
【００２２】
また、上述ボードスロット位置管理手段の一態様としては、当該ボードが装着されている装着位置を示す位置情報を上記不揮発性記憶手段へ格納し、若しくは半導体試験装置の記憶装置（例えばハードディスクＨＤＤ）へボードＩＤに対応付けして格納管理する、ことを特徴とする上述半導体試験装置がある。
【００２３】
また、上述キャリブレーション環境情報管理手段の一態様としては、ボードＩＤと、校正実行時の適用電源の電源電圧Ｖ１、Ｖ２とに基づいて校正実行を管理する管理手段、を少なくとも備えることを特徴とする上述半導体試験装置がある。
また、上述キャリブレーション環境情報管理手段の一態様としては、ボードＩＤと、校正実行時の環境温度Ｔ３とに基づいて校正実行を管理する管理手段、を少なくとも備えることを特徴とする上述半導体試験装置がある。
また、上述キャリブレーション環境情報管理手段の一態様としては、ボードＩＤと、校正実行時のキャリブレーション更新日時Ｄ４とに基づいて校正実行を管理する管理手段、を少なくとも備えることを特徴とする上述半導体試験装置がある。
【００２４】
また、上述キャリブレーション環境情報管理手段の一態様としては、ボードＩＤと、上記ボードスロット位置管理手段とに基づいて、交換されたボードを検出し、当該ボードを対象として校正実行を管理する管理手段、を少なくとも備えることを特徴とする上述半導体試験装置がある。
【００２５】
【発明の実施の形態】
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係が解決手段に必須であるとは限らない。更に、実施の形態で説明されている要素や接続関係の形容は、一例でありその形容内容のみに限定するものではない。
【００２６】
本発明について、図３と図４と図５と図６と図７と図８と図９とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また重複する部位の説明は省略する。
【００２７】
本願に係る要部構成は、図３に示すように、校正に係るボードを対象としてボードＩＤ付与手段ＭＵ１〜ＭＵ６と、記憶装置へボードＩＤ管理ファイル３００と、を追加して備える構成としている。他は同一要素であるからして説明を要しない。
【００２８】
ボードＩＤ管理ファイル３００の一形態が、図９に示すボードＩＤのみとする管理情報の例では、各装置のボードのスロット位置＃１〜＃５に対して、キャリブレーション実行時点に当該スロットへ実装されていたボードのボードＩＤの情報を更新保存する。ここで、キャリブレーションを適用するボードはシステム・イニシャライズとタイミング・キャリブレーションとで異なる場合があり、また両方に適用される場合とがある為に、前記ボードＩＤの情報はシステム・イニシャライズ用とタイミング・キャリブレーション用とに分けて個別に備えておく。図９の場合は、システム・イニシャライズ用とタイミング・キャリブレーション用との両方とも使用されるボードの場合と仮定する。
【００２９】
ボードＩＤの更新は、実際にキャリブレーション実行されたボードのみが、当該ボードＩＤを読み出して管理ファイルの対応する格納位置へ格納して更新する。この図９では、スロット位置＃１にはボードＩＤ”８０１”、＃２にはボードＩＤ”８０２”、＃３にはボードＩＤ”８０３”、＃４にはボードＩＤ”８０４”、＃５にはボードＩＤ”８０５”、が保存されていて、実装ボードと対応しているものと仮定する。
【００３０】
ボードＩＤ付与手段は、少なくとも各ボードを個別に特定可能とするボードＩＤを付与して備える。この為に、無電源となっても消えない記憶手段、例えばフラッシュメモリを各ボード毎に備える。ここの具体例では、校正実行時の管理情報（キャリブレーション環境情報）、例えば環境温度、電源電圧、更新日時も記録する例である。前記実行時の管理情報は、キャリブレーション実行時期が異なるので、システム・イニシャライズ用とタイミング・キャリブレーション用とで、別々に備えるようにし、キャリブレーション実行毎に当該管理情報を更新する。
【００３１】
ここで、図６（ａ）に具体装置構成例として５個のスロット番号と、２つの直流電源ＰＳ１、ＰＳ２との場合を示す。図に示すスロット番号＃１〜＃５は同一ボードが実装可能なスロットと仮定し、これに適用する直流電源ＰＳ１、ＰＳ２が２種類使用されるものと仮定する。各スロット番号＃１〜＃５には個別のアドレスが割り付けられていて、制御ＣＰＵはテスタバスＴＢＵＳを介して個別にフラッシュメモリをアクセスできる。従って、スロット番号＃１〜＃５のフラッシュメモリの内容であるボードＩＤ値を読み出すことで個別のボードを特定できる。
【００３２】
フラッシュメモリに格納する管理情報である記録要素の一形態例を図６（ｂ）に示す。記録要素としては、不変情報のボードＩＤ、適用電源の電源電圧Ｖ１、Ｖ２、環境温度Ｔ３、及びキャリブレーション更新日時Ｄ４がある。
【００３３】
ボードＩＤは、当初にボードＩＤ値が初期設定され、以後は不変の情報である。ここでは、ボードＩＤの値として８０１〜８０５が初期設定されたボードが実装されているものと仮定する。
【００３４】
電源電圧Ｖ１、Ｖ２は、キャリブレーション実行時における直流電源ＰＳ１、ＰＳ２の電圧を、半導体試験装置が備える電源電圧モニタ装置で測定して記録する。ここでは、スロット番号＃１〜＃５の全てが同時にキャリブレーション実行され、Ｖ１＝５．０１ｖ、Ｖ２＝−４．５３ｖの同一電圧値が記録されているものと仮定する。
環境温度Ｔ３は、キャリブレーション実行時における当該装置の気温を半導体試験装置が備える温度測定装置で測定した結果を記録する。ここでは、スロット番号＃１〜＃５の全てがキャリブレーション実行されたものとすると、同一の温度値２４．５℃が各々記録される。
キャリブレーション更新日時Ｄ４は、キャリブレーション実行時の日付と時間情報とが記録される。
【００３５】
尚、上述ではボードＩＤと他の記録要素をフラッシュメモリ側へ格納する一形態例を示したが、フラッシュメモリへは少なくともボードＩＤのみを格納し、記憶装置ＨＤＤのボードＩＤ管理ファイル３００側へはキャリブレーション実行時のボードＩＤと上述管理情報とを格納する格納形態としても実現できる。
【００３６】
上記管理情報を備えることにより、システム・イニシャライズと、タイミング・キャリブレーションの実行に際して、実際にキャリブレーション実施すべきか否か、あるいはキャリブレーション対象のボードを指定してキャリブレーション実施する、等をシステムが所望に管理することが可能となる。
【００３７】
次に、本発明のタイミング・キャリブレーションの処理手順について、図４を参照して説明する。これは、テストプログラムから”CALL CALB”命令によって頻繁に呼び出される。
ステップ４０４は、スロット番号とボードＩＤとの管理情報に基づいて、各スロット位置のボードＩＤが以前と同一か否かを判定し、もしも同一であればステップ４０８へ進み、もしも異なるボードＩＤのときはボードが交換されたことを示しているのでステップ４１０へ進む。
例えば、電源再投入後において、図６（ｃ）と、図９との管理情報である、と仮定すると、図６Ａに示すスロット位置ではボードＩＤが”８０９”であり、図９とは異なっている。これからスロット番号＃５のボードは交換されていることが判る。
また、電源再投入後において、図７（ａ）と、図９との管理情報と仮定すると、図７Ａ、Ｂに示すスロット位置ではボードＩＤが図９とは異なっている。この場合にはスロット番号＃１のボードＩＤが”８０２”であり、＃２のボードＩＤが”８０１”であるからして、２枚のボードが交換されていることが判る。
【００３８】
ステップ４０８は、現時点の装置温度、電源電圧、更新日時等を受けて、これと各ボード毎に保存しておいた管理情報とを比較した結果が、所定の許容条件を越えた場合にはステップ４１２へ進み、それ以外にはステップ４１４へ進む。
第１に、装置温度の場合を示す。現時点の装置温度を測定し、これと各ボード毎に保存しておいた環境温度Ｔ３との温度差ΔＴを各々求め、求めた温度差ΔＴが所望の許容温度以上、例えば±２．０℃以上の場合にはステップ４１２へ進む。
許容温度以上の例を示す。図７Ｄに示すように、以前のキャリブレーション時の環境温度が２４．０℃とし、現在の装置温度が２１．９℃と仮定すると、ΔＴ＝２４．０−２１．９＝２．１℃であるからして許容温度以上として検出される。これにより、装置温度の変化に伴う誤差要因を最小限にすることができる。
【００３９】
第２に、電源電圧の場合を示す。現時点の装置の電源電圧Ｖ１、Ｖ２を測定し、これと各ボード毎に保存しておいた電源電圧Ｖ１、Ｖ２との電圧差ΔＶを各々求め、求めた電圧差ΔＶが所望の許容電圧以上、例えば±０．３０ｖ以上の場合にはステップ４１２へ進む。
許容電圧以上の例を示す。図７Ｃに示す以前のキャリブレーション時の電源電圧Ｖ１が４．８９Ｖとし、現在の電源電圧Ｖ１が５．２０ｖと仮定すると、ΔＶ＝５．２０−４．８９＝０．３１ｖであるからして許容電圧以上として検出される。これにより、電源電圧の変化に伴う誤差要因を最小限にすることができる。
【００４０】
第３に、更新日時の場合を示す。キャリブレーション更新日時Ｄ４の情報を用いて、一定期間毎、例えば１週間の期間、あるいは１ヶ月の期間、キャリブレーション実行されなかった場合は強制的にキャリブレーションを実行させたい場合がある。ボードは何らかの要因でわずかではあるが、回路の特性が変化してくるものがあり、これに伴って、タイミング誤差等を生じる可能性がある。主にこの経時変化に伴う誤差を防止するものである。この検出は、現在の日時情報をシステムから得て、各ボードのキャリブレーション更新日時Ｄ４との差を算出し、得られた結果が所定期間以上となるボードが存在した場合は、ステップ４１２へ進む。これにより、経時変化に伴う誤差要因を最小限にすることができる。
【００４１】
ステップ４１０は、ボード交換されたボード、即ち当該スロットにおいて以前と異なるボードＩＤのボードを対象としてタイミング・キャリブレーションを実行して生成した当該ＣＡＬ条件のＣＡＬファイルを更新保存し、且つ、各ボードのキャリブレーション環境情報を更新する。尚、前記は更新すべき特定ボードを対象としてキャリブレーション実行する具体例であったが、要求される測定精度とデバイス試験のスループットとの兼ね合いにもよるが、所望により、当該ボード以外の他のボードも含めて一括して全ボードをキャリブレーション実行して更新保存するキャリブレーション形態としても良い。
【００４２】
ステップ４１２は、許容条件を越えた場合であり、対象ボードのタイミング・キャリブレーションを実行して生成した当該ＣＡＬ条件のＣＡＬファイルを更新保存し、且つ、対応するボードのキャリブレーション環境情報を更新する。尚、所望により、当該ボード以外の他のボードも含めて一括して全ボードをキャリブレーション実行して更新保存するキャリブレーション形態としても良い。
【００４３】
ステップ４１４は、更新条件が存在しないので、実際のキャリブレーションを行わずに終了する。通常、テストプログラムからは”CALL CALB”命令によって頻繁に呼び出される。しかし、同一キャリブレーション条件では一度キャリブレーション実行すれば足りるので、多くの場合は、この何もしないで終了する処理となる。
【００４４】
次に、図５に示す本発明のシステム・イニシャライズの処理手順を示して説明する。これは、電源再投入後の所定経時後に起動される。
ステップ３０２は、電源投入後、システムが安定状態に至る迄の所定経時待ちである。
【００４５】
ステップ３０４は、スロット番号とボードＩＤとの管理情報に基づいて、各スロット位置のボードＩＤが以前と同一か否かを判定し、もしも同一であればステップ３０８へ進み、もしも異なるボードＩＤのときはボードが交換されたことを示しているのでステップ３１０へ進む。これによれば、ボード交換の有無を検出できる利点が得られる。
ここで、ボード交換の検出例を示す。電源再投入後において、上述と同様にして、図６（ｃ）と、図９との管理情報と仮定すると、図６Ａに示すスロット番号＃５ではボードＩＤが”８０９”であり、図９の”８０５”とは異なっている。これからスロット番号＃５のボードは交換されていることが判る。
【００４６】
ステップ３０８は、現時点の装置温度、電源電圧、更新日時等を受けて、これと各ボード毎に保存しておいた管理情報とを比較した結果が、所定の許容条件を越えた場合にはステップ３１２へ進み、それ以外にはステップ３１４へ進む。
【００４７】
ステップ３１０は、ボード交換されたボード、即ち当該スロットにおいて以前と異なるボードＩＤのボードを対象としてシステム・イニシャライズを実行して得た補正値であるイニシャライズ・データ１００を更新保存し、且つ、各ボードのキャリブレーション環境情報を更新する。尚、所望により、当該ボード以外の他のボードも含めて一括して全ボードをシステム・イニシャライズを実行して更新保存する形態がある。
【００４８】
ステップ３１２は、許容条件を越えた場合であり、対象ボードのシステム・イニシャライズを実行して得た補正値であるイニシャライズ・データ１００を更新保存し、且つ、対応するボードのキャリブレーション環境情報を更新する。尚、所望により、当該ボード以外の他のボードも含めて一括して全ボードをシステム・イニシャライズを実行して更新保存する形態がある。
【００４９】
ステップ３１４は、更新条件が存在しないので、実際のシステム・イニシャライズを行わずに終了する。これによれば、単なる電源のＯＮ／ＯＦＦの場合にはイニシャライズ・データ１００が更新されないようにできることとなる結果、特に、電源再投入の前後におけるデバイスの相関性が維持される利点が得られることとなり、相関性が特に重要視される場合においては大きな利点となる。
【００５０】
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して広汎に応用してもよい。
例えば、キャリブレーション環境情報を取得して判定処理する手段を備えず、ボードＩＤ付与手段を備えるようにしても良い。この場合にもボード交換の有無が検出されるからして、システム・イニシャライズやタイミング・キャリブレーションの実行の可否を的確に判断できる大きな利点が得られる。
【００５１】
また、上述実施例では、キャリブレーション環境情報として、直流電源の電源電圧と、環境温度Ｔ３とを適用する具体例で説明したが、恒温装置を備える半導体試験装置の場合には、所望により環境温度Ｔ３の要素は削除しても良い。
【００５２】
また、上述実施例では、キャリブレーション環境情報の格納場所として図６、図７に示すように、各ボードのフラッシュメモリへ格納する具体例で説明したが、所望により、図８に示すように、記憶装置のボードＩＤ管理ファイル３００側へキャリブレーション環境情報を格納するようにしても良い。この場合にも上述とほぼ同等の機能が実現できる。
【００５３】
【発明の効果】
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明したように本発明によれば、個々のボードを識別する固有のボードＩＤを付与するボードＩＤ付与手段を備え、このボードＩＤにより各ボードスロットのボードが交換されたか否かを検出することにより、システム・イニシャライズやタイミング・キャリブレーションの実行の可否を的確に判断できる大きな利点が得られる。これにより、無用なキャリブレーションの実行が除外されて、常に最良のキャリブレーション状態でデバイス試験が行える利点が得られる。
また、人為的なキャリブレーションミスも解消できる利点が得られる。
【００５４】
また、ボード交換の有無をシステムが認識可能となる利点が得られる。これにより、電源再投入後において、キャリブレーション不要なボードに対してはキャリブレーションを除外することが可能となる利点が得られ、必要とするボードのみを対象としてシステム・イニシャライズやタイミング・キャリブレーションを実施すれば良いこととなる利点が得られる。
更に、無用なキャリブレーションの実行が除外できる利点が得られる結果、特に、電源再投入の前後におけるデバイスの相関性を維持したい場合には好ましく有利である。
【００５５】
更に、キャリブレーション環境情報を格納する手段を備える場合には、装置の現在の環境温度や電源電圧等の環境条件が以前のキャリブレーション実行時点の環境条件と所定以上変化したことを検出可能となる結果、環境条件の変化に伴うシステム・イニシャライズやタイミング・キャリブレーションの実行の可否についても的確に判断できる大きな利点が得られる。これにより、無用なキャリブレーション実行が回避され、且つ、常に最良のキャリブレーション状態でデバイス試験が行える利点が得られる。
従って、本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
【図１】従来の、半導体試験装置の概念構成図。
【図２】システム・イニシャライズと、タイミング・キャリブレーションとを説明する図。
【図３】本発明の、半導体試験装置の概念構成図。
【図４】本発明の、タイミング・キャリブレーションの処理手順。
【図５】本発明の、システム・イニシャライズの処理手順。
【図６】スロット番号と使用する直流電源の説明図と、本発明の、フラッシュメモリに格納する格納データ例。
【図７】本発明の、フラッシュメモリに格納する他の格納データ例。
【図８】本発明の、キャリブレーション環境情報の格納場所として、記憶装置側への格納を示す他の格納形態例。
【図９】本発明の、図６又は図７に対応して、記憶装置へ格納する管理情報の例。
【符号の説明】
ＭＵ１〜ＭＵ６ ボードＩＤ付与手段
ＰＳ１，ＰＳ２ 直流電源
６０ ＰＰＳ（Programmable Power Supply）
７０ ＶＩ（Voltage Input）
８０ ＶＯ（Voltage-Output）
１００ イニシャライズ・データ
２００ ＣＡＬファイル
３００ ボードＩＤ管理ファイル
ＤＵＴ 被試験デバイス
ＦＣ 波形整形器
ＰＥ ピンエレクトロニクス
ＳＣ 論理比較器
ＴＢＵＳ テスタバス
ＴＧ タイミング発生器
【発明の属する技術分野】
この発明は、半導体試験装置が備える校正（キャリブレーション）の管理を的確に行える半導体試験装置に関する。特に、校正対象の装置、例えば交換可能なボードの個々に対して、ボード交換に係る校正管理を的確に行えるようにする半導体試験装置に関する。
【０００２】
【従来の技術】
図１は半導体試験装置の概念構成図である。この要部構成要素はタイミング発生器ＴＧと、パターン発生器ＡＬＰＧと、プログラマブル・データ・セレクタＰＤＳと、波形整形器ＦＣと、ピンエレクトロニクスＰＥと、ＰＰＳ６０と、ＶＩ７０と、ＶＯ８０と、論理比較器ＳＣと、アドレス・フェイル・メモリＡＦＭとを備える。ここで、半導体試験装置は公知であり技術的に良く知られている為、本願に係る要部を除き、その他の信号や構成要素、及びその詳細説明については説明を要しない。
【０００３】
タイミング発生器（Timing Generator）ＴＧは、基準となるタイミングエッジのパルスやタイミング情報を発生するものである。例えば、試験周期（テストレート）ＲＣＬＫ１や、波形整形用のＡ、Ｂ、Ｃクロック（ＡＣＬＫ〜ＣＣＬＫ）や、ストローブ用や、ドライバ・イネーブル用の信号を発生する。また、タイミングエッジの全チャンネル数はシステム構成にもよるが、数千チャンネルにも及ぶ。この為、複数枚に分割された同一回路内容のボードが、当該ユニットのボードスロットに実装されて使用に供される。
【０００４】
波形整形器ＦＣは、ＡＬＰＧからのパターンデータをＰＤＳを介して受けて、ＴＧからのＡ、Ｂ、Ｃクロックに基づいて、波形モードであるＮＲＺやＲＺやＥＯＲ（ＳＢＣ）等の波形を目的とする時間位相関係で波形整形して出力するものである。また、テスタチャンネルはシステム構成にもよるが、例えば１０００チャンネル以上にも及ぶ。この為、複数枚に分割された同一回路内容のボードが、当該ユニットのボードスロットに実装されて使用に供される。尚、パーピン型テスタでは、テスタピン単位に前記ＦＣ機能と上記ＴＧ機能とを同一ボードに実装する構成形態のものもある。
【０００５】
ＰＰＳ（Programmable Power Supply）６０は、主にＤＵＴへ直流電源を供給する複数チャンネル備える可変電源であり、且つ、実用精度の電源電流測定機能を内蔵している。また、ＰＰＳのチャンネル数はシステム構成にもよるが、数十チャンネル備えている。この為、複数枚に分割された同一回路内容のボードが、当該ユニットのボードスロットに実装されて使用に供される。
【０００６】
ＶＩ（Voltage Input）７０は、ピンエレクトロニクスＰＥ内に備える多数チャンネルのドライバＤＲへ、所定の直流電圧を個々に供給する。即ち、ＤＵＴへ印加する波形の出力振幅となるハイ／ローの直流電圧レベル（ＶＩＨ、ＶＩＬ）を供給する。また、ＶＩのチャンネル数はシステム構成にもよるが、例えば１０００チャンネル以上備えている。この為、複数枚に分割された同一回路内容のボードが、当該ユニットのボードスロットに実装されて使用に供される。
【０００７】
ＶＯ（Voltage-Output）８０は、ピンエレクトロニクスＰＥ内に備える多数チャンネルのコンパレータＣＰへ、所定の直流電圧を個々に供給する。即ち、ＤＵＴからのアナログ出力信号を論理信号に変換する為のスレッショルド・レベル電圧となる、基準の比較用電圧（ＶＯＨ、ＶＯＬ）を供給する。また、ＶＯのチャンネル数はシステム構成にもよるが、例えば１０００チャンネル以上備えている。この為、複数枚に分割された同一回路内容のボードが、当該ユニットのボードスロットに実装されて使用に供される。
【０００８】
上述したように、各ユニットには、同一回路内容のボードを複数枚実装されているものが多くある。このボードは、当該ユニットの他のボードスロットに差し替え交換が可能な共通ボード形態となっている。この為、例えば、デバイス試験に適用されないチャンネルのボードを、適用対象のボードスロットへ移動実装される場合や、２カ所のボードを入れ替えたりする場合もある。
また、システムの診断プログラムで不良が特定されたボードは、対応するスペアボードへ直ちに交換されて、システムの稼働率の低下を最小に抑えるようにしている。
【０００９】
ところで、同一回路内容のボードであっても、周知のように、実装部品のばらつきに伴って、回路の伝搬遅延量の偏差や、リニアリティ誤差や、温度依存特性のばらつき等がある。また、ボードを実装するスロット位置によって周囲温度に違いが存在する場合がある。これらに伴う特性ばらつきは、後述するキャリブレーション機能によって、補正されるようにしている。
【００１０】
次に、半導体試験装置はキャリブレーション機能を備えていて、システム・イニシャライズと、タイミング・キャリブレーションとの２種類がある。両者のキャリブレーション実行（校正実行）について図２を参照しながら説明する。
一方の、システム・イニシャライズは、テスト・プログラムに依存しない要素の補正であって、半導体試験装置の電源投入後、所定の安定時間（例えば３０分）経過後にシステムが、通常、自動的にシステム・イニシャライズ・プログラム”／ＩＮＩＴ”を起動して実行する。尚、ユーザーからもシステム・イニシャライズ・プログラム”／ＩＮＩＴ”を起動させることができ、昼夜連続稼働されるシステムの場合等に実用される。
このシステム・イニシャライズの主な補正項目としては、ＴＧの各エッジのスキュー補正、リニアリティ補正、ドライバ出力レベルのオフセット補正、コンパレータのスレッショルド・レベルの電圧オフセット補正、その他がある。
上記システム・イニシャライズの実行により得られたイニシャライズ・データ１００は記憶装置へ保存され、各ユニットが備える補正レジスタや補正メモリへ所定に設定される。
【００１１】
他方のタイミング・キャリブレーションは、ユーザーのテストプログラムに依存する、主にタイミングに係る要素の補正である。例えば、標準キャリブレーション（標準タイミング・キャリブレーション）と、任意レベル・キャリブレーション（ドライバ任意レベル・タイミング・キャリブレーション）とがある。この起動は、テストプログラム中の”CALL CALB”命令の記述により起動され、標準キャリブレーションや任意レベル・キャリブレーション等のＣＡＬパラメータの記述、即ちＣＡＬ条件に基づいて所定に実行される。
【００１２】
但し、以前のキャリブレーション実施により生成された同一ＣＡＬ条件のＣＡＬデータが記憶装置のＣＡＬファイル２００に存在する場合には、今回の環境温度が所定温度の変化以内であれば、ＣＡＬファイル２００に保存してある保存ＣＡＬデータを読み出して適用される結果、実際のＣＡＬ実行とはならない。テストプログラムは、種々のタイミング条件に頻繁に変更して試験実施され得る。これに伴い、タイミング条件の変更の為にキャリブレーションが”CALL CALB”命令により起動されるが、２度目以降のキャリブレーション実行は、上記保存ＣＡＬデータの適用によって、無用のキャリブレーション実行時間が削減される。これによって、デバイス試験のスループットの低下を防止可能としている。
尚、タイミング・キャリブレーションの主なＣＡＬ対象項目としては、例えばドライバ・ピン間スキュー、コンパレータ・ピン間スキュー 、ドライバ・コンパレータ間スキュー、ドライバ I/Oタイミング、その他がある。
【００１３】
次に、キャリブレーションに関する不具合について以下に説明する。
半導体試験装置は所定の測定精度を維持する為に、上述したキャリブレーション機能を備えていて、半導体試験装置の機種によって更新動作の条件は異なるが、次の更新動作条件で実行されるものと仮定する。
一方のシステム・イニシャライズ用のイニシャライズ・データ１００の更新動作条件としては、電源を再投入して装置全体の温度が安定した経時後にシステム・イニシャライズが実施される。即ち、常に更新される。
このことは、電源を再投入の都度、イニシャライズ・データ１００が更新されるので、その都度リニアリティ補正量やオフセット補正量が変化する可能性がある。補正はデジタルデータにより行われる為、例えば最下位側の１〜２ビットが電源再投入の都度変化する可能性がある。もしも前記補正量が変化すれば、電源再投入の前後におけるデバイスの相関性が、例えば±３０〜±５０ピコ秒異なってくる場合があり得る。このことは、特に、相関性が重要視される場合においては好ましくなく、この点において実用上の難点がある。
【００１４】
他方のタイミング・キャリブレーション用のＣＡＬファイル２００は、各ＣＡＬ条件毎に記憶装置に保存されている。この為、電源再投入後において、テストプログラム中の”CALL CALB”命令により起動されても、同一ＣＡＬ条件のものが記憶装置に存在する場合は、その補正データが適用される為、更新されないことになる。
ここで、電源の再投入には、単なる操業の停止後の電源投入と、不具合ボードの交換等のメンテナンス作業後の電源投入とがある。
例えばスペアボードに交換したり、ボードのスロット位置を入れ替えたりした後の電源再投入においては、更新されないので、正規の正しいキャリブレーション状態ではなくなる。この結果、正確なタイミング精度でデバイス試験が測定されなくなる可能性がある。
【００１５】
ところで、共通的に適用される各ボードはボード自身を特定する識別手段を備えていない。この為、通常は、作業者が全てキャリブレーション更新をするように指示したり、交換した当該ボードに係るキャリブレーション更新をするように指示したりしている。しかしながら、このような人為作業を要することは、デバイス試験の信頼性の観点からは好ましくなく、この点で実用上の難点がある。
【００１６】
また、メンテナンス作業の中で、寿命となったユニット電源の交換や、システムを構成するボードやオプションボード等を増減する場合があり、これらに伴いユニット電源の電源電圧を調整する場合がある。また、経時変化によりユニット電源の電源電圧が変化する場合もある。これらに伴って、電源電圧値が更新実行時の条件とは許容出来ない変化を示す場合がある。このような場合にも、タイミング・キャリブレーションを実際に実行させて、更新する必要性が生じる。
【００１７】
【発明が解決しようとする課題】
上述説明したように従来技術においては、単なる操業の停止後の電源再投入なのか、ボード交換等のメンテナンス作業後の電源再投入なのか、どのボードを交換したのかが、システム自身が自動的に認識することができない。
これに伴って、第１に、イニシャライズ・データは常に更新される結果、単なる電源再投入の場合には、電源再投入の前後におけるデバイスの相関性が重要な場合には、以前のＣＡＬ条件を適用した方が好ましい場合がある。
第２に、旧のＣＡＬ条件のままで、デバイス試験が実施されてしまう可能性がある。第３に、ユニット電源の電源電圧が変化した場合においてもＣＡＬ条件を更新した方が望ましい。これらの観点においては、好ましくなく実用上の難点がある。
そこで、本発明が解決しようとする課題は、キャリブレーションに係る要素の変化を検出する手段を備えて、ボード交換に係る校正管理を的確に行える半導体試験装置を提供することである。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、半導体試験装置自身を校正する機能を備える半導体試験装置において、
少なくともキャリブレーションに係るボードの個々に対して個々のボードを識別できるボードＩＤを当該ボードに付与するボードＩＤ付与手段を具備し、
ボードＩＤを備える個々のボードが装着されているボードのスロット位置情報を管理するボードスロット位置管理手段を具備し、
上記ボードＩＤ付与手段と上記ボードスロット位置管理手段とに基づいて、各ボード毎にシステム・イニシャライズ若しくはタイミング・キャリブレーションの実行の可否を判断し、前記判断に基づく対象ボードに対して校正（システム・イニシャライズ若しくはタイミング・キャリブレーションの一方又は両方の校正）を実行する校正実行制御手段を具備し、
以上を具備することを特徴とする半導体試験装置である。
上記発明によれば、キャリブレーションに係る要素の変化を検出する手段を備えて、ボード交換に係る校正管理を的確に行える半導体試験装置が実現できる。
【００１９】
上記課題を解決するために、半導体試験装置自身を校正して測定精度を維持管理するキャリブレーション機能を備える半導体試験装置において、
少なくともキャリブレーションに係るボードの個々に対して個々のボードを識別できるボードＩＤを当該ボードに付与して読出しするボードＩＤ付与手段を具備し、
ボードＩＤを備える個々のボードが装着されているボードのスロット位置情報を管理するボードスロット位置管理手段を具備し、
個々のボードＩＤ毎に、システム・イニシャライズ若しくはタイミング・キャリブレーションが実行されたときの環境情報を保存するキャリブレーション環境情報管理手段を具備し、
上記ボードＩＤ付与手段と上記ボードスロット位置管理手段と上記キャリブレーション環境情報管理手段とに基づいて、各ボード毎にシステム・イニシャライズ若しくはタイミング・キャリブレーションの実行の可否を判断し、前記判断に基づく対象ボードに対してシステム・イニシャライズ若しくはタイミング・キャリブレーションの一方又は両方を実行する校正実行制御手段を具備し、
以上を具備することを特徴とする半導体試験装置がある。
【００２０】
また、上述対象とする校正は電源投入後に行われるシステム・イニシャライズ若しくは試験条件に依存するタイミング・キャリブレーションの一方を対象とする校正、又は両方を対象とする校正である、ことを特徴とする上述半導体試験装置がある。
【００２１】
また、上述ボードＩＤ付与手段の一態様としては、無電源となっても消えない不揮発性記憶手段（例えばフラッシュメモリ）を各ボードへ読出し可能に備え、前記不揮発性記憶手段へ固有のＩＤ値を付与して適用する、ことを特徴とする上述半導体試験装置がある。
【００２２】
また、上述ボードスロット位置管理手段の一態様としては、当該ボードが装着されている装着位置を示す位置情報を上記不揮発性記憶手段へ格納し、若しくは半導体試験装置の記憶装置（例えばハードディスクＨＤＤ）へボードＩＤに対応付けして格納管理する、ことを特徴とする上述半導体試験装置がある。
【００２３】
また、上述キャリブレーション環境情報管理手段の一態様としては、ボードＩＤと、校正実行時の適用電源の電源電圧Ｖ１、Ｖ２とに基づいて校正実行を管理する管理手段、を少なくとも備えることを特徴とする上述半導体試験装置がある。
また、上述キャリブレーション環境情報管理手段の一態様としては、ボードＩＤと、校正実行時の環境温度Ｔ３とに基づいて校正実行を管理する管理手段、を少なくとも備えることを特徴とする上述半導体試験装置がある。
また、上述キャリブレーション環境情報管理手段の一態様としては、ボードＩＤと、校正実行時のキャリブレーション更新日時Ｄ４とに基づいて校正実行を管理する管理手段、を少なくとも備えることを特徴とする上述半導体試験装置がある。
【００２４】
また、上述キャリブレーション環境情報管理手段の一態様としては、ボードＩＤと、上記ボードスロット位置管理手段とに基づいて、交換されたボードを検出し、当該ボードを対象として校正実行を管理する管理手段、を少なくとも備えることを特徴とする上述半導体試験装置がある。
【００２５】
【発明の実施の形態】
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係が解決手段に必須であるとは限らない。更に、実施の形態で説明されている要素や接続関係の形容は、一例でありその形容内容のみに限定するものではない。
【００２６】
本発明について、図３と図４と図５と図６と図７と図８と図９とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また重複する部位の説明は省略する。
【００２７】
本願に係る要部構成は、図３に示すように、校正に係るボードを対象としてボードＩＤ付与手段ＭＵ１〜ＭＵ６と、記憶装置へボードＩＤ管理ファイル３００と、を追加して備える構成としている。他は同一要素であるからして説明を要しない。
【００２８】
ボードＩＤ管理ファイル３００の一形態が、図９に示すボードＩＤのみとする管理情報の例では、各装置のボードのスロット位置＃１〜＃５に対して、キャリブレーション実行時点に当該スロットへ実装されていたボードのボードＩＤの情報を更新保存する。ここで、キャリブレーションを適用するボードはシステム・イニシャライズとタイミング・キャリブレーションとで異なる場合があり、また両方に適用される場合とがある為に、前記ボードＩＤの情報はシステム・イニシャライズ用とタイミング・キャリブレーション用とに分けて個別に備えておく。図９の場合は、システム・イニシャライズ用とタイミング・キャリブレーション用との両方とも使用されるボードの場合と仮定する。
【００２９】
ボードＩＤの更新は、実際にキャリブレーション実行されたボードのみが、当該ボードＩＤを読み出して管理ファイルの対応する格納位置へ格納して更新する。この図９では、スロット位置＃１にはボードＩＤ”８０１”、＃２にはボードＩＤ”８０２”、＃３にはボードＩＤ”８０３”、＃４にはボードＩＤ”８０４”、＃５にはボードＩＤ”８０５”、が保存されていて、実装ボードと対応しているものと仮定する。
【００３０】
ボードＩＤ付与手段は、少なくとも各ボードを個別に特定可能とするボードＩＤを付与して備える。この為に、無電源となっても消えない記憶手段、例えばフラッシュメモリを各ボード毎に備える。ここの具体例では、校正実行時の管理情報（キャリブレーション環境情報）、例えば環境温度、電源電圧、更新日時も記録する例である。前記実行時の管理情報は、キャリブレーション実行時期が異なるので、システム・イニシャライズ用とタイミング・キャリブレーション用とで、別々に備えるようにし、キャリブレーション実行毎に当該管理情報を更新する。
【００３１】
ここで、図６（ａ）に具体装置構成例として５個のスロット番号と、２つの直流電源ＰＳ１、ＰＳ２との場合を示す。図に示すスロット番号＃１〜＃５は同一ボードが実装可能なスロットと仮定し、これに適用する直流電源ＰＳ１、ＰＳ２が２種類使用されるものと仮定する。各スロット番号＃１〜＃５には個別のアドレスが割り付けられていて、制御ＣＰＵはテスタバスＴＢＵＳを介して個別にフラッシュメモリをアクセスできる。従って、スロット番号＃１〜＃５のフラッシュメモリの内容であるボードＩＤ値を読み出すことで個別のボードを特定できる。
【００３２】
フラッシュメモリに格納する管理情報である記録要素の一形態例を図６（ｂ）に示す。記録要素としては、不変情報のボードＩＤ、適用電源の電源電圧Ｖ１、Ｖ２、環境温度Ｔ３、及びキャリブレーション更新日時Ｄ４がある。
【００３３】
ボードＩＤは、当初にボードＩＤ値が初期設定され、以後は不変の情報である。ここでは、ボードＩＤの値として８０１〜８０５が初期設定されたボードが実装されているものと仮定する。
【００３４】
電源電圧Ｖ１、Ｖ２は、キャリブレーション実行時における直流電源ＰＳ１、ＰＳ２の電圧を、半導体試験装置が備える電源電圧モニタ装置で測定して記録する。ここでは、スロット番号＃１〜＃５の全てが同時にキャリブレーション実行され、Ｖ１＝５．０１ｖ、Ｖ２＝−４．５３ｖの同一電圧値が記録されているものと仮定する。
環境温度Ｔ３は、キャリブレーション実行時における当該装置の気温を半導体試験装置が備える温度測定装置で測定した結果を記録する。ここでは、スロット番号＃１〜＃５の全てがキャリブレーション実行されたものとすると、同一の温度値２４．５℃が各々記録される。
キャリブレーション更新日時Ｄ４は、キャリブレーション実行時の日付と時間情報とが記録される。
【００３５】
尚、上述ではボードＩＤと他の記録要素をフラッシュメモリ側へ格納する一形態例を示したが、フラッシュメモリへは少なくともボードＩＤのみを格納し、記憶装置ＨＤＤのボードＩＤ管理ファイル３００側へはキャリブレーション実行時のボードＩＤと上述管理情報とを格納する格納形態としても実現できる。
【００３６】
上記管理情報を備えることにより、システム・イニシャライズと、タイミング・キャリブレーションの実行に際して、実際にキャリブレーション実施すべきか否か、あるいはキャリブレーション対象のボードを指定してキャリブレーション実施する、等をシステムが所望に管理することが可能となる。
【００３７】
次に、本発明のタイミング・キャリブレーションの処理手順について、図４を参照して説明する。これは、テストプログラムから”CALL CALB”命令によって頻繁に呼び出される。
ステップ４０４は、スロット番号とボードＩＤとの管理情報に基づいて、各スロット位置のボードＩＤが以前と同一か否かを判定し、もしも同一であればステップ４０８へ進み、もしも異なるボードＩＤのときはボードが交換されたことを示しているのでステップ４１０へ進む。
例えば、電源再投入後において、図６（ｃ）と、図９との管理情報である、と仮定すると、図６Ａに示すスロット位置ではボードＩＤが”８０９”であり、図９とは異なっている。これからスロット番号＃５のボードは交換されていることが判る。
また、電源再投入後において、図７（ａ）と、図９との管理情報と仮定すると、図７Ａ、Ｂに示すスロット位置ではボードＩＤが図９とは異なっている。この場合にはスロット番号＃１のボードＩＤが”８０２”であり、＃２のボードＩＤが”８０１”であるからして、２枚のボードが交換されていることが判る。
【００３８】
ステップ４０８は、現時点の装置温度、電源電圧、更新日時等を受けて、これと各ボード毎に保存しておいた管理情報とを比較した結果が、所定の許容条件を越えた場合にはステップ４１２へ進み、それ以外にはステップ４１４へ進む。
第１に、装置温度の場合を示す。現時点の装置温度を測定し、これと各ボード毎に保存しておいた環境温度Ｔ３との温度差ΔＴを各々求め、求めた温度差ΔＴが所望の許容温度以上、例えば±２．０℃以上の場合にはステップ４１２へ進む。
許容温度以上の例を示す。図７Ｄに示すように、以前のキャリブレーション時の環境温度が２４．０℃とし、現在の装置温度が２１．９℃と仮定すると、ΔＴ＝２４．０−２１．９＝２．１℃であるからして許容温度以上として検出される。これにより、装置温度の変化に伴う誤差要因を最小限にすることができる。
【００３９】
第２に、電源電圧の場合を示す。現時点の装置の電源電圧Ｖ１、Ｖ２を測定し、これと各ボード毎に保存しておいた電源電圧Ｖ１、Ｖ２との電圧差ΔＶを各々求め、求めた電圧差ΔＶが所望の許容電圧以上、例えば±０．３０ｖ以上の場合にはステップ４１２へ進む。
許容電圧以上の例を示す。図７Ｃに示す以前のキャリブレーション時の電源電圧Ｖ１が４．８９Ｖとし、現在の電源電圧Ｖ１が５．２０ｖと仮定すると、ΔＶ＝５．２０−４．８９＝０．３１ｖであるからして許容電圧以上として検出される。これにより、電源電圧の変化に伴う誤差要因を最小限にすることができる。
【００４０】
第３に、更新日時の場合を示す。キャリブレーション更新日時Ｄ４の情報を用いて、一定期間毎、例えば１週間の期間、あるいは１ヶ月の期間、キャリブレーション実行されなかった場合は強制的にキャリブレーションを実行させたい場合がある。ボードは何らかの要因でわずかではあるが、回路の特性が変化してくるものがあり、これに伴って、タイミング誤差等を生じる可能性がある。主にこの経時変化に伴う誤差を防止するものである。この検出は、現在の日時情報をシステムから得て、各ボードのキャリブレーション更新日時Ｄ４との差を算出し、得られた結果が所定期間以上となるボードが存在した場合は、ステップ４１２へ進む。これにより、経時変化に伴う誤差要因を最小限にすることができる。
【００４１】
ステップ４１０は、ボード交換されたボード、即ち当該スロットにおいて以前と異なるボードＩＤのボードを対象としてタイミング・キャリブレーションを実行して生成した当該ＣＡＬ条件のＣＡＬファイルを更新保存し、且つ、各ボードのキャリブレーション環境情報を更新する。尚、前記は更新すべき特定ボードを対象としてキャリブレーション実行する具体例であったが、要求される測定精度とデバイス試験のスループットとの兼ね合いにもよるが、所望により、当該ボード以外の他のボードも含めて一括して全ボードをキャリブレーション実行して更新保存するキャリブレーション形態としても良い。
【００４２】
ステップ４１２は、許容条件を越えた場合であり、対象ボードのタイミング・キャリブレーションを実行して生成した当該ＣＡＬ条件のＣＡＬファイルを更新保存し、且つ、対応するボードのキャリブレーション環境情報を更新する。尚、所望により、当該ボード以外の他のボードも含めて一括して全ボードをキャリブレーション実行して更新保存するキャリブレーション形態としても良い。
【００４３】
ステップ４１４は、更新条件が存在しないので、実際のキャリブレーションを行わずに終了する。通常、テストプログラムからは”CALL CALB”命令によって頻繁に呼び出される。しかし、同一キャリブレーション条件では一度キャリブレーション実行すれば足りるので、多くの場合は、この何もしないで終了する処理となる。
【００４４】
次に、図５に示す本発明のシステム・イニシャライズの処理手順を示して説明する。これは、電源再投入後の所定経時後に起動される。
ステップ３０２は、電源投入後、システムが安定状態に至る迄の所定経時待ちである。
【００４５】
ステップ３０４は、スロット番号とボードＩＤとの管理情報に基づいて、各スロット位置のボードＩＤが以前と同一か否かを判定し、もしも同一であればステップ３０８へ進み、もしも異なるボードＩＤのときはボードが交換されたことを示しているのでステップ３１０へ進む。これによれば、ボード交換の有無を検出できる利点が得られる。
ここで、ボード交換の検出例を示す。電源再投入後において、上述と同様にして、図６（ｃ）と、図９との管理情報と仮定すると、図６Ａに示すスロット番号＃５ではボードＩＤが”８０９”であり、図９の”８０５”とは異なっている。これからスロット番号＃５のボードは交換されていることが判る。
【００４６】
ステップ３０８は、現時点の装置温度、電源電圧、更新日時等を受けて、これと各ボード毎に保存しておいた管理情報とを比較した結果が、所定の許容条件を越えた場合にはステップ３１２へ進み、それ以外にはステップ３１４へ進む。
【００４７】
ステップ３１０は、ボード交換されたボード、即ち当該スロットにおいて以前と異なるボードＩＤのボードを対象としてシステム・イニシャライズを実行して得た補正値であるイニシャライズ・データ１００を更新保存し、且つ、各ボードのキャリブレーション環境情報を更新する。尚、所望により、当該ボード以外の他のボードも含めて一括して全ボードをシステム・イニシャライズを実行して更新保存する形態がある。
【００４８】
ステップ３１２は、許容条件を越えた場合であり、対象ボードのシステム・イニシャライズを実行して得た補正値であるイニシャライズ・データ１００を更新保存し、且つ、対応するボードのキャリブレーション環境情報を更新する。尚、所望により、当該ボード以外の他のボードも含めて一括して全ボードをシステム・イニシャライズを実行して更新保存する形態がある。
【００４９】
ステップ３１４は、更新条件が存在しないので、実際のシステム・イニシャライズを行わずに終了する。これによれば、単なる電源のＯＮ／ＯＦＦの場合にはイニシャライズ・データ１００が更新されないようにできることとなる結果、特に、電源再投入の前後におけるデバイスの相関性が維持される利点が得られることとなり、相関性が特に重要視される場合においては大きな利点となる。
【００５０】
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して広汎に応用してもよい。
例えば、キャリブレーション環境情報を取得して判定処理する手段を備えず、ボードＩＤ付与手段を備えるようにしても良い。この場合にもボード交換の有無が検出されるからして、システム・イニシャライズやタイミング・キャリブレーションの実行の可否を的確に判断できる大きな利点が得られる。
【００５１】
また、上述実施例では、キャリブレーション環境情報として、直流電源の電源電圧と、環境温度Ｔ３とを適用する具体例で説明したが、恒温装置を備える半導体試験装置の場合には、所望により環境温度Ｔ３の要素は削除しても良い。
【００５２】
また、上述実施例では、キャリブレーション環境情報の格納場所として図６、図７に示すように、各ボードのフラッシュメモリへ格納する具体例で説明したが、所望により、図８に示すように、記憶装置のボードＩＤ管理ファイル３００側へキャリブレーション環境情報を格納するようにしても良い。この場合にも上述とほぼ同等の機能が実現できる。
【００５３】
【発明の効果】
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明したように本発明によれば、個々のボードを識別する固有のボードＩＤを付与するボードＩＤ付与手段を備え、このボードＩＤにより各ボードスロットのボードが交換されたか否かを検出することにより、システム・イニシャライズやタイミング・キャリブレーションの実行の可否を的確に判断できる大きな利点が得られる。これにより、無用なキャリブレーションの実行が除外されて、常に最良のキャリブレーション状態でデバイス試験が行える利点が得られる。
また、人為的なキャリブレーションミスも解消できる利点が得られる。
【００５４】
また、ボード交換の有無をシステムが認識可能となる利点が得られる。これにより、電源再投入後において、キャリブレーション不要なボードに対してはキャリブレーションを除外することが可能となる利点が得られ、必要とするボードのみを対象としてシステム・イニシャライズやタイミング・キャリブレーションを実施すれば良いこととなる利点が得られる。
更に、無用なキャリブレーションの実行が除外できる利点が得られる結果、特に、電源再投入の前後におけるデバイスの相関性を維持したい場合には好ましく有利である。
【００５５】
更に、キャリブレーション環境情報を格納する手段を備える場合には、装置の現在の環境温度や電源電圧等の環境条件が以前のキャリブレーション実行時点の環境条件と所定以上変化したことを検出可能となる結果、環境条件の変化に伴うシステム・イニシャライズやタイミング・キャリブレーションの実行の可否についても的確に判断できる大きな利点が得られる。これにより、無用なキャリブレーション実行が回避され、且つ、常に最良のキャリブレーション状態でデバイス試験が行える利点が得られる。
従って、本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
【図１】従来の、半導体試験装置の概念構成図。
【図２】システム・イニシャライズと、タイミング・キャリブレーションとを説明する図。
【図３】本発明の、半導体試験装置の概念構成図。
【図４】本発明の、タイミング・キャリブレーションの処理手順。
【図５】本発明の、システム・イニシャライズの処理手順。
【図６】スロット番号と使用する直流電源の説明図と、本発明の、フラッシュメモリに格納する格納データ例。
【図７】本発明の、フラッシュメモリに格納する他の格納データ例。
【図８】本発明の、キャリブレーション環境情報の格納場所として、記憶装置側への格納を示す他の格納形態例。
【図９】本発明の、図６又は図７に対応して、記憶装置へ格納する管理情報の例。
【符号の説明】
ＭＵ１〜ＭＵ６ ボードＩＤ付与手段
ＰＳ１，ＰＳ２ 直流電源
６０ ＰＰＳ（Programmable Power Supply）
７０ ＶＩ（Voltage Input）
８０ ＶＯ（Voltage-Output）
１００ イニシャライズ・データ
２００ ＣＡＬファイル
３００ ボードＩＤ管理ファイル
ＤＵＴ 被試験デバイス
ＦＣ 波形整形器
ＰＥ ピンエレクトロニクス
ＳＣ 論理比較器
ＴＢＵＳ テスタバス
ＴＧ タイミング発生器
Claims (10)
- 半導体試験装置自身に対しキャリブレーションを実行する機能を備える半導体試験装置において、
キャリブレーションに係るボードの個々に対して個々のボードを識別できるボードＩＤを当該ボードに付与するボードＩＤ付与手段と、
ボードＩＤを備える個々のボードが装着されているボードのボードスロット位置情報を管理するボードスロット位置管理手段と、
前記ボードＩＤと前記ボードスロット位置情報とに基づいて、各ボード毎にキャリブレーションの実行の可否を判断し、前記判断に基づく対象ボードに対してキャリブレーションを実行する校正実行制御手段と、
を具備し、
前記校正実行制御手段は、ボードＩＤと、前記ボードスロット位置情報とに基づいて、交換されたボードを検出し、当該交換されたボードを対象としてキャリブレーションを実行することを特徴とする半導体試験装置。 - 半導体試験装置自身に対しキャリブレーションを実行して測定精度を維持管理するキャリブレーション機能を備える半導体試験装置において、
キャリブレーションに係るボードの個々に対して個々のボードを識別できるボードＩＤを当該ボードに付与するボードＩＤ付与手段と、
ボードＩＤを備える個々のボードが装着されているボードのボードスロット位置情報を管理するボードスロット位置管理手段と、
個々のボードＩＤ毎に、キャリブレーションが実行されたときの環境情報を保存するキャリブレーション環境情報管理手段と、
前記ボードＩＤと前記ボードスロット位置情報と前記キャリブレーション環境情報管理手段により保存された前記環境情報とに基づいて、前記キャリブレーション環境情報管理手段により保存された前記環境情報と現時点の前記環境情報とを比較した結果が所定の許容条件を超える場合に各ボード毎にキャリブレーションの実行することができると判断し、前記判断に基づく対象ボードに対してキャリブレーションを実行する校正実行制御手段と、
を具備することを特徴とする半導体試験装置。 - 前記キャリブレーションは、システム・イニシャライズ及びタイミング・キャリブレーションを含み、
前記校正実行制御手段は、電源投入後にシステム・イニシャライズ若しくはタイミング・キャリブレーションの一方又は両方を実行する、ことを特徴とする請求項１又は２記載の半導体試験装置。 - 前記ボードは無電源となっても消えない不揮発性記憶手段を備え、
前記ボードＩＤ付与手段は、前記不揮発性記憶手段へ固有のＩＤ値を格納する、ことを特徴とする請求項１又は２記載の半導体試験装置。 - 該ボードスロット位置管理手段は、当該ボードが装着されている装着位置を示す位置情報を当該ボードが備える不揮発性記憶手段へ格納し、若しくは半導体試験装置の記憶装置へボードＩＤに対応付けして格納管理する、ことを特徴とする請求項１又は２記載の半導体試験装置。
- 前記キャリブレーションは、システム・イニシャライズ及びタイミング・キャリブレーションを含み、
前記キャリブレーション環境情報管理手段は、少なくともボードＩＤと、キャリブレーション実行時の電源電圧とを、前記環境情報として保存し、
前記校正実行制御手段は、前記キャリブレーション環境情報管理手段により保存された前記電源電圧と現在の電源電圧との差が所定の許容電圧以上である場合に各ボード毎にシステム・イニシャライズ若しくはタイミング・キャリブレーションの実行することができると判断し、前記判断に基づく対象ボードに対してシステム・イニシャライズ若しくはタイミング・キャリブレーションの一方又は両方を実行することを特徴とする請求項２記載の半導体試験装置。 - 前記キャリブレーションは、システム・イニシャライズ及びタイミング・キャリブレーションを含み、
前記キャリブレーション環境情報管理手段は、少なくともボードＩＤと、キャリブレーション実行時の環境温度とを、前記環境情報として保存し、
前記校正実行制御手段は、前記キャリブレーション環境情報管理手段により保存された前記環境温度と現在の環境温度との差が所定の許容温度以上である場合に各ボード毎にシステム・イニシャライズ若しくはタイミング・キャリブレーションの実行することができると判断し、前記判断に基づく対象ボードに対してシステム・イニシャライズ若しくはタイミング・キャリブレーションの一方又は両方を実行することを特徴とする請求項２記載の半導体試験装置。 - 前記キャリブレーションは、システム・イニシャライズ及びタイミング・キャリブレーションを含み、
前記キャリブレーション環境情報管理手段は、少なくともボードＩＤと、キャリブレーション更新日時とを、前記環境情報として保存し、
前記校正実行制御手段は、前記キャリブレーション環境情報管理手段により保存された前記キャリブレーション更新日時と現在の日時情報との差が所定期間以上である場合に各ボード毎にシステム・イニシャライズ若しくはタイミング・キャリブレーションの実行することができると判断し、前記判断に基づく対象ボードに対してシステム・イニシャライズ若しくはタイミング・キャリブレーションの一方又は両方を実行することを特徴とする請求項２記載の半導体試験装置。 - 前記校正実行制御手段は、ボードＩＤと、前記ボードスロット位置情報とに基づいて、交換されたボードを検出し、当該交換されたボードを対象としてキャリブレーションを実行することを特徴とする請求項２記載の半導体試験装置。
- 前記校正実行制御手段は、ボードＩＤと、前記ボードスロット位置情報とに基づいて、各スロット位置の前記ボードＩＤが以前と同一か否かを判定し、交換されたボードを検出し、当該交換されたボードを対象としてキャリブレーションを実行することを特徴とする請求項１又は９記載の半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290356A JP4378046B2 (ja) | 2000-09-20 | 2000-09-20 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290356A JP4378046B2 (ja) | 2000-09-20 | 2000-09-20 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002090419A JP2002090419A (ja) | 2002-03-27 |
| JP4378046B2 true JP4378046B2 (ja) | 2009-12-02 |
Family
ID=18773595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000290356A Expired - Fee Related JP4378046B2 (ja) | 2000-09-20 | 2000-09-20 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4378046B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4826951B2 (ja) * | 2006-11-02 | 2011-11-30 | 横河電機株式会社 | Ｉｃテスタ校正方法 |
| US7683630B2 (en) * | 2006-11-30 | 2010-03-23 | Electro Scientific Industries, Inc. | Self test, monitoring, and diagnostics in grouped circuitry modules |
| US10060955B2 (en) * | 2014-06-25 | 2018-08-28 | Advanced Micro Devices, Inc. | Calibrating power supply voltages using reference measurements from code loop executions |
| CN114184935B (zh) * | 2021-11-30 | 2024-09-10 | 上海御渡半导体科技有限公司 | 一种ate板卡状态显示装置和显示方法 |
-
2000
- 2000-09-20 JP JP2000290356A patent/JP4378046B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002090419A (ja) | 2002-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4106197B2 (ja) | 半導体テストシステム | |
| US6479983B1 (en) | Semiconductor device testing apparatus having timing hold function | |
| KR100432791B1 (ko) | 메모리 시험방법 및 메모리 시험장치 | |
| US7286950B2 (en) | Test apparatus and test method | |
| KR20050105169A (ko) | 비휘발성 메모리에 핀 교정 데이터, 명령 및 다른 데이터를저장하는 반도체 시험 시스템 | |
| US6202186B1 (en) | Integrated circuit tester having pattern generator controlled data bus | |
| US20070216397A1 (en) | Method of testing power-on reset circuit and receiving circuit resetting capability | |
| JP6097797B2 (ja) | 半導体装置、テスタ装置及びテスタシステム | |
| US5619463A (en) | Integrated circuit device and test method therefor | |
| US7840858B2 (en) | Detection apparatus and test apparatus | |
| US7558135B2 (en) | Semiconductor memory device and test method thereof | |
| JP4378046B2 (ja) | 半導体試験装置 | |
| JP2001518625A (ja) | 集積回路テスタのためのフォーマットに感応したタイミング較正 | |
| US20040181731A1 (en) | Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory | |
| US20070177425A1 (en) | A method and apparatus for repairing embedded memory in an integrated circuit | |
| TWI220934B (en) | Ate calibration method | |
| JP4156105B2 (ja) | Ｉｃ試験装置 | |
| US7321482B2 (en) | Sub-circuit voltage manipulation | |
| JP6469598B2 (ja) | 集積回路 | |
| US11742044B2 (en) | Memory built-in self-test with adjustable pause time | |
| US12080326B2 (en) | Magnetic disk device and method | |
| US6640320B1 (en) | Hardware circuitry to speed testing of the contents of a memory | |
| US20060085712A1 (en) | Program, test apparatus and testing method | |
| US20060214828A1 (en) | Testing apparatus | |
| JP2009257853A (ja) | 半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |