JP2009257853A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2009257853A JP2009257853A JP2008105253A JP2008105253A JP2009257853A JP 2009257853 A JP2009257853 A JP 2009257853A JP 2008105253 A JP2008105253 A JP 2008105253A JP 2008105253 A JP2008105253 A JP 2008105253A JP 2009257853 A JP2009257853 A JP 2009257853A
- Authority
- JP
- Japan
- Prior art keywords
- dut
- timing
- bit
- variable delay
- test apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】DUT試験にあたってDUTの端子ごとの入力容量のバラツキに起因するタイミング誤差を補正し、試験におけるDUTの歩留まりを向上させることができる半導体試験装置を実現すること。
【解決手段】 測定対象デバイスのピンに応じて可変遅延回路が複数系統設けられたピンエレクトロニクス部を含む半導体試験装置において、前記可変遅延回路の遅延時間を段階的に変化させて測定対象デバイスに既知のデータの書き込みおよび読み出しを行い、正常に書き込まれているか否かを判定してタイミング誤差を発生しているビットを特定し、特定したビットのPass領域が最大になるようにそのビットに対応した可変遅延回路の遅延時間を調整する手段、を設けたことを特徴とするもの。
【選択図】 図1
【解決手段】 測定対象デバイスのピンに応じて可変遅延回路が複数系統設けられたピンエレクトロニクス部を含む半導体試験装置において、前記可変遅延回路の遅延時間を段階的に変化させて測定対象デバイスに既知のデータの書き込みおよび読み出しを行い、正常に書き込まれているか否かを判定してタイミング誤差を発生しているビットを特定し、特定したビットのPass領域が最大になるようにそのビットに対応した可変遅延回路の遅延時間を調整する手段、を設けたことを特徴とするもの。
【選択図】 図1
Description
本発明は、半導体試験装置に関し、詳しくは、測定対象デバイス(以下DUTという)の入力容量に起因するタイミング誤差の補正に関するものである。
図3は、従来から用いられている半導体試験装置の一例を示すブロック図である。パターン発生器(以下PGという)10は、DUT20の試験のためにDUT20に印加するテストパターンを発生するとともに、DUT20の出力信号と比較してDUT20の良否を判定するテストパターンを発生するものであり、これらテストパターンはピンエレクトロニクス部(以下PEという)30に設けられているタイミング発生器(以下TGという)31に入力されている。
なお、PE30には、DUT20のピンに応じて可変遅延回路32とドライバ33とスイッチ34の直列回路が複数n系統設けられるとともに、DUT20の出力信号が入力されるコンパレータ35も複数n系統設けられている。
TG31は、PG10から入力されるテストパターンをDUT20に印加するタイミング信号を生成するとともに、PG10から入力されるテストパターンとDUT20の出力信号を比較してDUT20の良否を判定するタイミング信号を生成する。
これらPG10およびPE30は、コントローラ(以下CPUという)40により制御される。
ところで、近年、DUT20の高速化(たとえば数Gbps)に伴って、半導体試験装置にも数10psのタイミング精度が要求されるようになってきている。そこで、たとえば図4に示すように、DUT20のピンが接続されるソケット50部分の信号をオシロスコープなどの高精度な測定器60を用いて測定し、ソケット50の全ピンのタイミングが一致するように可変遅延回路32を調整するタイミング校正を行っている。なお、これらのタイミング調整結果は、ソケットタイミング校正データ格納部41に格納されている。
特許文献1には、半導体試験装置におけるタイミング補正の例が記載されている。
特開2001−228214号公報
ところが、一般にDUT20は、端子ごとの入力容量C1〜Cnにバラツキがある。このため、図5に示すように、全ピンのタイミングが一致するようにタイミング校正された半導体試験装置のソケット50にDUT20を実装して試験を行っても、図6に示すように入力波形の劣化が生じ、タイミング誤差を発生することがある。
図6は、DUT20に試験信号を書き込む場合のタイミングチャート例であり、2ビット目のアドレスデータが静定するタイミングは、入力端子の入力容量C2のバラツキによる影響を受けて、他のビットのアドレスデータが静定するタイミングとは異なっている例を示している。
しかし、DUT20の良否判定は、全ビットのアドレスデータが静定した状態で行わなければならないことから、2ビット目のアドレスデータが静定していない期間は本来のPass領域を縮小・減少させるFail領域となる。
すなわち、このようなPass領域の縮小・減少は、良品と判定される領域を縮小・減少させることになり、実質的にDUT試験におけるDUT20の歩留まりを悪化させることになる。
本発明は、このような課題を解決するものであり、その目的は、DUT試験にあたってDUTの端子ごとの入力容量のバラツキに起因するタイミング誤差を補正し、試験におけるDUTの歩留まりを向上させることができる半導体試験装置を実現することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
測定対象デバイスのピンに応じて可変遅延回路が複数系統設けられたピンエレクトロニクス部を含む半導体試験装置において、
前記可変遅延回路の遅延時間を段階的に変化させて測定対象デバイスに既知のデータの書き込みおよび読み出しを行い、正常に書き込まれているか否かを判定してタイミング誤差を発生しているビットを特定し、特定したビットのPass領域が最大になるようにそのビットに対応した可変遅延回路の遅延時間を調整する手段、
を設けたことを特徴とする。
測定対象デバイスのピンに応じて可変遅延回路が複数系統設けられたピンエレクトロニクス部を含む半導体試験装置において、
前記可変遅延回路の遅延時間を段階的に変化させて測定対象デバイスに既知のデータの書き込みおよび読み出しを行い、正常に書き込まれているか否かを判定してタイミング誤差を発生しているビットを特定し、特定したビットのPass領域が最大になるようにそのビットに対応した可変遅延回路の遅延時間を調整する手段、
を設けたことを特徴とする。
請求項2記載の発明は、請求項1記載の半導体試験装置において、
前記測定対象デバイスは前工程におけるウェハであることを特徴とする。
前記測定対象デバイスは前工程におけるウェハであることを特徴とする。
請求項3記載の発明は、請求項1記載の半導体試験装置において、
前記測定対象デバイスは後工程における半導体素子であることを特徴とする。
前記測定対象デバイスは後工程における半導体素子であることを特徴とする。
本発明によれば、DUT試験にあたってDUTの端子ごとの入力容量のバラツキに起因するタイミング誤差を補正するとともにPass領域を拡大でき、DUT試験におけるDUTの歩留まりを向上させることができる。
以下、本発明について、図面を用いて詳細に説明する。図1は本発明の一実施例を示すブロック図であり、図5と共通する部分には同一の符号を付けている。図1が図5と異なる点は、CPU40によるPE30各部の具体的なタイミング制御である。なお、本発明においても、あらかじめ、たとえば図4と同様に、ソケット50の全ピンのタイミングが一致するようにPE30の可変遅延回路32を調整し、これらの調整結果がソケットタイミング校正データ格納部41に格納されている。
図2は図1の動作を説明するタイミングチャートである。ここで、図2の例でも、図6と同様に、DUT20の2ビット目のアドレスデータが静定するタイミングは、入力端子の入力容量C2のバラツキによる影響を受けて、他のビットのアドレスデータが静定するタイミングとは異なっているものとする。
1)はじめに、ソケットタイミング校正データ格納部41に基づき全ピンのタイミングが一致するようにPE30の可変遅延回路32が調整された半導体試験装置のソケット50にDUT20を実装して、既知のデータの書き込みおよび読み出しを行い、正常に書き込まれているか否かを判定する。正常ならばPass、異常ならばFailであり、これらの判定結果を初期Pass領域データ格納部42に格納する。
2)次に、アドレスの全nビット系統に接続されている可変遅延回路32の設定遅延時間を同時に所定の時間間隔で段階的に変化させることにより全体のタイミングを段階的に早め、各タイミングにおいてDUT20に既知のデータの書き込みおよび読み出しを行うことにより、正常に書き込まれているか否かを判定する。これら各段階における判定結果と初期Pass領域データ格納部42に格納されている判定結果を比較して、判定結果が変化したタイミングを特定することにより、DUT20の入力端子における入力容量のバラツキに起因するアドレスデータのタイミングのずれの大きさを検出できる。これらの検出データをDUTタイミングデータ格納部43に格納する。
3)次に、DUT20への書き込みクロックのタイミングを段階的に変化させながら、既知のデータの書き込みおよび読み出しを行い、Pass領域の時間幅を測定する。アドレスのタイミングを変える前と比較してPass領域の時間幅が増加するようならばアドレス全nビットの内のいずれかのビットにタイミング遅れが発生していることになり、Pass領域の時間幅が変わらなければデータ系統にタイミング遅れが発生していることになる。
4)続いて、アドレス全nビットの内の上位1/2または下位1/2のグループに接続されている可変遅延回路32の設定遅延時間を1)の初期値にもどし、既知のデータの書き込みおよび読み出しを行ってPassまたはFailを判定する。Failの判定により、タイミング遅れを発生しているビットが属しているグループを識別できる。
5)アドレス全nビットの内の上位1/2または下位1/2のグループのいずれかでFailと判定したら、Failと判定したグループ内をさらに1/2に分割して4)と同様なPassまたはFail判定を行う。以下、同様な手順を繰り返してタイミング遅れを発生しているビットを特定する。
6)特定されたビットのピンについて、Pass領域が最大になるように可変遅延回路32の遅延時間を調整してタイミングを決定するとともに、特定されたピン番号と調整遅延時間データをDUTタイミング補正データ格納部44に格納する。
6)特定されたビットのピンについて、Pass領域が最大になるように可変遅延回路32の遅延時間を調整してタイミングを決定するとともに、特定されたピン番号と調整遅延時間データをDUTタイミング補正データ格納部44に格納する。
これらの手順を実行することにより、DUT20の端子ごとの入力容量のバラツキに起因するタイミング誤差を補正することができ、このようにしてタイミング誤差を補正した状態でDUT20の試験を行い、良否判定を実行する。
DUT20の端子ごとの入力容量のバラツキは、DUT20の用途によっては、ある程度までは許容できる場合がある。
そこで、DUT20の用途に応じて、DUT20の端子ごとの入力容量のバラツキの許容範囲を複数段階に設定することにより、Pass領域を実質的に拡張することができ、DUT試験におけるDUT20の歩留まりを高めることができる。
このような構成によれば、特別な測定器や治具を用いなくてもよいので、安価に高精度の試験を行うことができる。
また、タイミング校正時にハンドラへの着脱作業が不要になることから、校正時間を短縮でき、テストコストを抑えることができる。
また、従来の半導体試験装置が備えている機能で対応できるため、従来の半導体試験装置にも容易に適用できる。
なお、本発明は、ウエハに対する前工程にも、パッケージされた半導体に対する後工程にも適用可能である。
以上説明したように、本発明によれば、DUT試験におけるDUTの歩留まりを向上させることができる半導体試験装置が実現できる。
10 パターン発生器(PG)
20 DUT
30 ピンエレクトロニクス部(PE)
31 タイミング発生器(TG)
32 可変遅延回路
33 ドライバ
34 スイッチ
35 コンパレータ
40 CPU
41 ソケットタイミング校正データ格納部
42 初期Pass領域データ格納部
43 DUTタイミングデータ格納部
44 DUTタイミング補正データ格納部
50 ソケット
SD スレーブデバイス
20 DUT
30 ピンエレクトロニクス部(PE)
31 タイミング発生器(TG)
32 可変遅延回路
33 ドライバ
34 スイッチ
35 コンパレータ
40 CPU
41 ソケットタイミング校正データ格納部
42 初期Pass領域データ格納部
43 DUTタイミングデータ格納部
44 DUTタイミング補正データ格納部
50 ソケット
SD スレーブデバイス
Claims (3)
- 測定対象デバイスのピンに応じて可変遅延回路が複数系統設けられたピンエレクトロニクス部を含む半導体試験装置において、
前記可変遅延回路の遅延時間を段階的に変化させて測定対象デバイスに既知のデータの書き込みおよび読み出しを行い、正常に書き込まれているか否かを判定してタイミング誤差を発生しているビットを特定し、特定したビットのPass領域が最大になるようにそのビットに対応した可変遅延回路の遅延時間を調整する手段、
を設けたことを特徴とする半導体試験装置。 - 前記測定対象デバイスは前工程におけるウェハであることを特徴とする請求項1記載の半導体試験装置。
- 前記測定対象デバイスは後工程における半導体素子であることを特徴とする請求項1記載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008105253A JP2009257853A (ja) | 2008-04-15 | 2008-04-15 | 半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008105253A JP2009257853A (ja) | 2008-04-15 | 2008-04-15 | 半導体試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009257853A true JP2009257853A (ja) | 2009-11-05 |
Family
ID=41385467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008105253A Pending JP2009257853A (ja) | 2008-04-15 | 2008-04-15 | 半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009257853A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021028630A (ja) * | 2019-08-11 | 2021-02-25 | 新唐科技股▲ふん▼有限公司 | 電子デバイスのピンの入力容量を測定する方法 |
-
2008
- 2008-04-15 JP JP2008105253A patent/JP2009257853A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021028630A (ja) * | 2019-08-11 | 2021-02-25 | 新唐科技股▲ふん▼有限公司 | 電子デバイスのピンの入力容量を測定する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6479983B1 (en) | Semiconductor device testing apparatus having timing hold function | |
KR100840800B1 (ko) | 시험 장치, 위상 조정 방법, 및 메모리 제어기 | |
US7782064B2 (en) | Test apparatus and test module | |
KR100868995B1 (ko) | 시험 장치, 조정 장치, 조정 방법, 및 조정 프로그램을기록한 기록 매체 | |
JP4948421B2 (ja) | 試験装置、調整装置、調整方法、および、調整プログラム | |
JPH10170603A (ja) | Icテスタのキャリブレーション方法 | |
US8214706B2 (en) | Method and apparatus for testing an electronic circuit integrated with a semiconductor device | |
JP2007310989A (ja) | 半導体記憶装置及びそのテスト方法 | |
JP2007024524A (ja) | 試験装置、制御方法、および制御プログラム | |
JP2009257853A (ja) | 半導体試験装置 | |
JP2011053180A (ja) | 半導体試験回路、半導体試験用冶具、半導体試験装置及び半導体試験方法 | |
US7206985B2 (en) | Method and apparatus for calibrating a test system for an integrated semiconductor circuit | |
US20020199141A1 (en) | Calibration apparatus and method for automatic test equipment | |
JP5205881B2 (ja) | 半導体集積回路および半導体集積回路の電源電圧降下量測定方法 | |
TWI220934B (en) | Ate calibration method | |
JP5274648B2 (ja) | 試験装置、キャリブレーション方法、および、プログラム | |
JP4320733B2 (ja) | 半導体試験装置 | |
US8117004B2 (en) | Testing module, testing apparatus and testing method | |
KR100783647B1 (ko) | 스큐 보정 방법 및 스큐 보정 기능을 갖는 반도체 메모리테스트 장비 | |
JP4934656B2 (ja) | 半導体記憶装置のテスト方法 | |
CN118197391A (zh) | 分析和报告准确数据使存储芯片中的多个信号同步的技术 | |
JP3216608B2 (ja) | 半導体試験装置及びプログラムを記憶した記憶媒体 | |
KR100889816B1 (ko) | 위상 정렬 장치 및 방법 | |
US20060036387A1 (en) | Improving Edge Placement Accuracy of Signals Generated by Test Equipment | |
JP2002323539A (ja) | 半導体試験装置とその補正方法 |